JPS5927329A - Signal generating circuit for defining electric power source - Google Patents

Abstract

PURPOSE:To open an interface output gate by two inputs, by setting forcibly the base of the first transistor to an L level through the second and the third transistors in accordance by an indication of a microcomputer. CONSTITUTION:An electric power source Vcc is connected to the collectors of the first and the second transistors TR Q1, Q2 through resistances R1, R2, respectively, both emitters of Q1 and Q2 are grounded, the base of Q1 is connected to the collector of Q2, and the collector of Q1 is connected to an output terminal 1. Also, the electric power source Vcc is connected to the emitter of the third pnp TR Q3, the collector of Q3 is connected to the base of the TR Q2 through a constant-voltage diode D1 and a resistance R3, and the base of Q3 is inputted to an input terminal 2 through a resistance R4. When the electric power source is turned on, a lock release signal CLR from a microcomputer 3 is inputted to the terminal 2, the base of Q1 is set forcibly to an L level through the TRs Q3, Q2, and when power-supply voltage rises and becomes prescribed voltage, the signal CLR attains the L level, Q3 and Q2 are turned on, Q1 is turned off, the terminal 1 attains an H level, an output of the microcomputer also attains the H level, and gates G1-Gn are opened.

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、デジタル回路の電源投入、切断時における誤
動作を防止するための電源確定信号発生回路に関する。TECHNICAL FIELD The present invention relates to a power supply confirmation signal generation circuit for preventing malfunctions when turning on and off the power of a digital circuit.

従来技術 集積回路素子を用いたデジタル回路、特にマイクロコン
ピュータを用いた回路では、電源を投入してグログラム
が規定の出力をセットする迄の間に、規定外の信号を送
出することが普通である。Prior art In digital circuits using integrated circuit elements, especially circuits using microcomputers, it is common for unspecified signals to be sent out from the time the power is turned on until the gramogram sets the specified output. .

上記規定外の信号が他の装置に入力すると不都合である
から、これを防止するため、従来第１図に示すような電
源確定信号発生回路が用いられている。これは遅延回路
６とパワーオンリセット回路７から構成されている。す
なわち、電源Ｖｃｃを投入すると、マイクロコンピュー
タ（以下マイコンと略称する）３がリセット回路４の出
力によって初期状態にリセットされ、リセット回路４の
出力がハイレベルになると発振器５の出力するクロック
によって動作を開始し、マイコン出力ａ、％ａＩ、をゲ
ートＧ、〜Ｇｎに入力させる。ゲート０１〜Ｇおば、遅
延回路６の出力ｖ６とパワーオンリセット回［７の出力
Ｖ、かいずれも１１１となったときに開かれるゲートで
あって、電源投入、切断時におけるマイコン３からの規
定外の信号がインターフェイスＡ、〜Ａ、に出力される
のを阻止する。電源Ｖｃｃが時刻１゜で投入されて第２
図（ａ）に示すように徐々に上昇して所定の電圧に達す
るが、その間において発振器５が発振を開始して出力を
上昇し、一方、時刻ｔ。Since it would be inconvenient if a signal other than the above-mentioned specifications were input to other devices, in order to prevent this, a power supply confirmation signal generation circuit as shown in FIG. 1 has conventionally been used. This is composed of a delay circuit 6 and a power-on reset circuit 7. That is, when the power supply Vcc is turned on, the microcomputer (hereinafter referred to as microcomputer) 3 is reset to the initial state by the output of the reset circuit 4, and when the output of the reset circuit 4 becomes high level, it starts operating by the clock output from the oscillator 5. The microcomputer output a, %aI, is input to the gates G, .about.Gn. Gates 01 to G are gates that are opened when either the output V6 of the delay circuit 6 or the output V of the power-on reset circuit [7] becomes 111, and is a gate that is opened when the output V of the delay circuit 6 and the output V of the power-on reset circuit [7] is 111, and the regulation from the microcomputer 3 when the power is turned on and off. Prevent external signals from being output to interfaces A, ~A. The power supply Vcc is turned on at time 1° and the second
As shown in Figure (a), the voltage gradually increases and reaches a predetermined voltage, but during this time the oscillator 5 starts oscillating and increases its output, while at time t.

においてマイコン出力ａ１（ｉ＝１−ｗｎ　）が確定す
る。そして、発振器出力が安定する時刻１．でリセット
回路４の出力がハイレベルになるとプログラムが起動し
、時刻ｔ６でマイコン出力ａｌに初期値がセットされる
。この間遅延回路６の出力ｖ６はローレベルに保たれゲ
ート０１〜Ｇｌｌを閉じさせておく。The microcomputer output a1 (i=1-wn) is determined at . Then, the time 1 when the oscillator output becomes stable. When the output of the reset circuit 4 becomes high level, the program is activated, and the initial value is set to the microcomputer output al at time t6. During this time, the output v6 of the delay circuit 6 is kept at a low level, keeping the gates 01 to Gll closed.

遅延回路６は、電源Ｖｃｃの投入後抵抗Ｒ７ｏを通して
コンデンサＣＩが充電され、コンデンサＣ１の充電電圧
はコンパレータＺＩの■端子に入力されている。In the delay circuit 6, after the power supply Vcc is turned on, the capacitor CI is charged through the resistor R7o, and the charging voltage of the capacitor C1 is inputted to the ■ terminal of the comparator ZI.

コンパレータＺ、のｅ端子には抵抗Ｒ５゜とＲｏ。で電
源Ｖｃｃを分圧して入力されている。コンパレータＺＩ
のθ端子の電圧■−は第２図（ｄ）に示すように電源Ｖ
ｃｃと共に上昇し、■端子の電圧Ｖ十は徐々に上昇する
。一定の遅延時間ｔ０後時刻【、でＶ＜Ｖ＋となる迄は
遅延回路６の出力ｖ６は第２図（ｅ）に示すようにロー
レベルであり、時刻ｔ、以後はハイレベルとなる。所で
、コンパレータＺ、とゲートｑＩとの動作電圧のバラツ
キにより、コンパレータＺ１がゲ−）Ｇｔの入力を完全
に遮断できるのは、コンパレータＺ、に供給される電源
Ｖｃｃがある電圧Ｖｚを超える時刻ｔ、以後である。時
刻ｔ。−１，の間におけるマイコン３の不確定出力を阻
止するためと、電源切断時のインターフェイスＡ１〜Ａ
ｎのロックのために、パワーオンリセット回路７の出力
Ｖ、が有効に作用する。パワーオンリセット回路７は、
電源Ｖｃｃが時刻りでトランジスタＱ＋ｏのベースエミ
ッタ電圧Ｖｎｇを超えるとトランジスタＱＩＯがオンす
ることにより第２図（ｆ）に示すように出力ｖ７をロー
レベルとし、その後定電圧ダイオードＤ、ｏを導通させ
るに足る一定電圧ＶＤを超える時刻ｔ４でトランジスタ
ＱＩＩＯをオンさせ、前記トランジスタＱ１ｏがオフと
なって出力ｖ７をハイレベルとする（第２図（ｆ））。Resistors R5° and Ro are connected to the e terminal of the comparator Z. The voltage of the power supply Vcc is divided and inputted. Comparator ZI
As shown in Figure 2(d), the voltage at the θ terminal of
It increases with cc, and the voltage V0 at the ■ terminal gradually increases. The output v6 of the delay circuit 6 is at a low level as shown in FIG. 2(e) until V<V+ at time [, after a certain delay time t0, and becomes high level after time t. However, due to variations in the operating voltages of the comparator Z and the gate qI, the comparator Z1 can completely cut off the input of the gate qI only when the power supply Vcc supplied to the comparator Z exceeds a certain voltage Vz. t, hereafter. Time t. -1, to prevent uncertain output of the microcomputer 3 between
The output V of the power-on reset circuit 7 effectively acts to lock n. The power-on reset circuit 7 is
When the power supply Vcc exceeds the base-emitter voltage Vng of the transistor Q+o at a certain time, the transistor QIO turns on, making the output V7 a low level as shown in FIG. 2(f), and then making the constant voltage diodes D and O conductive. At time t4, when the voltage VD exceeds a certain voltage VD, the transistor QIIO is turned on, and the transistor Q1o is turned off, causing the output v7 to be at a high level (FIG. 2(f)).

電源切断時においては、時刻ｔ、で電源Ｖｃｃが前記一
定電圧ＶＤより低下した時点でトランジスタＱａ。When the power is turned off, the transistor Qa is turned off at the point in time when the power supply Vcc becomes lower than the constant voltage VD at time t.

がオフし、トランジスタＱｓｏがオンすることにより出
力Ｖ、をローレベルとしてゲート０１〜Ｇｎを閉じさせ
る。また、遅延回路６のコンデンサＣＩに充電されてい
た電圧は、ダイオードＤ、を介して放電する０ 上述の従来回路は、ゲートＧ、〜Ｇ１をロックするため
に、遅延回路６およびパワーオンリセット回路７を併用
して電源確定信号発生回路を構成している。従って、ゲ
ー）Ｇ、−Ｇゎは３人力のゲートを必要とする欠点があ
る。さらに、遅延時間Ｔ０は、電源Ｖｃｃの立上り時間
、書き込まれるプログラムおよび発振器５の発振周波数
に適応した設定がなされなげればならないという欠点が
あり、しかも最適な遅延時間を設定しても、その誤差の
ためマイクロプログラムが動作を開始して出力信号ａｌ
をセットしたにもかかわらず末だゲートＧ、〜Ｇｎが開
かれずインターフェイスＡ、〜Ａゎに出方されない場合
を生ずる等多くの欠点を有する。is turned off and transistor Qso is turned on, thereby setting the output V to a low level and closing the gates 01 to Gn. Further, the voltage charged in the capacitor CI of the delay circuit 6 is discharged through the diode D. 7 is used together to configure a power supply confirmation signal generation circuit. Therefore, games)G and -Gwa have the disadvantage of requiring three-man gates. Furthermore, the delay time T0 has the disadvantage that it must be set in accordance with the rise time of the power supply Vcc, the program to be written, and the oscillation frequency of the oscillator 5. Moreover, even if the optimal delay time is set, the error Therefore, the microprogram starts operating and the output signal al
It has many drawbacks, such as the fact that even though the terminal is set, the terminal gates G, ~Gn may not be opened and the interfaces A, ~A2 may not be output.

発明の目的 本発明の目的は、上述の従来の欠点を解決し、インター
フェイス出力ゲートを２人カタイプのものとし、かつ、
マイク四コンピュータのプログラム動作とインターフェ
イス出方信号との同期をとることができる電源確定信号
発生回路を提供することにある。OBJECTS OF THE INVENTION It is an object of the present invention to solve the above-mentioned conventional drawbacks, to provide an interface output gate of a two-person type, and to
An object of the present invention is to provide a power supply confirmation signal generation circuit capable of synchronizing the program operation of a computer with a microphone and an interface output signal.

発明の構成 本発明の電源確定信号発生回路は、コレクタを抵抗を介
して電源に接続しエミッタを接地した第１および第２の
トランジスタと、前記第２のトランジスタのベース抵抗
にアノードを接続しカッニードを後記第３のトランジス
タのコレクタに接続した定電圧ダイオードと、コレクタ
を前記定電圧ダイオードのカソードに接続しエミッタを
電源に接続しベースを抵抗を介して久方端子に接続した
第３のトランジスタとを備えて、前記第２のトランジス
タのコレクタを前記第１のトランジスタのベースに接続
し、前記第１のトランジスタのコレクタを出力端子に接
続したことを特徴とする。Structure of the Invention The power supply confirmation signal generation circuit of the present invention comprises first and second transistors whose collectors are connected to a power supply through a resistor and whose emitters are grounded, and whose anode is connected to the base resistor of the second transistor. A regulated voltage diode connected to the collector of the third transistor described later, and a third transistor whose collector is connected to the cathode of the regulated voltage diode, whose emitter is connected to the power supply, and whose base is connected to the long terminal via a resistor. The collector of the second transistor is connected to the base of the first transistor, and the collector of the first transistor is connected to an output terminal.

発明の実施例 次に、本発明について、図面を参照して詳細に説明する
。Embodiments of the Invention Next, the present invention will be described in detail with reference to the drawings.

第３図は、本発明の一実施例を示す回路図である。すな
わち、電源Ｖｃｃを抵抗Ｒ３を通して第１のトランジス
タＱ、のコレクタおよび出力端子１に接続し、第１のト
ランジスタＱ、のエミッタは接地される。同様に抵抗Ｒ
，を通して第２のトランジスタＱ、のコレクタに接続し
トランジスタＱ、のエミッタは接地される。第２のトラ
ンジスタＱ、のコレクタは第１のトランジスタＱ□のペ
ースに接続されている。また、第２のトランジスタＱ、
のペースは、抵抗Ｒ１を通して定電圧ダイオードＤ、の
アノードに接続され、定電圧ダイオードＤ、のカソード
は第３のトランジスタＱ、のコレクタに接続する。第３
のトランジスタＱ、はＰＮＰ形のトランジスタであり、
エミッタは電源Ｖｃｃに接続され、ベースは抵抗Ｒ６を
介して入力端子２に接続される。FIG. 3 is a circuit diagram showing one embodiment of the present invention. That is, the power supply Vcc is connected to the collector of the first transistor Q and the output terminal 1 through the resistor R3, and the emitter of the first transistor Q is grounded. Similarly, resistance R
, to the collector of the second transistor Q, and the emitter of the transistor Q is grounded. The collector of the second transistor Q, is connected to the pace of the first transistor Q□. In addition, the second transistor Q,
is connected to the anode of a voltage regulator diode D, through a resistor R1, and the cathode of the voltage regulator diode D, is connected to the collector of the third transistor Q. Third
The transistor Q is a PNP type transistor,
The emitter is connected to the power supply Vcc, and the base is connected to the input terminal 2 via a resistor R6.

入力端子２には、マイコン３からロック解除信号ＣＬＲ
が入力され、出力端子１はゲートＧ、〜Ｇ１のゲート入
力に接続する。一方、マイコン３は、電源投入後内蔵プ
ログラムをθ番地から実行を開始し、すべてのマイコン
出力ａ１に初期状態をセットした後ロック解除信号ＣＬ
Ｒをローレベルとするようにプログラムされているもの
とする。Input terminal 2 receives lock release signal CLR from microcomputer 3.
is input, and output terminal 1 is connected to the gate inputs of gates G, ~G1. On the other hand, after the power is turned on, the microcomputer 3 starts executing the built-in program from address θ, sets the initial state to all microcomputer outputs a1, and then outputs the lock release signal CL.
It is assumed that R is programmed to be at a low level.

次に、本実施例の動作について第３図、第４図を参照し
て説明する。第４図は、第３図に示した回路の各部信号
を示すタイムチャートである。時刻ｔ６で電源を投入し
、第４図（ａ）に示すように電源電圧Ｖｃｃが徐々に上
昇し、第１のトランジスタＱ。Next, the operation of this embodiment will be explained with reference to FIGS. 3 and 4. FIG. 4 is a time chart showing signals of various parts of the circuit shown in FIG. At time t6, the power is turned on, and as shown in FIG. 4(a), the power supply voltage Vcc gradually increases, and the first transistor Q.

のベース・エミッタ間電圧ＶＢＥに達する時刻ｔ１まで
は、第１のトランジスタＱ、はオフ状態であり、出力端
子１の出力Ｖ、は第４図（ｅ）に示すように電源電圧Ｖ
ｃｃと、共に僅かに上昇する。しかし、このように低い
電圧ではゲー）Ｇｌは動作できないから、インターフェ
ースＡ１〜Ａｎは同図（ｇ）に示すように、ハイレベル
のままである（時刻ｔ。−１Ｉ）。Until time t1 reaches the base-emitter voltage VBE, the first transistor Q is in an off state, and the output V of the output terminal 1 is at the power supply voltage V
cc and both increase slightly. However, since the gate (Gl) cannot operate at such a low voltage, the interfaces A1 to An remain at the high level (time t.-1I), as shown in FIG.

電源電圧Ｖｃｃが更に上昇すると、先ず第１のトランジ
スタＱ１がオンしてゲートＧＩの入力をローレベルとす
るため、ゲー）Ｇｉは閉じられたままであり、インター
フェースＡ１はやはりハイレベルである。さらに、電源
電圧か上昇しても定電圧ダイオードＤ、があるため第２
のトランジスタＱ２はオフ状態である。一方、この間に
おいて、発振器５０発振出力Ｏ８Ｃが第４図（ｂ）に示
すように徐々に大きくなりある一定レベル以上になると
、マイコン自身のリセット信号が有効となって時刻ｔ、
で第５図（ｆ）に示すようにマイコン出力ａ、〜ａ、お
よび同図（ｄ）に示すようにロック解除信号ＣＬＲがそ
れぞれハイレベルに確定する（時刻ｔ１〜ｔｓ）。ロッ
ク解除信号ＣＬＲがハイレベルになると第３のトランジ
スタＱ、は確実にオフ状態となる。更に電源電圧Ｖｃｃ
が上昇して時刻ｔ４においである一定電圧ＶＤを超える
と、マイコン３以外のデジタル回路はすべてその動作を
確定しているが、マイコン３のプロリセット回路４の出
二斧ｈローレベルでありプログラム動作は止められてい
金。また第３のトランジスタＱ、はオフ状態であるから
第２のトランジスタＱ、はオフ状態である。電源電圧Ｖ
ｃｃが完全に立上地から実行開始する。このとき時刻ｔ
６ですべてのマイコン出力可に初期状態をセット（第４
図（ｆ））した後時刻ｔ、でロック解除信号ＣＬＲをロ
ーレベルにするようにプログラムされているから、ロッ
ク解除信号ＣＬ　Ｒは同図（ｄ）に示すように時刻ｔ７
でローレベルとなる。これによって、第３のトランジス
タＱ、がオンし、定電圧ダイオードＤ１を通して第２の
トランジスタＱ、もオンする。前記一定電圧ＶＤは、定
電圧ダイオードＤ、のツェナー電圧にトランジスタＱ、
のｖＣＩＩｉおよびトランジスタＱ、のＶＢＥを加算し
た電圧である。従って第１のトランジスタＱ、がオフし
て出力端子１の出力■、はハイレベルとなり（第４図（
ｅ）参照）、ゲートＧ、〜鳴を開く。そして、プログラ
ム進行中マイコン出力ａＩをハイレベルにセラトスれば
インターフェイスＡ＋はローレベルとなって他の装置へ
送出される（同図（ｆ）　、　（ｇ）参照）。When the power supply voltage Vcc further increases, first the first transistor Q1 is turned on and the input of the gate GI is brought to a low level, so that the gate GI remains closed and the interface A1 is still at a high level. Furthermore, even if the power supply voltage increases, there is a constant voltage diode D, so the second
Transistor Q2 is in an off state. On the other hand, during this period, when the oscillation output O8C of the oscillator 50 gradually increases and reaches a certain level or more as shown in FIG.
Then, as shown in FIG. 5(f), the microcomputer outputs a, -a, and the lock release signal CLR, as shown in FIG. 5(d), are respectively determined to be at a high level (times t1 to ts). When the lock release signal CLR becomes high level, the third transistor Q is definitely turned off. Furthermore, the power supply voltage Vcc
rises and exceeds a certain voltage VD at time t4, all digital circuits other than microcomputer 3 have determined their operation, but the output of pro-reset circuit 4 of microcomputer 3 is at low level, and the program The movement has been stopped. Further, since the third transistor Q is in an off state, the second transistor Q is in an off state. Power supply voltage V
cc starts running completely from the starting point. At this time, time t
6 sets the initial state to enable all microcontroller output (4th
Since it is programmed to set the lock release signal CLR to a low level at time t after (f)), the lock release signal CLR is set to low level at time t7 as shown in (d) of the same figure.
becomes low level. This turns on the third transistor Q, and also turns on the second transistor Q through the constant voltage diode D1. The constant voltage VD is connected to the Zener voltage of the constant voltage diode D and the transistor Q.
It is the voltage that is the sum of vCIIi of , and VBE of transistor Q. Therefore, the first transistor Q is turned off, and the output ■ of the output terminal 1 becomes high level (see Fig. 4).
(see e)), gate G, ~ open. Then, when the microcomputer output aI is set to a high level while the program is in progress, the interface A+ becomes a low level and is sent to other devices (see (f) and (g) in the same figure).

次に、電源が切断されて電源電圧Ｖｃｃが徐々に下がっ
て行き時刻ｔ、で前記一定電圧ＶＤより低くなると、第
２のトランジスタＱ、がオフし、第１のトランジスタＱ
、がオンして、出力ｖ１がローレベルとなり（同図（ｅ
）参照）、ゲートＧ、〜Ｇａは閉じる。そして、インタ
ーフェイスＡ、はハイレベルとなり（時刻１１１，１．
。）初期状態に戻る。本実施例では、ゲートｑ、〜ｃｒ
、１−１ｚ入力のゲートで足りる。またマイコン３のプ
ログラム実行開始に同期してゲート化〜ＧＥｌのロック
が解除されるから、迅速にインターフェイス出力がなさ
れる効果がある。Next, when the power supply is cut off and the power supply voltage Vcc gradually decreases until it becomes lower than the constant voltage VD at time t, the second transistor Q is turned off and the first transistor Q is turned off.
, turns on, and the output v1 becomes low level (see figure (e)
), gates G and ~Ga are closed. Then, interface A becomes high level (time 111, 1.
. ) Return to initial state. In this example, gates q, ~cr
, 1-1z input gates are sufficient. Furthermore, since the lock of gated to GEL is released in synchronization with the start of program execution of the microcomputer 3, there is an effect that the interface output can be performed quickly.

第５図は、本発明の他の実施例を示す回路図であり、第
３図に示された実施例の第２のトランジスタＱ、のベー
ス・エミッタ間に抵抗亀を接続し、第３のトランジスタ
Ｑ、のベース・エミッタ間に抵抗Ｒ６を接続した回路で
ある。この場合トランジスタＱ３およびマイコンのロッ
ク解除信号ＣＬＲのもれ電流によってトランジスタＱ、
　、　Ｑ、がオンするのを防止し、スイッチング動作を
確実にすることができる。FIG. 5 is a circuit diagram showing another embodiment of the present invention, in which a resistor turtle is connected between the base and emitter of the second transistor Q of the embodiment shown in FIG. This is a circuit in which a resistor R6 is connected between the base and emitter of a transistor Q. In this case, the transistor Q,
, Q, can be prevented from turning on, and the switching operation can be ensured.

発明の効果 以上のように、本発明においては、電源電圧の僅かな上
昇によって出力をローレベルにする第１のトランジスタ
のベースをマイクロコンピュータからの指示によって第
３および第２のトランジスタを介して強制的にローレベ
ルにするように構成したから、インターフェイスゲート
のロックをマイクロコンピュータのプログラム実行開始
に同期して解除することができる効果がある。また、マ
イコン出力が不確定な一定電圧以下の低い電源電圧によ
っては前記第２のトランジスタがオンしないように、定
電圧ダイオードを前記第２のトランジスタのベース入力
に直列接続したから、不確定の電源電圧によって前記ゲ
ートが開かれることはない。従って、電源投入、！７Ｊ
断時のマイコンの不確定出力は遮断することができる。Effects of the Invention As described above, in the present invention, the base of the first transistor, which makes the output low level due to a slight increase in the power supply voltage, is forced through the third and second transistors by instructions from the microcomputer. Since the interface gate is configured to be set to a low level automatically, it is possible to release the lock of the interface gate in synchronization with the start of program execution of the microcomputer. In addition, a constant voltage diode is connected in series to the base input of the second transistor so that the second transistor does not turn on due to a low power supply voltage below a certain voltage at which the microcomputer output is uncertain. The gate is not opened by voltage. Therefore, power on! 7J
The uncertain output of the microcomputer can be cut off when the power is turned off.

すなわち、本発明によれば、本回路の１つの出力信号に
よってゲートを制御することが可能であり、ゲートは２
人カタイプのゲート回路を使用することができる効果が
ある。That is, according to the present invention, it is possible to control the gate by one output signal of the present circuit, and the gate can be controlled by two output signals.
There is an effect that a human type gate circuit can be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の電源確定信号発生回路の一例を示す回路
図およびマイコンとの接続関係を示す図、第２図は上記
従来例の動作を説明するための各部信号を示すタイムチ
ャート、第３図は本発明の一実施例を示す回路図および
ヤイコンとの接続関係を示す図、第４図は上記実施例の
動作を説明するだめの各部信号を示すタイムチャート、
第５回は本発明の他の実施例を示す回路図である。 図において、１・・・出力端子、２・・・入力端子、３
・・・マイクロコンピュータ、４・・・リセット回路、
５・・・発振器、６・・・遅延回路、７・・・ノくワー
オンリセット回路、Ａ１〜Ａｎ・・・インターフェイス
、ＣＩ・・・コンデンサ、Ｄ、　、　Ｄ、。・・・定電
圧ダイオード、Ｄ、・・・ダイオード、Ｇ、〜７３ｎ・
・−’ｊ−）、Ｖｔ　、Ｖａ　、Ｖｔ　−出力、ａｌ〜
ａ１・・・マイコン出力、ＣＬ　Ｒ・・・ロック解除信
号、Ｒ８’Ｉ’・・・リセット回路出力、Ｏ８Ｃ・・・
発振出力。 代理人　弁理士　住　１）俊　宗 第１図 第２図 Ｈ−Ｔｏ　−一 第３図 第４図FIG. 1 is a circuit diagram showing an example of a conventional power supply confirmation signal generation circuit and a diagram showing the connection relationship with a microcomputer, FIG. 2 is a time chart showing signals of each part to explain the operation of the conventional example, and FIG. The figure is a circuit diagram showing one embodiment of the present invention and a diagram showing the connection relationship with the controller, and FIG. 4 is a time chart showing signals of each part to explain the operation of the above embodiment.
The fifth example is a circuit diagram showing another embodiment of the present invention. In the figure, 1...output terminal, 2...input terminal, 3
...Microcomputer, 4...Reset circuit,
5... Oscillator, 6... Delay circuit, 7... War-on reset circuit, A1-An... Interface, CI... Capacitor, D, , D,. ... Constant voltage diode, D, ... Diode, G, ~73n.
・-'j-), Vt, Va, Vt-output, al~
a1...Microcomputer output, CL R...Lock release signal, R8'I'...Reset circuit output, O8C...
Oscillation output. Agent Patent Attorney Resident 1) Toshi So Figure 1 Figure 2 H-To-1 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] コレクタを抵抗を介して電源に接続しエミッタを接地し
た第１および第２のトランジスタと、前記第２のトラン
ジスタのベース抵抗にアノードを接続しカソードを後記
筒３のトランジスタのコレクタに接続した定電圧ダイオ
ードと、コレクタを前記定電圧ダイオードのカソードに
接続しエミッタを電源に接続しベースを抵抗を介して入
力端子に接続した第３のトランジスタとを備えて、前記
第２のトランジスタのコレクタを前記第１のトランジス
タのベースに接続し、前記第１のトランジスタのコレク
タを出力端子に接続したことを特徴とする電源確定信号
発生回路。First and second transistors whose collectors are connected to a power supply via a resistor and whose emitters are grounded, and a constant voltage whose anode is connected to the base resistor of the second transistor and whose cathode is connected to the collector of the transistor of tube 3 described later. a third transistor having a collector connected to the cathode of the voltage regulator diode, an emitter connected to a power supply, and a base connected to the input terminal via a resistor, the collector of the second transistor being connected to the cathode of the voltage regulator diode; 1. A power supply confirmation signal generation circuit, characterized in that the power supply confirmation signal generation circuit is connected to the base of a first transistor, and the collector of the first transistor is connected to an output terminal.