JPS5926787A - Screen memory control system for raster scan type display - Google Patents
Screen memory control system for raster scan type displayInfo
- Publication number
- JPS5926787A JPS5926787A JP57135987A JP13598782A JPS5926787A JP S5926787 A JPS5926787 A JP S5926787A JP 57135987 A JP57135987 A JP 57135987A JP 13598782 A JP13598782 A JP 13598782A JP S5926787 A JPS5926787 A JP S5926787A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- memory
- screen memory
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
この発明はラスク走査形表示装置における画面メモリー
の制御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a screen memory control method in a rask scanning display device.
従来、コンピュータで図形を表示する装置としてCRT
ディスプレイが用いられている。このグラフィックCR
Tディスプレイとして。カラー表示やちらつきの少ない
低価格のCRTとしてラスク走査形CRTがある。Conventionally, CRT was used as a device for displaying figures on a computer.
display is used. This graphic CR
As a T display. A rask scanning type CRT is a low-cost CRT with a color display and little flickering.
このラスク走査形CRTを用いたグラフィックディスプ
レイの方式としては0画面上のドラ6〜点一点に対応し
てカラー情報を記憶するメモリを持つフルドツトメモリ
方式が一般的である。A typical graphic display system using this rask scanning type CRT is a full-dot memory system, which has a memory for storing color information corresponding to each dot on the screen.
又、ラスク走査形CRTではORTそのものに記憶能力
がないので、常i 1Jフレツシユを行なわなければな
らない。該リフレッシュには画面メモリを連続的に、繰
シ返し読出すことが必要である。Furthermore, in the case of a rask scanning type CRT, since the ORT itself does not have a memory capacity, it is necessary to perform a constant 1J refresh. The refresh requires continuous and repeated reading of the screen memory.
これと同時に0図形データが変化する度に画面メモリを
書き直さねばならず1表示画面を#S4繁に変化させる
必要のないキャラクタ−ディスプレイ等では1画面メモ
リへのリード、ライト制御はタイムシェアリング制御で
行える。At the same time, the screen memory must be rewritten every time the 0 figure data changes, and the read and write control to the 1 screen memory is controlled by time sharing in character displays that do not need to change the 1 display screen frequently. You can do it with
しかし9表示画面を頻繁、且つ高速に変化させねばなら
ないグラフィックCRTディスプレイでは上記のとどき
タイムシェアリング制御では表示画面にちらつきが多く
なると云う問題がある。該問題点の解消法としては、一
般的に2画面メモリをダブルに持たせてトグル制御する
方法が知られている。However, in a graphic CRT display in which the display screen must be changed frequently and at high speed, there is a problem in that the above-mentioned time sharing control often causes flickering on the display screen. As a method for solving this problem, it is generally known to provide double memories for two screens and perform toggle control.
第1図は上記制御方法を用いた場合のブロック構成でア
シ、図において、(1)は図形データメモリで1本装置
に対して外部よシ入力された図形データを格納している
。(2)は上記メモ1月1)の図形データを画面データ
に変換する変換処理回路で、変換後の画面データは切換
回路(3a)を通して画面メモリ・(4a)又は(+b
)に書込まれる。(5b)は上記画面メモ!J (4a
) 、 (41))の画面データを切換えてビデオ制御
回路(5)へ渡す切換回路であるビデオ制御回路(5)
のfil力はビデオ信号として9表示モニター(6)へ
送られる。FIG. 1 shows the block configuration when the above control method is used. In the figure, (1) is a graphic data memory which stores graphic data externally input to the apparatus. (2) is a conversion processing circuit that converts the graphic data in the above memo January 1) into screen data, and the converted screen data is passed through the switching circuit (3a) to the screen memory (4a) or (+b).
) is written. (5b) is the above screen memo! J (4a
), (41)) is a switching circuit that switches the screen data and passes it to the video control circuit (5).
The fil power is sent as a video signal to a nine display monitor (6).
次に動作について説明する。図形データメモリ(1)に
格納されるデータは通常9表示するベクターデータでベ
クターの表示アドレス、色、その他の属性を含んでいる
。Next, the operation will be explained. The data stored in the graphic data memory (1) is normally vector data for nine displays, and includes vector display addresses, colors, and other attributes.
変換処理回路(2)は、メモ1月1)の図形データすな
わちベクターデータな0画面のドツトデータに展開する
ものである。この場合、ベクターデータは。The conversion processing circuit (2) develops the memo (January 1) into graphic data, ie, vector data, 0-screen dot data. In this case, the vector data is.
上記属性も含めて展開されるがそのためには各ドツトに
屈件の重みを持たせている。It is expanded to include the above attributes, but in order to do so, each dot is given a weight of condition.
切換回路(5t3.)は、変換処理回路(21で得られ
たドツトデータを1画面メモリ(4n)、 (41))
に切換えて与えるものである。この切換は1画面メモI
J (4a)。The switching circuit (5t3.) stores the dot data obtained in the conversion processing circuit (21) in one screen memory (4n), (41).
It is given by switching to . This switching is 1 screen memo I
J (4a).
(4b)の読み出し用の切換回路(3b)と関連し9例
えば(4a)の画面メモリが読み出されている時は。空
いている(4b)の画面メモリへドツトデータを与えて
そのデータをM)き込む。そして図形データメモ1月1
)の全てのデータが画面メモIJ (41))へドツト
データ、として芸き込1れた時に、切換回路(sa)
(sb)を各々反対に切換える。すなわち、こJしによ
って(4b)の画面メモリが表示読み出し用に使われ。For example, when the screen memory in (4a) is being read out in conjunction with the reading switching circuit (3b) in (4b). Give dot data to the vacant screen memory (4b) and read the data M). And figure data memo January 1
) is entered into the screen memo IJ (41)) as dot data, the switching circuit (sa)
(sb) respectively to the opposite. In other words, the screen memory (4b) is used for display reading.
(4a)の画面メモリが空きとなシ次のデーハ■込みに
使われる。If the screen memory in (4a) is free, it will be used for the next data loading.
ここで画面、メモ’) (4a)、 (4b)は各々階
層構造になっておシ、その階層数は先に記した属性デー
タに対応して決まる。例えばカラーで8色の属性を各ド
ツトに持たせる場合はバイナリ−値で8レベルなので画
面メモリは各々3階層となる。Here, the screen, memo') (4a) and (4b) each have a hierarchical structure, and the number of layers is determined in accordance with the attribute data described above. For example, if each dot has attributes of 8 colors, there are 8 levels of binary values, so each screen memory has 3 layers.
次にビデオ制御回路(5)は9画面メモリ(4a)又は
(4b)からのドツトデータを1表示モニター(6)の
ラスク走査に適合するビデオ信号に変換する回路であυ
、各ドツトデータの属性のデコードとビデオ信号(7)
B生タイミングを制御する。Next, the video control circuit (5) is a circuit that converts the dot data from the 9-screen memory (4a) or (4b) into a video signal suitable for raster scanning of the 1-display monitor (6).
, decoding of attributes of each dot data and video signal (7)
B Controls raw timing.
従来の画面メモリ制御方式は以上のように構成されてい
るので、先に述べたごとき、頻繁な表示画面の変化に対
し7ても画面ちらつきを生ぜずに見易い画面となる。Since the conventional screen memory control system is configured as described above, the screen is easy to view without flickering even when the display screen changes frequently, as described above.
しかし2この方式では上記のごとき効果しか持てないと
云う欠点がある。However, this method has the disadvantage that it can only achieve the effects described above.
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので3本装置の使われ方によっては画
面メモリの制御方法をダブル制御又はシングル制御と切
換えられるようにすることKより、従来のダブル制御の
みのモードをシングル制御のモードも選択できるように
したものである。This invention was made in order to eliminate the above-mentioned drawbacks of the conventional ones, and it is possible to switch the screen memory control method between double control and single control depending on how the device is used. , it is now possible to select a single control mode instead of the conventional double control mode.
以下、この発明の一実施例を図について説明する。第2
図において、(1)は図形データメモリ9(2)は変換
処理回路、 (5a)、 (sb)は切換回路、
(4a)。An embodiment of the present invention will be described below with reference to the drawings. Second
In the figure, (1) is a graphic data memory 9 (2) is a conversion processing circuit, (5a) and (sb) are switching circuits,
(4a).
(4b)は画面メモリ、f51はビデオ制御回路、(6
)は表示モニター、 (7a)、 (ル)#J、モー
ド選択回路である。(4b) is screen memory, f51 is video control circuit, (6
) is a display monitor, (7a), (l) #J, a mode selection circuit.
上記、構成例で従来の構成(第1図)と異るのは、
(7a)、 (7b)のモード選択回路が付加されてい
る点である。The difference in the above configuration example from the conventional configuration (Figure 1) is that
The mode selection circuits (7a) and (7b) are added.
選択するモードには次の2 f!if類があり。その一
つはダブル制御モードで従来の構成で示した動作モード
である。もう一つのモードはシングル制御モードで、以
下、その場合の動作を説明する。There are two f! modes to choose from: There are ifs. One of them is the double control mode, which is the operating mode shown in the conventional configuration. The other mode is the single control mode, and the operation in that case will be explained below.
図形データメモ!j 、ioに格納されているベクター
データの属性数は画面メモ+) (4a) (4b)
の階111数で決壕ることを前にも述べたが。シング
ル制御モードでは0動画面メモ’) (4a) (4b
) を。ダブル制御の場合のように父互に切換回路(
3a) (xb)で切シ換えて使うのではなく両画面メ
モリを同時に使う。Shape data memo! The number of attributes of vector data stored in j and io is shown in the screen memo +) (4a) (4b)
As I mentioned before, I was going to take shelter on the 111th floor. In single control mode, 0 video screen memo') (4a) (4b
) of. As in the case of double control, the switching circuit (
3a) Use both screen memories at the same time instead of switching with (xb).
このようにすることは画面メモリが倍の階層数として扱
えるのでベクターデータの属性数は増やせることになる
。今画面メモ’) (4a) (41))の階層数がN
であるとすれはダブル制御モードでは2 個の属性数と
なるがシングル制御モードでは2 個のf旧生数となる
。By doing this, the screen memory can be treated as twice the number of layers, so the number of attributes of vector data can be increased. The number of layers of current screen memo') (4a) (41)) is N
Then, in double control mode, the number of attributes is 2, but in single control mode, it is 2 f old birth numbers.
ここで。シングル制御モードでは。画面メモリを同時に
使うので9図形データが頻繁に変化する場合Li先にも
述べたごとぐ表示画面のちらつきを生ずることになるの
で使えない。従ってシングル制ゆ11モードでは装機の
使い方によって制限さ11ることになるが、従来方式の
ととぐダブル制御モードし2かないのに比べて、波動の
使用形態に「1コを持たぜられるという新たな効果が生
ずる。here. In single control mode. Since the screen memory is used at the same time, it cannot be used if the graphic data changes frequently, as the display screen will flicker as described above. Therefore, in the single control mode, there are 11 restrictions depending on how the device is used, but compared to the conventional method which only has 2 double control modes, it is possible to use the wave with 1 control mode. A new effect arises.
第2図において。変換処理回路(2)からのドツトデー
タ1″、モード選択回路(7a)によシングル制御モー
ドの時は切換回路(5a)へ与え、シングル制御子−ド
の時れi−直接画面メモIJ−(4a)及び(4b)に
−t−5えるように1選択される。(7b)のモード選
択回路では2両面メモIJ (/、a)l (41))
の出力であるドツトデータをビデオ制御回路(5)に与
えるtす合。ダブル制御モードでは切換回路(3b)を
通して与えるが。In fig. Dot data 1'' from the conversion processing circuit (2) is given to the switching circuit (5a) when in the single control mode by the mode selection circuit (7a), and is sent to the switching circuit (5a) when in the single control mode. 1 is selected so that -t-5 is added to (4a) and (4b). In the mode selection circuit of (7b), 2-sided memo IJ (/, a) l (41))
When the dot data which is the output of is given to the video control circuit (5). In double control mode, it is applied through the switching circuit (3b).
シングルf間両モードの場合は画面メモリ(4a)、
(4b)なお、ここでモード選11り回路(7a) (
7b) の選択指令の与え方1’i:種々考えられる
が制御方式と#i直接関係しないので説明d省略する。In case of single f-to-both mode, screen memory (4a),
(4b) Note that mode selection circuit (7a) (
7b) How to give the selection command 1'i: Various methods are possible, but since #i is not directly related to the control method, the explanation will be omitted.
なお、上記実施例でlei:1iTi面メモリをダブル
に保有1.た場合について記したが9必ずし、もダブル
の場合とは限らず、トリプルの場合、又はそれ以上でも
同様に考えられる。In addition, in the above embodiment, lei:1iTi surface memory is held twice.1. Although I wrote about the case of 9, it is not necessarily the case of a double, but the same can be considered in the case of a triple or more.
又切換回路及びモード選択回路は9画面メモリのアl゛
レス変換機能に相当するものであることから、その機能
を果だぜるものであれン」′リードオンリーメモリ、ラ
ンダムアクセスメモリ等によっても1力成できることt
よ云う寸て・もない。Furthermore, since the switching circuit and mode selection circuit correspond to the address conversion function of the 9-screen memory, it is not possible to achieve this function even with read-only memory, random access memory, etc. 1 thing you can accomplish
There's no way I can say that.
以上のように、この発明によれij′画面メモリの制御
をモード]f4択回路の付加によシ選択できるようにり
、 ;+’cので装置C様L1用形pζに応じて1表ガ
くベクターの階調は小りても高速にiii+i %r変
化さゼるに適したダブル制御圧するか1階ぷ4を多くす
る方を重視し画面の高速変化性能を下けたシングル制御
′1llljにするかを、自由に選ぶことのできる効果
がある。As described above, according to the present invention, the control of the screen memory ij' can be selected by adding the mode ]f4 selection circuit; The gradation of the vector is small but high speed iii+i %r It is suitable for double control pressure to change %r, or it is single control '1lllj that emphasizes increasing the 1st floor P4 and lowers the high-speed change performance of the screen. It has the effect of allowing you to freely choose what you want to do.
第1図は従来例の機能構成図、第2図はこの発明の一実
施例の機能構成図である。
(旧・・図形データメモリ。(2)・・・変換処理回路
。
(3a) (3b)−切換回路、 (4a) (4b
)−・一画面メモリ。
(5)・・・ビデオ制御回路、(6)・・・表示モニタ
、 ’(71モ一ド逍択回路。
なお1図中、同一符号は同一、又は相当部分を示す。
代理人 葛 野 信 −
第1図
手続補正、!F(自発)
持1、1°I)長官b0
1、゛1百゛1の表示 7.’1i19(ill
、’j 57−135981号2、驚明の8弥
ラスク走査形表示装置の画面メモリ
制御方式
3.1山市を1−るh
10r1との関脩 11.許出l;ili人汗 所
東市部「・代111区)Lの内“、I’l1
2番3)J8 体(601):、菱′、・h(岨゛を大
会t1゛ 代!、?古 片 1111° 八 部4
代 理 人
5 補正の対象
(11明細書の特許請求の範囲の欄
(2) 明細書の発明の詳細な説明の欄6 補正の内
容
ill 明細書の特許請求の範囲を別紙の辿り補正す
る。
(2) 明細書中、第3頁第16行「色、」を「長さ
に加えて1色、」と訂正する。
(31同第8頁第17行及び第18行の「階調」を、そ
れぞれ「属性」と訂正する。
7、 添付書類の目録
補正後の特許請求の範囲を記載した書面 1通以上
特許請求の範囲
図形データメモリと1図形データをドツトデータにKm
する変換処理回路と、ドツトデータを格納する複数の画
面メモリと、該出力をビデオ信号に変換するビデオ制御
t回路と、その出力を表示する表示モニターとを備え、
変換処理回路と画面メモリとの間及び画面メモリとビデ
オ制御回路との間に1画面メモリの入出力を時間的に切
換える切換回路と、該切換回路を介するか又は介しない
で結合するかを選択するモード選択回路とを設けたラス
ク走査形表示装置σ)画面メモリ制御方式。FIG. 1 is a functional block diagram of a conventional example, and FIG. 2 is a functional block diagram of an embodiment of the present invention. (Old...Graphic data memory. (2)...Conversion processing circuit. (3a) (3b)-Switching circuit, (4a) (4b)
)-・One screen memory. (5)...Video control circuit, (6)...Display monitor, '(71 mode selection circuit).In addition, the same reference numerals indicate the same or equivalent parts in 1 figure. Agent Shin Kuzuno - Figure 1 procedural amendment, !F (voluntary) 1, 1° I) Secretary b0 1, ゛10゛1 indication 7. '1i19(ill
, 'j 57-135981 No. 2, Screen memory control method of Kyomei's 8ya rusk scanning display device 3.1 Relationship with Yamaichi 1-h 10r1 11. Permission: I'l1
2nd 3) J8 Body (601):, Rhi', ・h (T1's t1's!, ? old piece 1111° 8 part 4
Agent 5 Subject of amendment (11 Scope of claims in the specification (2) Column 6 for detailed explanation of the invention in the description Contents of amendment ill Amend the scope of claims in the description on a separate sheet. (2) In the specification, "Color," on page 3, line 16, is corrected to "length plus one color." (31 "Gradation" on page 8, lines 17 and 18) shall be corrected as "attributes" respectively. 7. A document stating the scope of patent claims after amendment of the list of attached documents At least one claim graphic data memory and one graphic data into dot data.
a conversion processing circuit for storing dot data, a plurality of screen memories for storing dot data, a video control circuit for converting the output into a video signal, and a display monitor for displaying the output,
A switching circuit for temporally switching the input/output of one screen memory between the conversion processing circuit and the screen memory and between the screen memory and the video control circuit, and selecting whether to connect via or without the switching circuit. σ) Screen memory control system.
Claims (1)
する変換処理回路と、ドツトデータを格納する複数の画
面メモリと、該出力をビデオ信号に変換するビデオ制御
回路と、その出力を表示する表示モニターとを備え。変
換処理回路と画面メモリとの間及び画面メモリと表示制
御回路との間に9画面メモリの入出力を時間的に切換え
る切換回路と、該切換回路を介するか又は介しないで結
合するかを選択するモード選択回路とを設けたラースタ
走査形表示装置の画面メモリ制御方式。A graphic data memory, a conversion processing circuit that converts graphic data into dot data, a plurality of screen memories that store dot data, a video control circuit that converts the output into a video signal, and a display monitor that displays the output. Equipped with. A switching circuit for temporally switching the input/output of the 9-screen memory between the conversion processing circuit and the screen memory and between the screen memory and the display control circuit, and selection of whether to connect via or without the switching circuit. A screen memory control method for a raster scanning display device, which is equipped with a mode selection circuit for controlling the display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57135987A JPS5926787A (en) | 1982-08-04 | 1982-08-04 | Screen memory control system for raster scan type display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57135987A JPS5926787A (en) | 1982-08-04 | 1982-08-04 | Screen memory control system for raster scan type display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5926787A true JPS5926787A (en) | 1984-02-13 |
Family
ID=15164541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57135987A Pending JPS5926787A (en) | 1982-08-04 | 1982-08-04 | Screen memory control system for raster scan type display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5926787A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222297A (en) * | 1988-03-01 | 1989-09-05 | Hitachi Ltd | Image information display device |
JPH01256062A (en) * | 1988-04-04 | 1989-10-12 | Pioneer Electron Corp | Picture information reproducing processor |
US5081449A (en) * | 1988-04-01 | 1992-01-14 | Hitachi, Ltd. | Method and apparatus for displaying image information |
-
1982
- 1982-08-04 JP JP57135987A patent/JPS5926787A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222297A (en) * | 1988-03-01 | 1989-09-05 | Hitachi Ltd | Image information display device |
US5081449A (en) * | 1988-04-01 | 1992-01-14 | Hitachi, Ltd. | Method and apparatus for displaying image information |
JPH01256062A (en) * | 1988-04-04 | 1989-10-12 | Pioneer Electron Corp | Picture information reproducing processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4639721A (en) | Data selection circuit for the screen display of data from a personal computer | |
KR860002872A (en) | Image memory peripherals | |
US5923340A (en) | Process of processing graphics data | |
JPH04211847A (en) | Processing system for supporting block writing function | |
US5231694A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
US4924432A (en) | Display information processing apparatus | |
KR860007584A (en) | Video Converter | |
JPS5926787A (en) | Screen memory control system for raster scan type display | |
JPH0746308B2 (en) | Display control device and microcomputer system | |
JP2845384B2 (en) | Image processing device | |
US5097256A (en) | Method of generating a cursor | |
JPS61163383A (en) | Information processor | |
JPH0352066B2 (en) | ||
JPS6226548A (en) | Memory controller | |
JPS60162287A (en) | Access processor for image memory | |
JPH0581914B2 (en) | ||
KR920008275B1 (en) | Memory address control system | |
JPS5990887A (en) | Bit map memory device | |
KR950009769B1 (en) | Graphic system having multiple layered screen buffer and control levels | |
JPH07271966A (en) | Data storage method, and scroll method and data output method using the method | |
JPH1069428A (en) | Video display device | |
JPS62113193A (en) | Memory circuit | |
JPH0695272B2 (en) | Image display device | |
JPH08147458A (en) | Memory control unit | |
JPH05113768A (en) | Frame memory circuit |