JPS5925508B2 - Automatic target tracking device - Google Patents

Description

【発明の詳細な説明】 本発明は、撮像機を用いて時刻を異にして得られる撮像
対象領域の画像を比較し、その比較出力から撮像機の撮
像方向を制御する目標自動追尾装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic target tracking device that compares images of an imaging target area obtained at different times using an imaging device, and controls the imaging direction of the imaging device based on the comparison output.

従来、車輛等の目標物を光学的に追尾する場合、目標物
の明るさとその背景の明るさとの比（いわゆるコントラ
スト）が得られる部分を検出したり、あるいは目標物自
身の画像内で比較的コントラストの大きい部分を検出し
、この部分を追尾目標と； して目標物を追尾する方法
がある。Conventionally, when optically tracking a target object such as a vehicle, it is necessary to detect a portion where a ratio (so-called contrast) between the brightness of the target object and the brightness of its background can be obtained, or to detect a relatively There is a method of detecting a high-contrast area and using this area as a tracking target to track the target.

このような従来方法では、実際には撮像機で写し出され
た画像にカーソルを合せコントラストの得られる部分を
抽出し、この部分が常に画像の中央部に位置するように
、サーボ機構を駆動して前ｏ記撮像機の方向を目標に向
け自動的に追尾する方法である。In this conventional method, a cursor is placed on an image captured by an imaging device to extract a contrasting area, and a servo mechanism is driven so that this area is always located in the center of the image. This is a method of automatically tracking the target by directing the imaging device as described above.

しかし、このような従来の方法では、目標物の外周縁部
分あるいは目標物内のコントラストの得られる部分のみ
を単に追尾目標としているために、５ 目標物の移動に
つれてコントラストが低下したレ、その部分が他の障害
物により遮蔽されたクすることが多く途中で自動追尾が
不可能になる場合が多い このような場合、追尾装置に記憶回路等を付加０ して
目標物の存在した領域の撮像を一旦確保し、その後再び
目標物が現われたときコントラスト部分を再捕捉しなけ
ればならない。However, in such conventional methods, since only the outer peripheral edge of the target or the part of the target where contrast can be obtained is used as the tracking target, 5. In such cases, where the target object is often blocked by other obstacles and automatic tracking becomes impossible, a memory circuit or the like is added to the tracking device to capture an image of the area where the target object was. , and then when the target appears again, the contrast area must be re-acquired.

ところが、例えば追尾装置を航空機に搭載した場合には
、目標物との相対位置関係が高速度で変５ 化している
関係から、部分的追尾では追尾ずれも大きく、目標物の
再捕捉は困難である。However, when a tracking device is mounted on an aircraft, for example, the relative positional relationship with the target changes at high speed, so partial tracking results in large tracking deviations, making it difficult to re-acquire the target. be.

また、このような欠点を解消するためにはコンピュータ
等を用いた高価で且つ複雑な装置を付加することが必要
となク、短時間に目標の再捕捉再追尾をしよつ うとす
るためには高価な装置を必要とする欠点がある。更に、
上記のように、撮像対象領域内のごく部分的な領域に着
目し、その一部領域のコントラストを追尾目標点とした
場合に生ずる弊害、すなわｊ ち追尾目標点を見失つた
場合の有効な救済手段は従来考えられていなかつた。In addition, in order to eliminate these drawbacks, it is necessary to add expensive and complicated equipment using computers, etc. In order to attempt to re-acquire and re-track the target in a short time. has the disadvantage of requiring expensive equipment. Furthermore,
As mentioned above, the disadvantages that occur when focusing on a very partial area within the imaging target area and using the contrast of that partial area as the tracking target point, i.e., the effectiveness when the tracking target point is lost. Until now, no such remedy had been considered.

そこで、本発明は上記のような従来の欠点を解消し、少
なくとも目標物の存在する撮像対象領域を確実に追尾し
得るとともに従来の部分的コントラスト追尾方法との併
用をも可能とし、しかもその従来方法における目標逸失
の欠点を補い、目標物の再捕捉が極めて容易な目標自動
追尾装置を提供することを目的とするものである。Therefore, the present invention eliminates the above-mentioned conventional drawbacks, makes it possible to reliably track at least the imaging target area where a target exists, and also enables use in combination with the conventional partial contrast tracking method. It is an object of the present invention to provide an automatic target tracking device that compensates for the drawback of target loss in the method and allows extremely easy reacquisition of the target.

以下、第１図ないし第６図を参照して、本発明による目
標自動追尾装置の一実施例について詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an automatic target tracking device according to the present invention will be described in detail below with reference to FIGS. 1 to 6.

第１図は、例えばテレビジヨンカメラ等の撮像機により
撮像対象領域を撮像して得たテレビジヨンモニタ画面上
の映像を示すもので、第１図中実線で囲んだ部分Ａ，Ｂ
は画面上に選定した位置の領域を示す。FIG. 1 shows an image on a television monitor screen obtained by capturing an image of a target area with an image pickup device such as a television camera, and the parts A and B surrounded by solid lines in FIG.
indicates the area of the selected position on the screen.

前記実線で囲んだ部分Ａ，Ｂの映像信号（ビデオ信号）
は既知技術のアナログゲート回路を用いて容易に取出す
ことができる。本実施例では、実線で囲んだ部分Ａの映
像信号を垂直方向の信号、同じく実線で囲んだ部分Ｂの
映像信号を水平方向の信号として個々に取り出し、画面
上の映像（目標として選定した撮像対象領域の映像）が
移動するときのビテオ信号の位相変化を検出するもので
ある。Video signal (video signal) of parts A and B surrounded by the solid line
can be easily derived using analog gate circuits of known technology. In this embodiment, the video signal of a portion A surrounded by a solid line is taken out as a vertical signal, and the video signal of a portion B also surrounded by a solid line is taken out as a horizontal signal. This detects the phase change of the video signal when the image of the target area moves.

な卦、上記垂直方向及び水平方向の各信号を抽出し、そ
れぞれの位相変化を検出する方向は、いづれの方向につ
いても原理的には同一機構で実現できるから、説明は一
方の方向について行ない他方は省略する。However, in principle, the directions for extracting the vertical and horizontal signals and detecting their phase changes can be realized using the same mechanism in either direction, so the explanation will focus on one direction and not the other. is omitted.

第２図は本発明による目標自動追尾装置の一実施例を示
すプロツク図である。FIG. 2 is a block diagram showing an embodiment of an automatic target tracking device according to the present invention.

撮像機１で得られる撮像対象領域の画像即ちビテオ信号
は、アナログゲート回路２に供給され、ここで第１図に
示したようにモニタ画面上の実線で囲んだ部分Ｂの領域
の水平ビデオ信号を得る。従つて、アナログゲート回路
２の出力は第３図ａの実線アに示す如き波形で与えられ
る。The image of the area to be imaged obtained by the image pickup device 1, that is, the video signal, is supplied to the analog gate circuit 2, where the horizontal video signal of the area B surrounded by the solid line on the monitor screen as shown in FIG. get. Therefore, the output of the analog gate circuit 2 is given in a waveform as shown by the solid line A in FIG. 3A.

アナログゲート回路２の出力はアナログ的画パターンを
逐次デジタル化するアナログデジタル変換器３に供給さ
れる。The output of the analog gate circuit 2 is supplied to an analog-to-digital converter 3 which sequentially digitizes the analog image pattern.

アナログデジタル変換器３は平滑回路３１、第１の遅延
回路３２および比較器３３から構成される。The analog-to-digital converter 3 includes a smoothing circuit 31, a first delay circuit 32, and a comparator 33.

アナログゲート回路２からのビデオ信号出力は分岐され
、そのうちの一方は平滑回路３１に供給さねる。平滑回
路３１は低域ろ波器によつて構成され、第３図ａの点線
イで示すような平滑されフた波形を導出し、比較器３３
に供給する。The video signal output from the analog gate circuit 2 is branched, one of which is not supplied to the smoothing circuit 31. The smoothing circuit 31 is composed of a low-pass filter, and derives a smoothed waveform as shown by the dotted line A in FIG.
supply to.

他方、アナログゲート回路２からの分岐された他のビデ
オ信号は遅延回路３２に供給され、平滑回路３１経路の
信号と時間遅延の一致がとれるように遅延時間の補償を
受けた後前記比較器３３に供給される。On the other hand, the other video signal branched from the analog gate circuit 2 is supplied to the delay circuit 32, and after being compensated for the delay time so that the time delay matches the signal on the smoothing circuit 31 path, the signal is sent to the comparator 33. supplied to

この比較器３３では、平滑回路３１からの第３図ａ点線
イに示す信号と、同じく遅延回路３２からの第３図ａ実
線アに示す信号との振幅レベルが比較され、遅延回路３
２からの出力振幅が大きい場合のみレベル「１」を、そ
の他はレベル「Ｏ］の第３図ｂに示すような２値パルス
符号を導出する。アナログデジタル変換器３からこのよ
うにして得られた２値パルス符号出力は電子スイツチ４
に供給される。This comparator 33 compares the amplitude level of the signal shown in FIG. 3A with a dotted line A from the smoothing circuit 31 and the signal shown in FIG.
A binary pulse code as shown in FIG. The binary pulse code output is electronic switch 4.
supplied to

電子スイツチ４は、アナログデジタル変換器３の出力信
号を撮像機１で得られたフレーム画像に応じて、選択的
に第１の記憶回路５訃よび第２の記憶回路６に切換え供
給できるように構成される。The electronic switch 4 is configured to selectively switch and supply the output signal of the analog-to-digital converter 3 to the first storage circuit 5 and the second storage circuit 6 according to the frame image obtained by the image pickup device 1. configured.

第１卦よび第２の記憶回路５，６はいずれも１個のフレ
ーム画像に対応した２個パルス符号を記憶できる容量を
持つだけで良い。この第１の記憶回路５と第２の記憶回
路６にはそれぞれ相互に比較対照される内容が記憶され
る。Both the first hexagram and the second storage circuits 5 and 6 only need to have a capacity capable of storing two pulse codes corresponding to one frame image. Contents to be compared and contrasted with each other are stored in the first storage circuit 5 and the second storage circuit 6, respectively.

この実施例では、撮像機１からのまず第１の基準となる
撮像画面の内容が第１の記憶回路５に記憶され、同じく
撮像機１から引続いて順次得られる比較対照されるべき
画像の内容が次々と第２の記憶回路６に置き換え記憶さ
れる。従つて、撮像機１で得られた第１番目のフレーム
画像のデジタル信号は第１の記憶回路５に記憶され、第
２、第３・・・番目のフレーム画像のデジタル信号は第
２の記憶回路６に供給され順次置換されるように記憶さ
れる。In this embodiment, the content of the first reference imaging screen from the imaging device 1 is stored in the first storage circuit 5, and the contents of the images to be compared and contrasted are sequentially obtained from the imaging device 1. The contents are replaced and stored in the second storage circuit 6 one after another. Therefore, the digital signal of the first frame image obtained by the imaging device 1 is stored in the first storage circuit 5, and the digital signal of the second, third, and so on frame images is stored in the second storage circuit 5. It is supplied to the circuit 6 and stored so as to be replaced sequentially.

上記のような第１ち・よび第２の記憶回路５，６はシフ
トレジスタあるいは磁気ドラム等で構成される。The first and second storage circuits 5 and 6 as described above are constructed of shift registers, magnetic drums, or the like.

また第２の記憶回路６には第２の遅延回路７を付加し、
この第２の遅延回路７を介して遅延時間を任意に設定し
て繰り返し読み出し得るように構成する。従つて、第１
の記憶回路５から読み出された信号、並びに第２の記憶
回路６に記憶のデジタル信号を第２の遅延回路７で順次
変位して読み出された信号は順次検知器８に供給される
。Further, a second delay circuit 7 is added to the second memory circuit 6,
The configuration is such that the delay time can be arbitrarily set via the second delay circuit 7 and the data can be read out repeatedly. Therefore, the first
The signals read out from the memory circuit 5 and the digital signals stored in the second memory circuit 6 are sequentially shifted and read out by the second delay circuit 7, and are sequentially supplied to the detector 8.

検知器８は加算器８１於よび誤差検出器８２から構成さ
れる。The detector 8 consists of an adder 81 and an error detector 82.

加算器８１は前記第１の記憶回路５並びに第２の遅延回
路７からそれぞれ１フレーム画像に対応する分のデジタ
ル信号を導入して、両者のデジタル信号の一致（ＡＮＤ
）をとるとともに、その対応１フレーム画像ごとの一致
信号の累積加算信号を導出する。The adder 81 introduces digital signals corresponding to one frame image from the first storage circuit 5 and the second delay circuit 7, respectively, and performs a match (AND) between the two digital signals.
), and derive a cumulative addition signal of matching signals for each corresponding frame image.

この加算器８１の動作を第４図を参照して詳細に説明す
る。The operation of this adder 81 will be explained in detail with reference to FIG.

第４図ａは第１の記憶回路５に記憶されたデジタル信号
であり、第４図ｂは第２の記憶回路６に記憶されたデジ
タル信号を示す。4a shows the digital signal stored in the first storage circuit 5, and FIG. 4b shows the digital signal stored in the second storage circuit 6. In FIG.

第４図ｂに卦いて、符号Ｂ。In Figure 4b, symbol B.

は第２の記憶回路６に記憶された信号を示し、以下符号
Ｂｌ，ｂ２・・・Ｂ４はそれぞれ符号Ｂ。（遅延時間Ｔ
。＝０）を基準として、第２の遅延回路７に訃いて時間
Ｔｌｔ２・・・Ｔ４ずつ遅延させたものである。従つて
、これら符号Ｂｌ，ｂ２・・・Ｂ４で示されるデジタル
信号はデジタル信号Ｂ。がそれぞれ変位して第４図ａに
示すデジタル信号と比較されることを示す。前記加算器
８１において、第１の記憶回路５に記憶された第４図ａ
の信号と、第２の記憶回路６から読み出され順次時間遅
延により変位された信号とが対応され、デジタル的な一
致（アンド）がとられる。indicates a signal stored in the second storage circuit 6, and the symbols B1, b2, . . . , B4 below are respectively B. (Delay time T
. =0) as a reference, and is delayed by the second delay circuit 7 by the time Tlt2...T4. Therefore, the digital signals indicated by these symbols Bl, b2...B4 are digital signals B. are respectively displaced and compared with the digital signals shown in FIG. 4a. 4a stored in the first storage circuit 5 in the adder 81.
The signal is matched with the signal read from the second storage circuit 6 and sequentially displaced by time delay, and a digital match (AND) is performed.

その結果、第４図ｃに示すように各変位に応じてパルス
幅の変化した一致信号Ｃ。，Ｃ，・・・Ｃ４を得ること
ができる。次に、加算器８１ではこれら一致信号をそれ
ぞれ加算することにより、第５図に示すように、第２の
記憶回路６に｝ける読み出し遅延時間Ｔｌｔ２・・・Ｔ
４に応じた振幅情報（Ｃ′０，Ｃ′１・・・・・・Ｃ／
４ ）が得られる。As a result, as shown in FIG. 4c, a coincidence signal C whose pulse width changes according to each displacement is produced. , C, . . . C4 can be obtained. Next, the adder 81 adds these matching signals, thereby increasing the read delay time Tlt2...T in the second storage circuit 6, as shown in FIG.
Amplitude information (C'0, C'1...C/
4) is obtained.

読み出し遅延時間Ｔｌ，ｔ２・・・・・・Ｔ４は、読み
出されて対比される両デジタル信号のずれに応じたもの
であり、振幅レベルが最大（Ｃｍ）のときに両デジタル
信号が一致したものとされる。このときの遅延時間をＴ
ｍとする。な訃、本実施例に卦いて、第２の遅延回路７
は第２の記憶回路６に接続してあるが、加算器８１に入
力される信号が相対的に変位されれば良いので、遅延回
路は第１の記憶回路５側に設けても良い。要するに、第
２の遅延回路７は第１の記憶回路５に記憶の情報と第２
の記憶回路６に記憶の情報とがどの程度ずれているか、
換言すれば同じ撮像機１で撮像された画像において第１
のフレーム画像と第２のフレーム画像とがどの程度ずれ
ているかを相対的に比較するためのいわば可変位相器の
役目をなすものである。第５図に｝いて、最大出力振幅
Ｃｎｌが得られる時刻Ｔｎｌは基準遅延時刻Ｔ。The readout delay time Tl, t2...T4 corresponds to the deviation between the two digital signals that are read out and compared, and the two digital signals match when the amplitude level is the maximum (Cm). be taken as a thing. The delay time at this time is T
Let it be m. However, in this embodiment, the second delay circuit 7
is connected to the second memory circuit 6, but the delay circuit may be provided on the first memory circuit 5 side as long as the signal input to the adder 81 is relatively displaced. In short, the second delay circuit 7 supplies stored information to the first storage circuit 5 and the second
How far does the information stored in the memory circuit 6 of
In other words, in the images captured by the same imaging device 1, the first
This serves as a so-called variable phase shifter for relatively comparing the degree of deviation between the first frame image and the second frame image. In FIG. 5, the time Tnl at which the maximum output amplitude Cnl is obtained is the reference delay time T.

と比較し、遅延が大きい（右）方向となつているが、実
際には逆方向となる場合も勿論ある。しかしながら目的
とするところは第４図ａに示す信号との相対的な比較が
得られればよいので、基準時刻Ｔ。をあらかじめ左方向
にずらすようにすればよい。さて、加算器８１の出力は
誤差検出器８２へ供給される。Compared to , the delay is in the larger (right) direction, but of course there are cases in which the delay is actually in the opposite direction. However, since the purpose is to obtain a relative comparison with the signal shown in FIG. 4a, the reference time T. All you have to do is shift it to the left in advance. Now, the output of the adder 81 is supplied to the error detector 82.

誤差検出器８２は、第２の遅延回路７で実質上何ら遅延
補償を受けない信号の基準時刻Ｔ。The error detector 82 detects the reference time T of the signal which receives virtually no delay compensation in the second delay circuit 7.

から最大振幅情報が得られた時刻Ｔｍを受けるまでの時
間差信号（Ｔｍ−ＴＯ）を検出する。すなわち、誤差検
出器８２は、例えばレベル比較器（コンパレータ）から
なる最大値検出回路及び記憶回路とで構成され、最大値
検出回路は、加算器８１の出力レベルＣ′０，Ｃ／１・
・・・・・Ｃ′ｌを順次比較してそのうちの最大レベル
を検出する。また、記憶回路には、第２の遅延回路７か
ら順次遅延量Ｔｌ，ｔ２・・・・・・Ｔ４が供給され、
最大値検出回路でＣＣとＣ′２の比較がされているとき
にはＴｌ，ｃ′２とＣ′３の比較がされているときには
Ｔ２というように遅延量を更新的に記憶する。そして、
最大値検出回路は、最大レベルを検出したとき、検出信
号を記憶回路に出力し記憶されている遅延量を読み出す
よう構成する。この読み出された遅延量が時間差信号（
ＴｍｔＯ）であり、これは、第１及び第２の記憶回路５
，６に記憶された画パターンのずれ、つまり変位量に対
応し、比較する画パターンのずれがない場合は、各記憶
されたデジタル信号間に位相差がなく一致しているので
Ｔｍ−ＴＯとなる。A time difference signal (Tm-TO) from the time to the time Tm at which the maximum amplitude information is obtained is detected. That is, the error detector 82 is composed of a maximum value detection circuit and a storage circuit, which are, for example, level comparators, and the maximum value detection circuit detects the output levels C'0, C/1, and
. . . Compare C'l sequentially and detect the maximum level among them. Further, the storage circuit is sequentially supplied with delay amounts Tl, t2...T4 from the second delay circuit 7,
When the maximum value detection circuit is comparing CC and C'2, the delay amount is stored as T1, and when c'2 and C'3 are being compared, it is stored as T2, and so on. and,
The maximum value detection circuit is configured to output a detection signal to the storage circuit and read out the stored delay amount when the maximum level is detected. This read delay amount is the time difference signal (
TmtO), which is the first and second memory circuit 5
, 6 corresponds to the amount of displacement, and if there is no deviation in the image patterns to be compared, there is no phase difference between the stored digital signals and they match, so Tm-TO and Become.

誤差検出器８２からの時間差信号（Ｔｍ−ＴＯ）は、制
御回路９に供給される。The time difference signal (Tm-TO) from the error detector 82 is supplied to the control circuit 9.

制御回路９は、前記時間差信号（Ｔｍ−ＴＯ）を受け、
この時間差信号（Ｔｍ−ＴＯ）が零になる（画パターン
のずれがなくなる）ように撮像機１の撮像方向を制御す
る。The control circuit 9 receives the time difference signal (Tm-TO),
The imaging direction of the imaging device 1 is controlled so that this time difference signal (Tm-TO) becomes zero (there is no deviation in the image pattern).

一方、前記撮像機１からは撮像操作の垂直同期信号が制
御回路１０に供給される。On the other hand, a vertical synchronization signal for an imaging operation is supplied from the imaging device 1 to the control circuit 10.

制御回路１０は垂直同期信号をもとに電子スイツチ４の
切換動作を制御する制御信号を導出する。電子スイツチ
４の切換動作は撮像機１による目標領域が変つたときに
、まず追尾目標の基準となる領域の画像を第１の記憶回
路５に記憶し、その後の第２、第３の画像を切換え第２
の記憶回路６に供給する。その切換えタイミングは垂直
同期信号と同期して行なわれる。また、検知器８の誤差
検出器８２からも電子スイツチ４にスイツチ切換制御信
号が供給さわる。The control circuit 10 derives a control signal for controlling the switching operation of the electronic switch 4 based on the vertical synchronization signal. The switching operation of the electronic switch 4 is such that when the target area by the image pickup device 1 changes, the image of the area that is the reference of the tracking target is first stored in the first storage circuit 5, and the subsequent second and third images are stored in the first storage circuit 5. Switching 2nd
is supplied to the memory circuit 6 of. The switching timing is performed in synchronization with the vertical synchronization signal. Further, a switch switching control signal is also supplied from the error detector 82 of the detector 8 to the electronic switch 4.

誤差検出器８２からのスイツチ切換制御信号は誤差検出
器８２から正常な形態での追尾誤差検出信号が得られな
い場合等に供給される。例えば、目標領域の中心を正確
にとらえた状態で、距離が近づいたり遠のいたりする場
合には、撮像パターンは単に拡大または縮小することが
多い。従つて、パルス化されたパターン信号（比較パタ
ーン）は、第６図１から２あるいは２から１のように変
化し、この変化が大きくなると第１の記憶回路５で記憶
されている基準パターンと第２の記憶回路６で記憶され
ている比較パターンとの相関が少なくなり、加算器８１
出力も第６図３のように平担持性が得られるだけで、い
わゆる位相差が生じた追尾誤差信号とはならない。また
、同〒基準パターンで比較を行つていると、目標の方位
変化により目標画像が変化した場合、比較パターンと基
準パターンとの類似性がなくなるときがある。このよう
なときにも加算器８１出力は、平担持性となり出力レベ
ルのピークが小さくなつて追尾不能に陥いる。従つて、
このような場合には、誤差検出器８２の最大値検出回路
で検出した最大値をモニタしておき、最大値が所定値以
下になつたとき制御信号を出力して電子スイツチ４を切
換え、アナログデジタル変換器３の出力を第１の記憶回
路５に供給して基準パターンをより新しい画像パターン
に更新する。これにより、画像パターンの変化にも追随
して良好に目標を追尾することが可能となる。以上のよ
うに、本発明による目標自動追尾装置は、画像パターン
をデジタル信号に変換し、第１の撮像パターンと第２、
第３の撮像パターンとを逐次位相差を検出するように比
較し、この比較結果を利用して撮像機の撮像方向を制御
するようにしたので、自動的に目標領域の追尾が可能で
ある。な訃、上記実施例では特に撮像機１の方向制御を
水平方向にのみ制御する構成を説明したが、垂直方向の
制御系もアナログゲート回路２の構成に垂直方向のもの
を付加し、以後の信号処理系も併設するようにすればあ
らゆる方向への追尾も容易に実現できる。また、本発明
装置は従来のコントラスト検出による追尾方式との併用
が可能である。The switch switching control signal from the error detector 82 is supplied when a normal tracking error detection signal cannot be obtained from the error detector 82. For example, when the center of the target area is accurately captured and the distance gets closer or farther away, the imaging pattern often simply expands or contracts. Therefore, the pulsed pattern signal (comparison pattern) changes from 1 to 2 or from 2 to 1 in FIG. The correlation with the comparison pattern stored in the second storage circuit 6 is reduced, and the adder 81
As for the output, only flat support is obtained as shown in FIG. 6, and the output does not become a tracking error signal with a so-called phase difference. Further, when comparison is performed using the same reference pattern, if the target image changes due to a change in the orientation of the target, the comparison pattern and the reference pattern may lose similarity. Even in such a case, the output of the adder 81 becomes flat, and the peak of the output level becomes small, making tracking impossible. Therefore,
In such a case, the maximum value detected by the maximum value detection circuit of the error detector 82 is monitored, and when the maximum value becomes less than a predetermined value, a control signal is output to switch the electronic switch 4, and the analog The output of the digital converter 3 is supplied to the first storage circuit 5 to update the reference pattern with a newer image pattern. This makes it possible to follow changes in the image pattern and track the target well. As described above, the automatic target tracking device according to the present invention converts an image pattern into a digital signal, and converts an image pattern into a digital signal,
The third imaging pattern is sequentially compared to detect phase differences, and the comparison results are used to control the imaging direction of the imaging device, so it is possible to automatically track the target area. Incidentally, in the above embodiment, the configuration in which the direction control of the image pickup device 1 is controlled only in the horizontal direction was explained, but the vertical direction control system is also added to the configuration of the analog gate circuit 2, and the following If a signal processing system is also installed, tracking in all directions can be easily achieved. Further, the device of the present invention can be used in combination with a conventional tracking method using contrast detection.

しかもその併用によれば、コントラスト検出による追尾
が一時的に不可能となつた場合でも、本発明装置の存在
によ如撮像領域の確保される確率は高く、この結果目標
追尾機能は大幅に向上される。な｝、本発明において、
撮像機はテレビジヨンカメラを例にとつたが、テレビジ
ヨンカメラに限らず、赤外線利用の撮影機器やレーザ光
線利用の撮影機器をも使用できることは勿論である。Furthermore, when used in combination, even if tracking by contrast detection becomes temporarily impossible, there is a high probability that the imaging area will be secured due to the presence of the device of the present invention, and as a result, the target tracking function will be greatly improved. be done. In the present invention,
Although a television camera is used as an example of the imaging device, it is of course possible to use not only a television camera but also a photographing device that uses infrared rays or a photographing device that uses laser beams.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明による目標自動追尾装置の一実施例に卦
ける撮像対象領域を示すパターン図、第２図は本発明に
よる目標自動追尾装置の一実施例を示すプロツク図、第
３図は第２図に示した装置に卦けるアナログデジタル変
換器の動作を説明する信号波形図、第４図ないし第６図
は同じく第２図に示した装置に卦ける検知器の動作を説
明する信号波形図である。 １：撮像機、３：アナログデジタル変換器、５：第１の
記憶回路、６：第２の記憶回路、８：検知器、９：制御
回路。FIG. 1 is a pattern diagram showing an imaging target area in an embodiment of the automatic target tracking device according to the present invention, FIG. 2 is a block diagram showing an embodiment of the automatic target tracking device according to the present invention, and FIG. Signal waveform diagrams explaining the operation of the analog-to-digital converter in the device shown in FIG. 2, and FIGS. 4 to 6 are signal waveform diagrams explaining the operation of the detector in the device shown in FIG. FIG. 1: Imaging device, 3: Analog-to-digital converter, 5: First storage circuit, 6: Second storage circuit, 8: Detector, 9: Control circuit.

Claims (1)

【特許請求の範囲】[Claims] １ 撮像対象領域の画像を順次に得る撮像機と、この撮
像機によつて得られたアナログ的画パターンを逐次デジ
タル化するアナログデジタル変換器と、この変換器によ
つて得られた第１の画パターンを記憶する第１の記憶回
路と、この第１の記憶回路に記憶された第１の画パター
ンとは時刻を異にして得られた第２の画パターンを記憶
する第２の記憶回路と、この第２の記憶回路に記憶され
た第２の画パターンと前記第１の画パターンとの位置が
相対的に変位するように移動させ両者の画パターンが一
致するまでの変位量を導出する検知器と、この検知器か
らの出力により前記撮像機の撮像方向を制御する制御回
路とを具備する目標自動追尾装置。1. An imaging device that sequentially obtains images of a region to be imaged, an analog-to-digital converter that sequentially digitizes analog image patterns obtained by this imaging device, and a first image pattern obtained by this converter. a first storage circuit that stores an image pattern; and a second storage circuit that stores a second image pattern obtained at a different time from the first image pattern stored in the first storage circuit. Then, the second image pattern stored in the second storage circuit and the first image pattern are moved so that their positions are relatively displaced, and the amount of displacement is derived until the two image patterns match. What is claimed is: 1. An automatic target tracking device comprising: a detector; and a control circuit that controls the imaging direction of the imaging device based on the output from the detector.