JPS5925425B2 - Noise removal device for television receivers - Google Patents
Noise removal device for television receiversInfo
- Publication number
- JPS5925425B2 JPS5925425B2 JP743018A JP301874A JPS5925425B2 JP S5925425 B2 JPS5925425 B2 JP S5925425B2 JP 743018 A JP743018 A JP 743018A JP 301874 A JP301874 A JP 301874A JP S5925425 B2 JPS5925425 B2 JP S5925425B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- video
- resistor
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明はテレビジョン受像機の雑音除去装置に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise removal device for a television receiver.
最近のテレビジョン受像機は各回路が集積回路化されて
いるが、映像中間周波増幅回路とこれに絖く映像検波回
路は集積回路内で直結されている。In recent television receivers, each circuit is integrated into an integrated circuit, and the video intermediate frequency amplification circuit and the corresponding video detection circuit are directly connected within the integrated circuit.
映像中間周波増幅回路は、例えば高周波である58.7
5MH2の映像中間周波信号を増幅してこれを約4MH
2の帯域の映像信号に検波する。この映像中間周波増幅
回路に入力される信号としては、チューナから供給され
る上記58.75MH2の映像中間周波信号以外に、高
周波数である58.75MH2の信号よりは周波数の低
い低周波数の雑音が混入する。この低周波雑音としては
、受像している映像搬送波に対する上下隣接チャンネル
間のイメージ妨害信号、及び音声搬送波と映像搬送波と
のビード信号、色副搬送波とのビード信号等がある。The video intermediate frequency amplification circuit is, for example, a high frequency 58.7
Amplify the 5MH2 video intermediate frequency signal and convert it to approximately 4MH
The video signal of the second band is detected. In addition to the 58.75 MH2 video intermediate frequency signal supplied from the tuner, the signals input to this video intermediate frequency amplification circuit include low frequency noise whose frequency is lower than the high frequency 58.75 MH2 signal. Mixed. Examples of this low frequency noise include image interference signals between upper and lower adjacent channels with respect to the video carrier being received, bead signals between the audio carrier and the video carrier, bead signals between the color subcarrier, and the like.
即ち、映像中間周波増幅回路には、映像中間周波信号で
ある高周波信号以外にこれよりも低周波数である4.5
MH2ビード妨害信号、920KH2のビード信号成分
等がある。これらの低周波雑音は、映像周波増幅回路を
集積化した場合、集積化されたトランジスタのサブスト
レート容量を介して次段に伝送され再生画面の画質を劣
化される問題が発生する。又、直結にしないで両回路間
にフィルタを挿入接続すれば、映像中間周波増幅回路出
力用と検波入力用の2本のピンを設けなければならな〜
・oこの発明は上記事情に鑑みなされたもので、集積
回路でも映像中間周波数よりも低周波数の低周波雑音を
十分に除去することができ、検波後のSN比を著しく改
善したテレビジョン受像機の雑音除去装置を提供するこ
とを目的とする。That is, the video intermediate frequency amplification circuit has a signal having a lower frequency of 4.5 in addition to the high frequency signal that is the video intermediate frequency signal.
There are MH2 bead interference signals, 920KH2 bead signal components, etc. When a video frequency amplification circuit is integrated, these low frequency noises are transmitted to the next stage via the substrate capacitance of the integrated transistor, causing a problem in which the image quality of the reproduced screen is degraded. Also, if you insert a filter between both circuits without directly connecting them, you will need to provide two pins, one for the video intermediate frequency amplification circuit output and one for the detection input.
- This invention was made in view of the above circumstances, and provides a television receiver that can sufficiently remove low frequency noise at a frequency lower than the video intermediate frequency even with an integrated circuit, and significantly improves the S/N ratio after detection. The purpose of the present invention is to provide a noise removal device.
以下、図面を参照してこの発明の一実施例を詳細に説明
する。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
先ずブロック線図を示すと第1図に示すようになり、テ
レビジヨン受像機における映像中間周波増幅回路1の出
力側には映像検波回路2及びこの回路と低周波的に等価
な回路4が並列に設けられ、各回路2,4の各出力がそ
れぞれ差動増幅器5に加えられるようになつている。こ
の差動増幅器5でチヤンネル間の混成ビード成分等で代
表される低周波雑音は相殺除去され、信号のみが映像増
幅回路6に供給される。又、前記各回路2,4の出力側
と前記映像中間周波増幅回路1の入力側の間には、比較
及びループバイアス回路7が接続されている。このよう
な雑音除去装置の具体的回路例は第2図に示すようにな
り、第1図と同一箇所は同一符号で示す。First, a block diagram is shown in Fig. 1. On the output side of a video intermediate frequency amplification circuit 1 in a television receiver, a video detection circuit 2 and a circuit 4 equivalent to this circuit in terms of low frequency are connected in parallel. The outputs of the circuits 2 and 4 are respectively applied to the differential amplifier 5. In this differential amplifier 5, low frequency noise represented by a mixed bead component between channels is canceled out and only the signal is supplied to the video amplification circuit 6. Further, a comparison and loop bias circuit 7 is connected between the output side of each of the circuits 2 and 4 and the input side of the video intermediate frequency amplification circuit 1. A specific circuit example of such a noise removal device is shown in FIG. 2, and the same parts as in FIG. 1 are indicated by the same symbols.
即ち、入力端子8はコイルL1とコンデンサC6を直列
に介して接地されると共にトランジスタQ1のベースに
接続される。このトランジスタQ1のコレクタは抵抗R
1を介して+V直流電源に接続され、エミツタは抵抗R
2を介して接地されると共にトランジスタQ2のベース
に接続される。このトランジスタQ2のエミツタは抵抗
R4を介して接地され、コレクタは抵抗R3を介して前
記+直流電源に接続されると共にトラ′ンジスタQ3,
Q3の各ベースに接続される。That is, the input terminal 8 is grounded through the coil L1 and the capacitor C6 in series, and is also connected to the base of the transistor Q1. The collector of this transistor Q1 is a resistor R
1 to the +V DC power supply, and the emitter is connected to the resistor R.
It is grounded via Q2 and connected to the base of transistor Q2. The emitter of this transistor Q2 is grounded via a resistor R4, and the collector is connected to the +DC power supply via a resistor R3.
Connected to each base of Q3.
トランジスタQ3のコレクタは前記+V直流電源に接続
され、エミツタは抵抗R5とコンデンサC1を並列に介
して接地されると共に抵抗R6を介してトランジスタQ
4のベースに接続される。このトランジスタQ4のベー
スはC2を介して接地され、コレクタは接地され、エミ
ツタは抵抗R7を介して前記+V直流電源に接続される
と共に抵抗R8を介してトランジスタQ5のベースに接
続される。このトランジスタQ5のコレクタは前記+V
直流電源に接続され、エミツタは抵抗R9を介して接地
されると共にトランジスタQ6のベースに接続される。
このトランジスタQ6のコレクタは前記+V直流電源に
接続され、エミツタは抵抗RlO,Rllを直列に介し
てトランジスタQ7のエミツタに接続される。抵抗Rl
O,Rllの接続点はトランジスタQ8,Q9の各コレ
クタに接続され、トランジスタQ9のエミツタは抵抗R
l2を介して接地されベースは前記トランジスタQ8の
エミツタに接続されている。このトランジスタQ8のベ
ースは抵抗Rl4を介して前記+V直流電源に接続され
ると共に抵抗Rl5を介してトランジスタQl7のコレ
クタとベースに接続される。このトランジスタQl7の
エミツタはトランジスタQl8のコレクタとベースに接
続され、トランジスタQl8のエミツタは接地される。
一方、前記トランジスタQl7のコレクタは抵抗Rl4
,Rl5を介して前記+V直流電源に接続される。トラ
ンジスタQlOのエミツタは抵抗Rl6とコンデンサC
5を並列に介して前記+V直流電源に接続されると共に
トランジスタQllのコレクタに接続される。更に抵抗
Rl6には並列に可変抵抗R32が接続されている。ト
ランジスタQlOのコレクタはトランジスタQllのベ
ースに接続され、このベースは抵抗R33を介してエミ
ツタに接続される。このエミツタは抵抗Ql7を介して
接地されると共にトランジスタQl2のベースに接続さ
れ、このトランジスタQl2のコレクタは抵抗Rl8を
介して前記+V直流電源に接続されエミツタは抵抗Rl
9を介して接地されると共に出力端子9に接続されてい
る。又、前記トランジスタQ2のコレクタはトランジス
タQfのベースに接続され、このトランジスタQ3′の
コレクタは前記+直流電源に接続されエミツタは抵抗R
1を介して接地されると共に抵抗R6′を介してトラン
ジスタQ!のベースに接続される。The collector of transistor Q3 is connected to the +V DC power supply, and the emitter is grounded through resistor R5 and capacitor C1 in parallel, and is connected to transistor Q through resistor R6.
Connected to the base of 4. The base of this transistor Q4 is grounded via C2, the collector is grounded, and the emitter is connected to the +V DC power supply via a resistor R7 and to the base of the transistor Q5 via a resistor R8. The collector of this transistor Q5 is connected to the +V
It is connected to a DC power supply, and its emitter is grounded via a resistor R9 and connected to the base of a transistor Q6.
The collector of this transistor Q6 is connected to the +V DC power supply, and the emitter is connected to the emitter of a transistor Q7 via resistors RlO and Rll in series. Resistance Rl
The connection point of O and Rll is connected to each collector of transistors Q8 and Q9, and the emitter of transistor Q9 is connected to a resistor R.
It is grounded via I2, and its base is connected to the emitter of the transistor Q8. The base of this transistor Q8 is connected to the +V DC power supply via a resistor Rl4, and is also connected to the collector and base of a transistor Ql7 via a resistor Rl5. The emitter of transistor Ql7 is connected to the collector and base of transistor Ql8, and the emitter of transistor Ql8 is grounded.
On the other hand, the collector of the transistor Ql7 is connected to the resistor Rl4.
, Rl5 to the +V DC power supply. The emitter of transistor QlO is connected to resistor Rl6 and capacitor C.
5 in parallel to the +V DC power supply and to the collector of the transistor Qll. Furthermore, a variable resistor R32 is connected in parallel to the resistor Rl6. The collector of transistor QlO is connected to the base of transistor Qll, and this base is connected to the emitter via resistor R33. This emitter is grounded via a resistor Ql7 and connected to the base of a transistor Ql2, the collector of this transistor Ql2 is connected to the +V DC power supply via a resistor Rl8, and the emitter is connected to a resistor Rl.
It is grounded via 9 and connected to output terminal 9. The collector of the transistor Q2 is connected to the base of the transistor Qf, the collector of this transistor Q3' is connected to the +DC power supply, and the emitter is connected to the resistor R.
1 to ground through the transistor Q!1 and through the resistor R6' to the transistor Q! connected to the base of
このトランジスタQ4′のコレクタは接地され、エミツ
タは抵抗R7′を介して前記+直流電源に接続されると
共にコンデンサC3を介して接地され且つ抵抗R1を介
してトランジスタQ5″のベースに接続される。このベ
ースはコンデンサC4を介して接地され、コレクタは前
記+V直流電源に接続され、エミツタは抵抗R9′を介
して接地されると共に前記トランジスタQ7のベースに
接続され且つ抵抗R2lとコンデンサC8を直列に介し
て接地される。この抵抗R2lとコンデンサC8の接続
点は抵抗R2Oを介して前記トランジスタQ5のエミツ
タに接続されると共にトランジスタQl3のベースに接
続されている。このトランジスタQl3のコレクタは抵
抗R25を介して前記+直流電源に接続されると共にト
ランジスタQl5のベースに接続され、エミツタは抵抗
R22,R23を直列に介してトランジスタQl4のエ
ミッタに接続されている。抵抗R22,R23の接続点
はトランジスタQl9,Q2Oの各コレクタに接続され
、このトランジスタQl,のエミツタは抵抗R24を介
して接地されベースはトランジスタQ2Oのエミツタに
接続される。そしてこのトランジスタQ2Oのベースは
前記抵抗Rl4とRl5の接続点に接続されている。又
、前記トランジスタQl4のコレクタは前記+Vを直流
電源に接続され、ベースは抵抗R27を介して前記+V
直流電源に接続されると共に抵抗R28を介して接地さ
れている。更にトランジスタQl5のエミツタは抵抗R
3Oを介して前記+V直流電源に接続されると共にトラ
ンジスタQl6のコレクタに接続され、このトランジス
タQl6のエミツタは抵抗R2,を介してベース及び前
記トランジスタQl5のコレクタに接続されると共に抵
抗R3lを介して接地され、且つ前記コイルL1とコン
デンサC6の接続点に接続されている。又、この接続点
はコンデンサC7を介して接地されている。さて動作時
には、入力端子8から信号がトランジスタQ1のベース
に加えられ、トランジスタQl,Q2により増幅される
。そして増幅された信号はトランジスタQ3、抵抗R5
、コンデンサC1で検波される。更に抵抗R6、コンデ
ンサC2からなるハイカツトフイルタでIF信号成分が
除去され、エミツタフオロアのトランジスタQ4,Q5
を経て差動増幅器のトランジスタQ6のベースに供給さ
れる。一方上記のようにトランジスタQl,Q2により
増幅された信号の一部はトランジスタQ3″のベースに
送られる。そしてトランジスタQ3″,Q4″、抵抗R
1〜Rご等からなる回路4は低周波についてみるとトラ
ンジスタQ3,Q4、抵抗R5〜R9等からなる映像検
波回路2と等価である。この場合、映像検波回路2では
上記のようにトランジススタQ3、抵抗R5、コンデン
サC1で検波しているが、等価回路4ではトランジスタ
Q!、抵抗R,!、コンデンサC3で検波を行なつてい
るので検波された出力波形は両回路では逆極性になつて
いる。今、映像中間周波増幅回路1で発生する混成ビー
ド成分等の低周波雑音はサブストレート等による浮遊容
量を介して映像検波回路2もこの回路2と低周波的に等
価な回路4も同じように通過する。従つてトランジスタ
Q5,Q5′の各エミツタには同じ出力として現われる
。即ち、トランジスタQ5のエミツタには第3図aに示
すような波形の出力が得られ、検波出力と低周波雑音の
和である。又、トランジスタQ5″のエミツタには第3
図bに示すような波形の出力が得られ、逆極性の検波出
力と同極性の低周波雑音の和である。勿論、無信号時の
トランジスタQ,,Q5″の各エミツタは対称な回路だ
から同電位である。今、トランジスタQ5のエミツタの
出力とトランジスタQ5′のエミツタの出力がそれぞれ
差動増幅器を構成するトランジスタQ6,Q7の各ベー
スに入ると、低周波雑音は同相入力だから出力側つまり
トランジスタQ7のコレクタには現われない。又、高周
波信号の漏れも同極性ゆえ相殺される。一方、検波出力
は差動入力として加えられ、出力としてトランジスタQ
7のコレクタに現われる(第3図c参照)。この出力は
トランジスタQlO,Qllにより増幅され、エミツタ
フオロアのトランジスタQl2を経て出力端子9から取
出される。尚、可変抵抗R32ぱ無信号レベル調整用の
可変抵抗である。更に抵抗値の値をフに選べば、トラン
ジスタQl3のベースには検波出力は現われず低周波雑
音のみが現われる(第3図d参照)。The collector of this transistor Q4' is grounded, the emitter is connected to the +DC power supply through a resistor R7', is also grounded through a capacitor C3, and is connected to the base of a transistor Q5'' through a resistor R1. Its base is grounded via a capacitor C4, its collector is connected to the +V DC power supply, its emitter is grounded via a resistor R9' and connected to the base of the transistor Q7, and the resistor R2l and capacitor C8 are connected in series. The connection point between this resistor R2l and the capacitor C8 is connected to the emitter of the transistor Q5 and the base of the transistor Ql3 through the resistor R2O.The collector of this transistor Ql3 is connected to the resistor R25. The emitter is connected to the emitter of the transistor Ql4 via the resistors R22 and R23 in series.The connection point of the resistors R22 and R23 is connected to the transistor Ql9. , Q2O, the emitter of this transistor Ql is grounded via a resistor R24, and the base is connected to the emitter of the transistor Q2O.The base of this transistor Q2O is connected to the connection point of the resistors Rl4 and Rl5. The collector of the transistor Ql4 is connected to the +V to the DC power supply, and the base is connected to the +V through the resistor R27.
It is connected to a DC power source and grounded via a resistor R28. Furthermore, the emitter of transistor Ql5 is connected to resistor R.
3O to the +V DC power supply and to the collector of the transistor Ql6, and the emitter of the transistor Ql6 is connected to the base and the collector of the transistor Ql5 through the resistor R2, and through the resistor R3l. It is grounded and connected to the connection point between the coil L1 and the capacitor C6. Further, this connection point is grounded via a capacitor C7. Now, during operation, a signal is applied from the input terminal 8 to the base of the transistor Q1, and is amplified by the transistors Ql and Q2. Then, the amplified signal is transferred to the transistor Q3 and the resistor R5.
, detected by capacitor C1. Furthermore, the IF signal component is removed by a high-cut filter consisting of a resistor R6 and a capacitor C2, and the emitter follower transistors Q4 and Q5
is supplied to the base of transistor Q6 of the differential amplifier. On the other hand, as mentioned above, a part of the signal amplified by the transistors Ql and Q2 is sent to the base of the transistor Q3'', and the transistors Q3'' and Q4'' and the resistor R
In terms of low frequencies, the circuit 4 consisting of transistors Q3, Q4, resistors R5 to R9, etc. is equivalent to the video detection circuit 2 consisting of transistors Q3, Q4, resistors R5 to R9, etc. In this case, in the video detection circuit 2, the transistor Q3, the resistor R5, and the capacitor C1 perform detection as described above, but in the equivalent circuit 4, the transistor Q! , resistance R,! Since the detection is performed by the capacitor C3, the detected output waveform has opposite polarity in both circuits. Now, the low frequency noise such as the mixed bead component generated in the video intermediate frequency amplification circuit 1 is transmitted to the video detection circuit 2 and the circuit 4 which is equivalent in low frequency to this circuit 2 through the stray capacitance caused by the substrate etc. pass. Therefore, the same output appears at each emitter of transistors Q5 and Q5'. That is, an output having a waveform as shown in FIG. 3a is obtained at the emitter of the transistor Q5, which is the sum of the detection output and low frequency noise. Also, the emitter of transistor Q5'' has a third
An output with a waveform as shown in FIG. b is obtained, which is the sum of the detection output of the opposite polarity and the low frequency noise of the same polarity. Of course, when there is no signal, the emitters of transistors Q, , Q5'' are at the same potential because they are symmetrical circuits.Now, the output of the emitter of transistor Q5 and the output of the emitter of transistor Q5' are transistors forming a differential amplifier. When entering the bases of Q6 and Q7, low frequency noise does not appear on the output side, that is, the collector of transistor Q7, because the input is in common mode.In addition, leakage of high frequency signals is also canceled out because they have the same polarity.On the other hand, the detection output is a differential signal. added as input and transistor Q as output
7 collector (see Figure 3c). This output is amplified by transistors QlO and Qll, and taken out from output terminal 9 via emitter follower transistor Ql2. Note that the variable resistor R32 is a variable resistor for adjusting the no-signal level. Furthermore, if the resistance value is selected appropriately, no detection output appears at the base of the transistor Ql3, but only low frequency noise appears (see FIG. 3d).
従つてトランジスタQl3のベースは検波出力の如何に
拘らず常にトランジスタQ,,Q5″の無信号レベル(
直流的に等価回路だから各エミツタの無信号レベルは等
しい)と等しくなる。又、トランジスタQl3,Ql4
は比較回路で抵抗R27,R28の接続点のバイアス電
圧とトランジスタQl3のベース電圧の差電圧を増幅し
、トランジスタQl5,Ql6で更に増幅及びレベルシ
フトを行なつてトランジスタQ1のベースに負帰還をか
けている。即ち前記接続点のバイアス電圧とベース電圧
が等しくなるようにループバイアスがかかる。この発明
の雑音除去装置は上記説明及び図示のように構成されて
いるので、低周波雑音は除去され、この結果検波後のS
N比が著しく向上する。又、比較及びループバイアス回
路7により安定なループバイアスがかけられるという利
点もある。その結果、入力端子8から映像中間周波増幅
回路1に加わる直流レベルを一定のレベルにクランプす
ることができ、又、高周波成分に対するAGC効果も向
上する。そして低周波雑音相殺回路自体が検波回路にな
つており、ループバイアス回路の入力もエミツタフオロ
アであるトランジスタQ5よりとつているので、トラン
ジスタQ2のコレクタ出力をループバイアス回路や低周
波雑音相殺回路に無駄に与えることがない。従つて検波
の効率が良くなる。更に第4図に示すようにもしトラン
ジスタQ2のコレクタとトランジスタQ3′のベースの
間に抵抗RalコンデンサCaからなるフイルタを接続
すると、Raは高抵抗(数kΩ)にしないと損失が大き
くなる。しかしRaが高抵抗になると抵抗Ra、トラン
ジスタQ3′によつて発生する雑音が大きくなり、この
雑音は検波出力に現われる。ところがこの考案の雑音除
去装置ではトランジスタQ3のベースとトランジスタQ
3′のベースが直結になつているので、雑音の発生も少
なくなる。以上説明したようにこの発明によれば、実用
的価値大なるテレビジヨン受像機の雑音除去装置を提供
することができる。Therefore, the base of transistor Ql3 is always at the no-signal level (
Since it is an equivalent circuit in terms of direct current, the no-signal level of each emitter is equal). Also, transistors Ql3, Ql4
A comparator circuit amplifies the difference voltage between the bias voltage at the connection point of resistors R27 and R28 and the base voltage of transistor Ql3, further amplifies and level shifts in transistors Ql5 and Ql6, and applies negative feedback to the base of transistor Q1. ing. That is, a loop bias is applied so that the bias voltage at the connection point and the base voltage are equal. Since the noise removal device of the present invention is configured as described above and shown in the drawings, low frequency noise is removed, and as a result, the S
The N ratio is significantly improved. Another advantage is that a stable loop bias can be applied by the comparison and loop bias circuit 7. As a result, the DC level applied from the input terminal 8 to the video intermediate frequency amplification circuit 1 can be clamped to a constant level, and the AGC effect on high frequency components is also improved. The low frequency noise cancellation circuit itself is a detection circuit, and the input of the loop bias circuit is also connected to the emitter follower transistor Q5, so the collector output of transistor Q2 is wasted in the loop bias circuit and low frequency noise cancellation circuit. I have nothing to give. Therefore, detection efficiency is improved. Furthermore, as shown in FIG. 4, if a filter consisting of a resistor Ral and a capacitor Ca is connected between the collector of the transistor Q2 and the base of the transistor Q3', the loss will be large unless Ra is set to a high resistance (several kΩ). However, when Ra becomes high in resistance, noise generated by resistor Ra and transistor Q3' increases, and this noise appears in the detection output. However, in the noise removal device of this invention, the base of transistor Q3 and the transistor Q
Since the base of 3' is directly connected, noise generation is also reduced. As described above, according to the present invention, it is possible to provide a noise removal device for a television receiver that has great practical value.
第1図はこの発明によるテレビジヨン受像機の雑音除去
装置を示すプロツク線図、第2図は同じく具体的な回路
を示す回路構成図、第3図はこの発明の装置における各
部の信号を示す波形図である。
第4図はこの考案の効果を説明するために用いる回路を
示す回路構成図である。1・・・・・・映像中間周波増
幅回路、2・・・・・・映像検波回路、4・・・・・・
映像検波回路に等価な回路、5・・・・・・差動増幅器
、6・・・・・・映像増幅回路、7・・・・・・比較及
びループバイアス回路。FIG. 1 is a block diagram showing a noise removal device for a television receiver according to the present invention, FIG. 2 is a circuit diagram showing a specific circuit, and FIG. 3 shows signals of various parts in the device of the present invention. FIG. FIG. 4 is a circuit configuration diagram showing a circuit used to explain the effects of this invention. 1... Video intermediate frequency amplification circuit, 2... Video detection circuit, 4...
Circuit equivalent to a video detection circuit, 5... Differential amplifier, 6... Video amplification circuit, 7... Comparison and loop bias circuit.
Claims (1)
増幅された映像中間周波信号を出力端子に出力する映像
中間周波増幅回路と、この映像中間周波増幅回路の出力
端子に入力端子が接続され前記映像中間周波信号を正の
映像搬送波の一方極性が検波して映像検波信号を出力端
子に出力する第1の映像検波回路と、この第1の映像検
波回路の入力端子側の信号を前記映像搬送波の他方極性
で検波して得られる映像検波信号を出力する出力端子を
備えた第2の映像検波回路と、前記第1の映像検波回路
の出力端子側が一方トランジスタのベースに接続され、
前記第2の映像検波回路の出力端子側が他方トランジス
タのベースに接続され、前記映像検波出力が逆極性で差
動的に入力され、これを増幅する差動増幅器とを少なく
とも具備し、前記第1、第2の映像検波回路の夫々の入
出力端子間の浮遊容量特性を等価なものとすることによ
り前記差動増幅器の作動増幅動作により雑音信号を除去
するとともに、前記映像検波信号を差動的に増幅するこ
とを特徴とするテレビジョン受像機の雑音除去装置。1 Amplify the video intermediate frequency signal applied to the input terminal,
A video intermediate frequency amplification circuit that outputs the amplified video intermediate frequency signal to an output terminal; an input terminal is connected to the output terminal of the video intermediate frequency amplification circuit; and the video intermediate frequency signal is detected by one polarity of a positive video carrier wave. a first video detection circuit that outputs a video detection signal to an output terminal; and a video detection signal obtained by detecting a signal on the input terminal side of the first video detection circuit with the other polarity of the video carrier wave. a second video detection circuit equipped with an output terminal, and an output terminal side of the first video detection circuit is connected to the base of the transistor,
The output terminal side of the second video detection circuit is connected to the base of the other transistor, and the video detection output is inputted differentially with opposite polarity, and includes at least a differential amplifier for amplifying the same, and the first By making the stray capacitance characteristics between the respective input and output terminals of the second video detection circuit equivalent, the noise signal is removed by the operational amplification operation of the differential amplifier, and the video detection signal is A noise removal device for a television receiver, which is characterized by amplifying the noise.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP743018A JPS5925425B2 (en) | 1973-12-22 | 1973-12-22 | Noise removal device for television receivers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP743018A JPS5925425B2 (en) | 1973-12-22 | 1973-12-22 | Noise removal device for television receivers |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5094819A JPS5094819A (en) | 1975-07-28 |
JPS5925425B2 true JPS5925425B2 (en) | 1984-06-18 |
Family
ID=11545584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP743018A Expired JPS5925425B2 (en) | 1973-12-22 | 1973-12-22 | Noise removal device for television receivers |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5925425B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018216144A1 (en) | 2017-05-24 | 2018-11-29 | 三菱電機株式会社 | Power conversion device |
-
1973
- 1973-12-22 JP JP743018A patent/JPS5925425B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018216144A1 (en) | 2017-05-24 | 2018-11-29 | 三菱電機株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JPS5094819A (en) | 1975-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU94029890A (en) | DETECTOR AND FREQUENCY FILTER COMBINATION | |
US4110635A (en) | Amplifying circuit | |
US4479093A (en) | Amplifier having high common mode rejection | |
JPS5925425B2 (en) | Noise removal device for television receivers | |
US4630119A (en) | Sound detecting circuit | |
US4158820A (en) | Low level preamplifier circuit | |
US3296539A (en) | Pulse-counter demodulator | |
JP3479334B2 (en) | Circuit for stereo and dual audio signal recognition | |
US3829715A (en) | Noise reduction system | |
JPS5848810Y2 (en) | Douki Kenpa Cairo | |
JP3439253B2 (en) | Recording amplification circuit and magnetic recording device | |
KR900003542Y1 (en) | Noise minimising circuit of reproduce white signal | |
JPS6017168B2 (en) | Pulse width modulation output amplifier circuit | |
JP2515086Y2 (en) | Video intermediate frequency processing circuit | |
JP4221131B2 (en) | Variable gain amplifier circuit | |
JPH0734535B2 (en) | Filter circuit | |
JPH03216086A (en) | Low pass filter for fm demodulation | |
JP2987897B2 (en) | Video signal processing circuit | |
JP2574356Y2 (en) | FM demodulator for FM receiver | |
JPS6145633Y2 (en) | ||
JPS6336568B2 (en) | ||
JPS5832375Y2 (en) | color television camera | |
KR0134298B1 (en) | Luminance/chrominance signal retrieving apparatus for vcr | |
KR800001108B1 (en) | Amplifier | |
JPS6311774Y2 (en) |