JPS59229945A - Abnormality detecting method of dual control signal route - Google Patents
Abnormality detecting method of dual control signal routeInfo
- Publication number
- JPS59229945A JPS59229945A JP58104173A JP10417383A JPS59229945A JP S59229945 A JPS59229945 A JP S59229945A JP 58104173 A JP58104173 A JP 58104173A JP 10417383 A JP10417383 A JP 10417383A JP S59229945 A JPS59229945 A JP S59229945A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal route
- dual control
- main controller
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、２台のローカルコントローラが１台のメイン
コントローラに接続されたデュアル制御システムにおけ
る信号ルートの異常を検出する方法に関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a method for detecting an abnormality in a signal route in a dual control system in which two local controllers are connected to one main controller.
し発明の技術的背景とその問題点〕
従来、デュアル制御システムにおいて、ローカルコント
ローラのＣＰＵ部の異常はハードウェアの故障接点出力
を用いて検出しているが、外線の異常ヤローカルコント
ローラとメインコントロー２間の信号ルートの異常は検
出していない。[Technical background of the invention and its problems] Conventionally, in a dual control system, an abnormality in the CPU section of the local controller is detected using the fault contact output of the hardware. No abnormality was detected in the signal route between the two.
し発明の目的〕
本発明は、外線からローカルコントローラの入出力部、
ＣＰＵ部およびメインコントローラまでの信号ルート
の異常を検出するデュアル制御信号ルートの異常検出方
法を提供することを目的としている。OBJECT OF THE INVENTION The present invention provides an input/output section of a local controller from an outside line,
It is an object of the present invention to provide a dual control signal route abnormality detection method for detecting an abnormality in a signal route from a CPU section to a main controller.
本発明はメインコントローラからそれぞれの信号ルート
を介して各ローカルコントローラに常時ＯＮの論理信号
を送信し、この信置を各ローカルコントローラのプロセ
ス出力部およびプロセス入力部を経由した信号ルートお
よび各ローカルコントローラ内のソフトウェアを介した
直接の信号ルートでメインコントローラに返送し、メイ
ンコントローラで受信した上記２ルートの信号のＯＮ。The present invention transmits an always-ON logic signal from the main controller to each local controller via each signal route, and transmits this signal to the signal route via the process output section and process input section of each local controller, and to each local controller. The signals from the above two routes are turned ON by being sent back to the main controller via the direct signal route via the internal software and received by the main controller.
ＯＦＦを各コントローラごとに比較して各信号ルートの
異常を検出するデュアル制御信号ルールの異常門出方法
である。This is an abnormality detection method for dual control signal rules that detects abnormalities in each signal route by comparing OFF for each controller.
・ 本発明の一実施例を第１図に示す。 - An embodiment of the present invention is shown in FIG.
第１図において、監視操作机１はメインコントローラ２
に操作信号Ｕをあたえると共に、メインコントローラ２
から状態信号Ｖがあたえられる。In FIG. 1, the monitoring operation desk 1 is the main controller 2.
At the same time as giving the operation signal U to the main controller 2
A status signal V is given from.
３Ａ、３Ｂｔｉ１Ｍローカルコントローラおよび２号ロ
ーカルコントローラであす、メインコントローラ２から
それぞれ信号ルートＳ１．Ｓ、を介して操作信号Ｘ１１
Ｘ２および信号ルート異常判定信号ａがあたえられると
共に、信号ルート几１．為を介してそれぞれ状態信号ｖ
ｌ、■３、実際値信号ｙ□＋ Ｙｔ、および信号ルート
異常検出信号ａｌｌ ａｉ、ａ’ＩＩ ａＧをメインコ
ントローラ２にあたえる。3A, 3Bti 1M local controller and No. 2 local controller, respectively from the main controller 2 to the signal route S1. Operation signal X11 via S.
X2 and the signal route abnormality determination signal a are given, and the signal route 1. state signal v
1, ■3, actual value signal y□+Yt, and signal route abnormality detection signals all ai, a'II aG are applied to the main controller 2.
上記操作信号ｘ、、ｘ２は入出力判別論理回路４におい
て論理和かとられ、その論理オロ出力が操作信号Ｘとし
て制御対象５にあたえられる。The operation signals x, , x2 are logically summed in the input/output discriminating logic circuit 4, and the logical OR output is applied to the controlled object 5 as the operation signal X.
制御対象５の実際値信号ｙおよび状態信号ｖ０は上記入
出力判別論理回路４を介して、１号コントローラ３Ａお
よび２号コントローラ３Ｂにそれぞれ実際値信号ｙ＋＋
’ｌｔおよび状態信号ｖ１．ｖ、として入力される。The actual value signal y and status signal v0 of the controlled object 5 are sent to the No. 1 controller 3A and the No. 2 controller 3B as actual value signals y++ via the input/output discrimination logic circuit 4, respectively.
'lt and status signal v1. It is input as v.
常時ＯＮの異常判定信号ａはそれぞれ信号ルートＳ！、
Ｓ２ヲ通って１号ローカルコントローラ３Ａおよび２号
ローカルコントローラ３Ｂに入力され、それぞれのプロ
セス出力部およびプロセス入力部を通って検出信号ａｌ
ｌａｌｌとして信号ルー）”ｔ＋”ｔを経てメインコン
トローラ２に戻される。The abnormality determination signal a, which is always ON, is connected to the signal route S! ,
The detection signal al is inputted to the No. 1 local controller 3A and the No. 2 local controller 3B through S2, and passes through the respective process output section and process input section.
The signal is returned to the main controller 2 via the signal loop)"t+"t.
一方上記異常判定信号ａはそれぞれ１号ローカルコント
ローラ３Ａおよび２号ローカルコントローラ３Ｂ内で別
途ソフトウェアによって検出信号ａ１．ａ昼と：なり、
プロセス出力部を通らずに直接信号ルー） Ｒ＋ ＋
Ｒ２を通ってメインコントローラ２に戻される。On the other hand, the abnormality determination signal a is generated by separate software in the No. 1 local controller 3A and the No. 2 local controller 3B, respectively, as the detection signal a1. a daytime: becomes;
Direct signal route without passing through the process output section) R+ +
The signal is returned to the main controller 2 through R2.
従ってメインコントローラ２に戻ってきたときの信号ａ
、がＯＦＦで且つ信号ａ；がＯＮであれば、信号ルート
Ｒ１，Ｓ、は正常であり、１号ローカルコントローラ３
Ａの入出力部に異常ありと検知され、また信号ａ１がＯ
ＦＦで且つ信号ａＳもＯＦＦであれば、信号ルー） Ｒ
，、Ｓ、の伺れかに異常ありと検知される。Therefore, when the signal a returns to the main controller 2,
is OFF and signal a; is ON, the signal route R1, S is normal, and the No. 1 local controller 3
It is detected that there is an abnormality in the input/output section of A, and the signal a1 is O.
If it is FF and the signal aS is also OFF, the signal is R)
,,S, is detected as having an abnormality.
２号ローカルコントローラ３Ｂについても同様である。The same applies to the No. 2 local controller 3B.
マタローカルコントローラオヨヒローカルコントローラ
とメインコントローラ間の信号ルートに異常がなければ
、上記検出信号ａＩｙ ａ’１１ ａ２１ ａ’２はす
べてＯＮになる。If there is no abnormality in the signal route between the mata local controller Oyohi local controller and the main controller, the detection signals aIy a'11 a21 a'2 are all turned ON.
この場合制御対象を含む外線に異常があると、上記状態
信号ｖ、とｖ２とが異なってくるので、■、とＶ、との
排他的論理和Ｖ′を用い−Ｃ％Ｖ′がＯＮのとき外線異
常と判断することができる。In this case, if there is an abnormality in the external line that includes the controlled object, the above status signals v and v2 will differ, so using the exclusive OR V' of ■ and V, -C%V' is ON. It can be determined that there is an external line abnormality.
第２図に上記異常判別動作のフローチャートを示す。第
２図においてはＯＮは１、ＯＦＦは０で示している。FIG. 2 shows a flowchart of the above abnormality determination operation. In FIG. 2, ON is shown as 1 and OFF is shown as 0.
し発明の効果〕
以上説明したように、本発明によれば、ハード的ｌど単
純な配線追加を行なうと共に、ｍ１単なシフトウェアを
追加することにょっ゛ｃ１デュアル制御システムにおけ
る信号ルートの異常を検出できるデュアル制御信号ルー
トの異常検出方法が得られる。[Effects of the Invention] As explained above, according to the present invention, in addition to adding simple wiring such as hardware, it is possible to solve abnormalities in the signal route in the c1 dual control system by adding simple shiftware for m1. This provides a method for detecting abnormalities in dual control signal routes that can detect.
第１図は本発明の一実施例を示す系統図、第２図は本発
明の動作を示すフローチャートである。
１ 監視操作机
２ メインコントローラ
３Ａ ＋ ３Ｂ ローカルコントローラ４ 入出
力判別論理回路
５ 制御対象FIG. 1 is a system diagram showing an embodiment of the present invention, and FIG. 2 is a flow chart showing the operation of the present invention. 1 Monitoring operation desk 2 Main controller 3A + 3B Local controller 4 Input/output discrimination logic circuit 5 Control target
Claims (1)
ルコントローラが上位のメインコントローラに信号ルー
トを介して接続されたデュアル制御システムにおいて、
メインコントローラからそれぞれの信号ルートを介して
各ローカルコントローラに常時ＯＮの論理信号を送信し
、この信号を各ローカルコントローラのプロセス出力部
およびプロセス入力部を経由した信号ルートおよび各ロ
ーカルコントローラ内のソフトウェアを介した直接の信
号ルートでメインコントローラに返送し、メインコント
ローラで受信した上記２ルートの信号のＯＮ、ＯＦＦを
各コントローラごとに比較して各信号ルートの異常を検
出することを特徴とするデュアル制御信号ルートの異常
検出方法。In a dual control system, two local controllers that perform the same control over one controlled object are connected to the upper main controller via a signal route.
An always-on logic signal is sent from the main controller to each local controller via each signal route, and this signal is sent to the signal route via the process output section and process input section of each local controller and the software in each local controller. Dual control characterized by detecting an abnormality in each signal route by comparing ON and OFF states of the above-mentioned two routes received by the main controller for each controller. How to detect anomalies in signal routes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104173A JPS59229945A (en) | 1983-06-13 | 1983-06-13 | Abnormality detecting method of dual control signal route |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104173A JPS59229945A (en) | 1983-06-13 | 1983-06-13 | Abnormality detecting method of dual control signal route |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59229945A true JPS59229945A (en) | 1984-12-24 |
Family
ID=14373633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104173A Pending JPS59229945A (en) | 1983-06-13 | 1983-06-13 | Abnormality detecting method of dual control signal route |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229945A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482300A (en) * | 1987-09-25 | 1989-03-28 | Seiko Epson Corp | Measuring instrument |
-
1983
- 1983-06-13 JP JP58104173A patent/JPS59229945A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482300A (en) * | 1987-09-25 | 1989-03-28 | Seiko Epson Corp | Measuring instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59229945A (en) | Abnormality detecting method of dual control signal route | |
| JPH05160759A (en) | Changeover control system | |
| JPS60134942A (en) | Backup system for abnormal state | |
| JPS5812062A (en) | Output device for parallel electronic computer system | |
| JPS63181001A (en) | Fault diagnosing device | |
| JP2725680B2 (en) | Bus error detection circuit | |
| JPS59178536A (en) | System for judging zero value of plural data | |
| JPH05324407A (en) | Cpu monitor system | |
| JPH03288949A (en) | Remote supervisory and controlling equipment | |
| JPH0329033A (en) | Fault tolerant processor | |
| JPH02118846A (en) | Cpu board circuit for fault tolerant system | |
| JPH05257725A (en) | Error transmitter for cpu unit | |
| JPS6327930A (en) | Interruption control circuit | |
| JPH0236428A (en) | Switching system for processor mode | |
| JPS62182960A (en) | Detecting device for connection of input/output control device | |
| JPS59142660A (en) | Dual type processing unit | |
| JPS63208964A (en) | Bus competition detecting system | |
| JPS63282535A (en) | Signal processor | |
| JPS5935291A (en) | Abnormality diagnosing apparatus for detector | |
| JPS6291870A (en) | Abnormality detecting device for circuit unit | |
| JPH04205032A (en) | Data transfer control system | |
| JPS61262853A (en) | Highly reliable computer | |
| JPH01121943A (en) | Output unit with trouble detecting circuit | |
| JPS6386329A (en) | Relay operation abnormality detector | |
| JPH05289896A (en) | Fault tolerant computer |