JPS59229878A - 新規なアモルフアス半導体素子及びその製造方法、並びにそれを製造するための装置 - Google Patents
新規なアモルフアス半導体素子及びその製造方法、並びにそれを製造するための装置Info
- Publication number
- JPS59229878A JPS59229878A JP58104772A JP10477283A JPS59229878A JP S59229878 A JPS59229878 A JP S59229878A JP 58104772 A JP58104772 A JP 58104772A JP 10477283 A JP10477283 A JP 10477283A JP S59229878 A JPS59229878 A JP S59229878A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- manufacturing
- amorphous semiconductor
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000002019 doping agent Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 10
- 238000000354 decomposition reaction Methods 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 15
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005520 cutting process Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 42
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000012528 membrane Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、新規なアモルファス半導体素子に関する。更
に詳しくは、本発明は特に太陽電池として価値のある新
規なアモルファス半導体素子及びその製造方法並びにそ
れを製造するための装置に関する。
に詳しくは、本発明は特に太陽電池として価値のある新
規なアモルファス半導体素子及びその製造方法並びにそ
れを製造するための装置に関する。
従来pin接合を有するアモルファス太陽電池は、単結
晶太陽電池と比較してその製造コストが極めて安価であ
ることから注目され、近年においては太陽電池の本命と
考えられている。
晶太陽電池と比較してその製造コストが極めて安価であ
ることから注目され、近年においては太陽電池の本命と
考えられている。
この場合のpin接合は、p/i界面及びi/n界面の
接合状態が所謂階段状になっており、通常このような階
段状のpin接合を有する太陽電池は、主としてグロー
放電プラズマ分解法により製造されており、pJW%
1層及びnJEfはそれぞれバルブ、ガスカーテン或い
は作動排気等によって分離されている異なった製膜室で
順次製膜されていた。即ち、階段状のpin接合素子を
製造するためには、特にi層中に不純物を混入せしめな
いことが必要であると考えられてきた。
接合状態が所謂階段状になっており、通常このような階
段状のpin接合を有する太陽電池は、主としてグロー
放電プラズマ分解法により製造されており、pJW%
1層及びnJEfはそれぞれバルブ、ガスカーテン或い
は作動排気等によって分離されている異なった製膜室で
順次製膜されていた。即ち、階段状のpin接合素子を
製造するためには、特にi層中に不純物を混入せしめな
いことが必要であると考えられてきた。
しかしながら、従来の上記3室分離方式は、p。
i及びnの各層を製膜する各室をバルブ等により縁切り
しているために、各室間の移動に時間を要し生産性に問
題があった。又、基板ホルダーが3室を移動していくた
めに、基板ホルダーに付着した膜からのドーパント元素
の再放出が起こり、この方法によって製造した接合素子
の品質にバラツキが生じるという欠点があった。
しているために、各室間の移動に時間を要し生産性に問
題があった。又、基板ホルダーが3室を移動していくた
めに、基板ホルダーに付着した膜からのドーパント元素
の再放出が起こり、この方法によって製造した接合素子
の品質にバラツキが生じるという欠点があった。
本発明者等は、従来のかかる欠点をなくすべく鋭意研究
の結果、ドーパントの濃度を階段状に急激に変化せしめ
たpin接合を有しなくても、ドーパントの濃度を漸次
変化せしめることにより、p/i及びi/nそれぞれの
界面が明確に分離されることなく、ポテンシャルプロフ
ァイルが任意に制御され得るアモルファス半導体素子(
以下これを傾斜接合素子とする)を製造した場合にも、
得られた素子が太陽電池として十分に機能し得ることを
見いだし本発明に到達したものである。
の結果、ドーパントの濃度を階段状に急激に変化せしめ
たpin接合を有しなくても、ドーパントの濃度を漸次
変化せしめることにより、p/i及びi/nそれぞれの
界面が明確に分離されることなく、ポテンシャルプロフ
ァイルが任意に制御され得るアモルファス半導体素子(
以下これを傾斜接合素子とする)を製造した場合にも、
得られた素子が太陽電池として十分に機能し得ることを
見いだし本発明に到達したものである。
従って本発明の第1の目′的は、容易に製造することの
出来るアモルファス半導体素子を提供することにある。
出来るアモルファス半導体素子を提供することにある。
本発明の第2の目的は、接合というw4念のない新規な
傾斜接合アモルファス太陽電池を提供することにある。
傾斜接合アモルファス太陽電池を提供することにある。
本発明の第3の目的は、傾斜接合素子を容易に製造する
ための方法を提供することにある。
ための方法を提供することにある。
更に本発明の第4の目的は、傾斜接合素子を製造するた
めの製造装置を提供することにある。
めの製造装置を提供することにある。
即ち本発明は、p層から1層へp型ドーパントの濃度が
単調に変化し、iiiからn層へn型ドウパントの濃度
が単調に変化している傾斜接合を有することを特徴とす
るアモルファス半導体素子及びそれを製造する方法並び
にそれを製造するための装置である。
単調に変化し、iiiからn層へn型ドウパントの濃度
が単調に変化している傾斜接合を有することを特徴とす
るアモルファス半導体素子及びそれを製造する方法並び
にそれを製造するための装置である。
本発明においてp層、n層及びi層とはそれぞれp型半
導体の層、n型半導体の層及びこれらの1mの間に位置
する電気抵抗の大きい半導体領域1層を意味し、所謂p
in接合という場合には、上記p領域とi領域及びi領
域とn領域の界面に明確なドーパントの濃度変化が存在
する接合状態を意味する。
導体の層、n型半導体の層及びこれらの1mの間に位置
する電気抵抗の大きい半導体領域1層を意味し、所謂p
in接合という場合には、上記p領域とi領域及びi領
域とn領域の界面に明確なドーパントの濃度変化が存在
する接合状態を意味する。
本発明の傾斜接合素子は、ドーパント元素の分布が連続
的に変化しており、所謂ステップ状の変化をしているの
ではないためにp/i及びi/nのそれぞれについて明
確な境界がなく、従って厳密な意味では従来の[pin
接合を有する半導体素子」の範晴には含まれない。
的に変化しており、所謂ステップ状の変化をしているの
ではないためにp/i及びi/nのそれぞれについて明
確な境界がなく、従って厳密な意味では従来の[pin
接合を有する半導体素子」の範晴には含まれない。
本発明の傾斜接合素子を製造する原理は極めて容易であ
り、所謂グロー放電プラズマ分解法を用いて、製膜中の
ドーパントガスの濃度を時間と共に及び/又は位置的に
制御することにより製造することが出来る。
り、所謂グロー放電プラズマ分解法を用いて、製膜中の
ドーパントガスの濃度を時間と共に及び/又は位置的に
制御することにより製造することが出来る。
本発明において、グロー放電プラズマ分解法とは、減圧
した反応室内に原料ガスと必要に応じ゛ζドーパントガ
スを存在せしめ、これに高周波放電、低周波放電或いは
直流放電によっ゛Cプラズマ状態を発生せしめ、反応室
内のガスを分解し基板上に半導体薄膜を形成せしめる方
法を意味する。
した反応室内に原料ガスと必要に応じ゛ζドーパントガ
スを存在せしめ、これに高周波放電、低周波放電或いは
直流放電によっ゛Cプラズマ状態を発生せしめ、反応室
内のガスを分解し基板上に半導体薄膜を形成せしめる方
法を意味する。
反応室内のガス圧はガスの種類によっζも異なるが、本
発明においては、電極及び印加Jる電圧との関係で均一
な放電状態が得られれば、いかなる圧力範囲でもよい。
発明においては、電極及び印加Jる電圧との関係で均一
な放電状態が得られれば、いかなる圧力範囲でもよい。
本発明においては、このような圧力は0.01=lOT
orrであり、好ましくは0.05〜2Torrs更に
好ましくは0.3〜0.6Torrである。
orrであり、好ましくは0.05〜2Torrs更に
好ましくは0.3〜0.6Torrである。
本発明で使用する原料ガスとしては、通常グロー放電プ
ラズマ分解法を用いて半導体を製造する場合に使用する
ことの出来るガスのいかなるものをも用いることが出来
るが、特に5inH2n+2で表されるシラン及び例え
ばSinXmH2n+2−m(Xはハロゲン原子を表す
)で表されるシラン誘導体並びに、これらの混合物が好
ましい。
ラズマ分解法を用いて半導体を製造する場合に使用する
ことの出来るガスのいかなるものをも用いることが出来
るが、特に5inH2n+2で表されるシラン及び例え
ばSinXmH2n+2−m(Xはハロゲン原子を表す
)で表されるシラン誘導体並びに、これらの混合物が好
ましい。
又、反応室内には、希ガスや水素ガス等の膜質を整える
ためのガスを併用することも出来る。
ためのガスを併用することも出来る。
本発明で使用するドーパントガスは、p型半導体薄膜を
製造する場合には元素周期律表第■族の元素の気体化合
物であり、n型半導体薄膜を製造する場合には元素周期
律表第■族元素の気体化合物である。
製造する場合には元素周期律表第■族の元素の気体化合
物であり、n型半導体薄膜を製造する場合には元素周期
律表第■族元素の気体化合物である。
これらのドーパントガスの中でも特に水素化合物が、放
電中の反応条件を一定にし作製された薄膜の性能を均一
にするのに適しており、好ましく用いることが出来る。
電中の反応条件を一定にし作製された薄膜の性能を均一
にするのに適しており、好ましく用いることが出来る。
本発明において、半導体薄膜中のドーパントの濃度を連
続的に制御するためには、製膜室内のガス圧を放電可能
な圧力に維持しつつ新しいガスを供給する一方、!l膜
室内のガスを排気するフローシステムとする必要がある
。但しこのフローシステムは、必ずしも時間的に連続し
ている必要はなく、一定の時間間隔で反応室内のガスを
一定量だけ入れ換える場合をも含む概念である。
続的に制御するためには、製膜室内のガス圧を放電可能
な圧力に維持しつつ新しいガスを供給する一方、!l膜
室内のガスを排気するフローシステムとする必要がある
。但しこのフローシステムは、必ずしも時間的に連続し
ている必要はなく、一定の時間間隔で反応室内のガスを
一定量だけ入れ換える場合をも含む概念である。
具体的には、第1に製膜室内のドーパントガスを上記の
方法により、その量及び種類を時間的に制御するか、第
2に製膜室の位置により、ドーパントガスの量及び種類
が異なるように制御し、この製膜室内を順次基板を移動
せしめ、半導体薄膜を形成せしめるという2つの方法が
ある。
方法により、その量及び種類を時間的に制御するか、第
2に製膜室の位置により、ドーパントガスの量及び種類
が異なるように制御し、この製膜室内を順次基板を移動
せしめ、半導体薄膜を形成せしめるという2つの方法が
ある。
第1の方法の風体例としては、例えばドーパントガスを
完全に混合し、製膜室に均一にドーパントガスを存在せ
しめた後、l”−パントガスを元素周期律表第■族と第
■族のいずれか一方から他方に経時的に変化せしめる方
法を挙げることができる。このような第1の方法は、実
験室的に少量の半導体を製造する場合に通ずるが、大量
生産には適当ではない。
完全に混合し、製膜室に均一にドーパントガスを存在せ
しめた後、l”−パントガスを元素周期律表第■族と第
■族のいずれか一方から他方に経時的に変化せしめる方
法を挙げることができる。このような第1の方法は、実
験室的に少量の半導体を製造する場合に通ずるが、大量
生産には適当ではない。
第2の方法は、連続的に半導体を製造することが出来る
ので、特に大量生産をする場合には好ましい方法である
。
ので、特に大量生産をする場合には好ましい方法である
。
次に本発明の傾斜接合素子を製造するための装置を図に
従って説明する。
従って説明する。
第1図は本発明の傾斜接合素子を製造するための装置の
1例である。
1例である。
図中の1は*膜室であり、縁切りバルブ3を介して真空
予備室2に接続し°ζいる。6は製膜室内に設けられた
カソード電極であり、これは図の如く必要に応じて多数
に分割された複数のカソード電極とすることが出来る。
予備室2に接続し°ζいる。6は製膜室内に設けられた
カソード電極であり、これは図の如く必要に応じて多数
に分割された複数のカソード電極とすることが出来る。
一方基板8を載置したアノード電極7は、i膜室内を移
動可能に配置されている。
動可能に配置されている。
5は放電のための電源であり、これは例えば高周波発振
器である。11〜13はそれぞれガスボンベであり、例
えば11がp型半導体薄膜のためのドーパントガスボン
ベ、12がn型半導体薄膜のためのドーパントガスボン
ベであり13が1層のための原料ガスボンベである。
器である。11〜13はそれぞれガスボンベであり、例
えば11がp型半導体薄膜のためのドーパントガスボン
ベ、12がn型半導体薄膜のためのドーパントガスボン
ベであり13が1層のための原料ガスボンベである。
本発明の装置を使用して本発明の傾斜接合素子を製造す
る具体的な方法は、例えば次のようなものである。
る具体的な方法は、例えば次のようなものである。
まず予備室内のアノード電極(7)の上に基板(8)を
載置し、予備室(2)を真空系(4)により真空にする
。次に、真空系(4)により真空とされた製膜室(1)
のガス供給口(9)の中、第1番目の供給口から、0.
2%のB2H5/SiH4を20SCCM(但しSCC
Mは標準状態において1分間に流れる気体の体積をcm
3@位で表したものである)の流速度で供給し、第2番
目〜第6番目の供給口からは3if(4を203CCM
の流速度で供給し、第7番目の供給口からは、0.4%
(7)PH3/S i H4をIO3CCMで供給し、
電源(5)を通してカソードとアノード間に電圧を印加
し放電を開始する。供給ガスは流量計及び例えばニード
ルバルブ等の微調整バルブを通して製膜室内に供給され
る一方、製膜室内のガスはガス排気口(lO)から排気
系を通して排気される。
載置し、予備室(2)を真空系(4)により真空にする
。次に、真空系(4)により真空とされた製膜室(1)
のガス供給口(9)の中、第1番目の供給口から、0.
2%のB2H5/SiH4を20SCCM(但しSCC
Mは標準状態において1分間に流れる気体の体積をcm
3@位で表したものである)の流速度で供給し、第2番
目〜第6番目の供給口からは3if(4を203CCM
の流速度で供給し、第7番目の供給口からは、0.4%
(7)PH3/S i H4をIO3CCMで供給し、
電源(5)を通してカソードとアノード間に電圧を印加
し放電を開始する。供給ガスは流量計及び例えばニード
ルバルブ等の微調整バルブを通して製膜室内に供給され
る一方、製膜室内のガスはガス排気口(lO)から排気
系を通して排気される。
次に縁切りバルブ(3)を開き、予備室内にセントした
基板を載置したアノード電極を製膜室内のA部分からE
部分迄移動せしめることにより、本発明の傾斜接合素子
が得られる。この具体例の場合に得られた半導体の光電
変換効率はAMI照射下で測定したところ7.3%であ
り、十分太陽電池として使用することが出来る。
基板を載置したアノード電極を製膜室内のA部分からE
部分迄移動せしめることにより、本発明の傾斜接合素子
が得られる。この具体例の場合に得られた半導体の光電
変換効率はAMI照射下で測定したところ7.3%であ
り、十分太陽電池として使用することが出来る。
この場合アノード電極をベルトコンベヤー状に一定の間
隔でセットしておけば、連続的に半導体を製造すること
が出来る。
隔でセットしておけば、連続的に半導体を製造すること
が出来る。
アノード電極を移動せしめず、A〜Eの各部分に基板を
載置したアノード電極を固定した場合には、A及びB部
分で得られた半導体はp型であり、D及びE部分で得ら
れた半導体はn型であり、A〜Eの各部で得られた股の
電気伝導度は、第3図に示す如(であった。この結果は
、基板をAからE迄移動せしめた場合には、得られた膜
中にドーパント元素が、第4図に示す如く連続的な濃度
傾斜を持って分布することを推定せしめるものである。
載置したアノード電極を固定した場合には、A及びB部
分で得られた半導体はp型であり、D及びE部分で得ら
れた半導体はn型であり、A〜Eの各部で得られた股の
電気伝導度は、第3図に示す如(であった。この結果は
、基板をAからE迄移動せしめた場合には、得られた膜
中にドーパント元素が、第4図に示す如く連続的な濃度
傾斜を持って分布することを推定せしめるものである。
本発明の装置に使用するアノード電極は、1枚の連続し
た電極でもよく、従って本発明で使用する基板は、例え
ば第2図に示すようなベルトコンベア方式によって移動
せしめることも出来る。
た電極でもよく、従って本発明で使用する基板は、例え
ば第2図に示すようなベルトコンベア方式によって移動
せしめることも出来る。
11膜室内のガスの量は、本発明の装置に設けられた種
々のバルブを調節するごとにより、任意に制御すること
が出来るが、更に制御を容易にするために、例えば第2
図に示す如く各ガス供給口の間に、上下するごとにより
ガスの流を制御し得る邪魔板を設けることも出来る。
々のバルブを調節するごとにより、任意に制御すること
が出来るが、更に制御を容易にするために、例えば第2
図に示す如く各ガス供給口の間に、上下するごとにより
ガスの流を制御し得る邪魔板を設けることも出来る。
本発明の半導体製造装置は、製膜室を初め、予備室、ガ
ス供給口の位置、大きさ及びその数、排気口の位置、大
きさ及びその数、邪魔板の位置、大きさ及びその数、バ
ルブ或いは排気系等、装置の大きさ及びそれを構成する
各部分等については、製造する半導体薄膜の大きさや移
動速度等に応じて最適なものを設計することが出来る。
ス供給口の位置、大きさ及びその数、排気口の位置、大
きさ及びその数、邪魔板の位置、大きさ及びその数、バ
ルブ或いは排気系等、装置の大きさ及びそれを構成する
各部分等については、製造する半導体薄膜の大きさや移
動速度等に応じて最適なものを設計することが出来る。
本発明の半導体作製方法は、原料ガスやI−パントガス
の111mをするだけで半導体を製造することが出来る
ので極めて容易であり、縁切りバルブ等が不要であるの
で半導体作製のための致命的な操作ミスを起こす心配が
ない。又、装置自体の構造も単純化することが出来るの
で経済的でもある。
の111mをするだけで半導体を製造することが出来る
ので極めて容易であり、縁切りバルブ等が不要であるの
で半導体作製のための致命的な操作ミスを起こす心配が
ない。又、装置自体の構造も単純化することが出来るの
で経済的でもある。
このように簡便且つ経済的に製造した本発明の半導体は
光電変換効率も十分であり、その経済性から、特に太陽
電池として使用するのに適している。
光電変換効率も十分であり、その経済性から、特に太陽
電池として使用するのに適している。
第1図は、本発明の傾斜接合素子を製造する装置の概略
図の1例をボしたものである。図中符号1は!!映室、
2ば真空予備室、3は縁切りバルブ、4は真空系、5は
放電のための高周波発振姦、6はカソード°電極、7は
アノード電極、8は基板、9ばガス供給ノズル、10は
ガス排気口、1112ばそれぞれドーパントガスボンベ
、13は原料ガスボンへ、14は排気量を調節するため
のバルブを表す。 第2図は、M膜室の別の具体例であり、図中の符号6は
カソード電極、符号7′はベルト状のアノード電極、符
号8は基板、符号■5は上下に移動することの出来る邪
魔板である。 第3図は、第1図の装置を使用し、アノード電極をA、
BSC,D、Hの各位置に固定して製造した半導体の電
気伝導度と各位置の関係を示したグラフである。 第4図は、本発明の傾斜接合素子及び対応する素子中の
ドーパントガスそれぞれボロン及びリンの濃度分布を表
したものである。図中の符号2゜はステンレス基板、2
1はp層、22は1層、23はn層を表し、SIMS信
号とは2次イオン質量分析器による元素濃度であり、(
a、u、)は任意単位を表す。 特許出願人 東亜燃料工業株式会社 第 3 圀 イイL L 第4図
図の1例をボしたものである。図中符号1は!!映室、
2ば真空予備室、3は縁切りバルブ、4は真空系、5は
放電のための高周波発振姦、6はカソード°電極、7は
アノード電極、8は基板、9ばガス供給ノズル、10は
ガス排気口、1112ばそれぞれドーパントガスボンベ
、13は原料ガスボンへ、14は排気量を調節するため
のバルブを表す。 第2図は、M膜室の別の具体例であり、図中の符号6は
カソード電極、符号7′はベルト状のアノード電極、符
号8は基板、符号■5は上下に移動することの出来る邪
魔板である。 第3図は、第1図の装置を使用し、アノード電極をA、
BSC,D、Hの各位置に固定して製造した半導体の電
気伝導度と各位置の関係を示したグラフである。 第4図は、本発明の傾斜接合素子及び対応する素子中の
ドーパントガスそれぞれボロン及びリンの濃度分布を表
したものである。図中の符号2゜はステンレス基板、2
1はp層、22は1層、23はn層を表し、SIMS信
号とは2次イオン質量分析器による元素濃度であり、(
a、u、)は任意単位を表す。 特許出願人 東亜燃料工業株式会社 第 3 圀 イイL L 第4図
Claims (1)
- 【特許請求の範囲】 1)p層からi層へp型ドーパントの濃度が単調に変化
し、i層からn層へn型ドーパントの濃度が単調に変化
することを特徴とするアモルファス半導体素子。 2)グロー放電プラズマ分解法を用いたアモルファス半
導体を製造する方法において、原料ガス中のドーパント
ガスの濃度を制御することにより、作製された半導体薄
膜中のドーパント元素の濃度を連続的に変化せしめるこ
とを特徴とする、p層、i層及びn層のそれぞれの界面
が傾斜接合となったアモルファス半導体素子の製造方法
。 3)グロー放電プラズマ分解法を用いたアモルファス半
導体の製造装置において、p層、1ffit及びn層を
製膜するための製膜室が共通の1室であり且つ、該1!
!膜室が製膜室の位置によってドーパントガスの濃度を
制御することが出来る製膜室であることを特徴とするア
モルファス半導体素子の製造装置。 4)製II!室に、ドーパントガスの濃度分布を連続的
に制御するための、l又は2以上の原料ガスの供給口及
びl又は2以上のガス排気口を設けたことを特徴とする
特許請求の範囲第3項に記載のアモルファス半導体素子
の製造装置。 5)ドーパントガスの濃度分布を制御するために、製膜
室内に1又は2以上の邪魔板を設けたことを特徴とする
特許請求の範囲第3項又は第4項に記載のアモルファス
半導体素子の製造装置。 6)製膜室内の邪魔板を、製膜室内のガスの流れに沿っ
て設けることを特徴とする特許請求の範囲第5項に記載
のアモルファス半導体素子の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58104772A JPS59229878A (ja) | 1983-06-11 | 1983-06-11 | 新規なアモルフアス半導体素子及びその製造方法、並びにそれを製造するための装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58104772A JPS59229878A (ja) | 1983-06-11 | 1983-06-11 | 新規なアモルフアス半導体素子及びその製造方法、並びにそれを製造するための装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59229878A true JPS59229878A (ja) | 1984-12-24 |
Family
ID=14389765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58104772A Pending JPS59229878A (ja) | 1983-06-11 | 1983-06-11 | 新規なアモルフアス半導体素子及びその製造方法、並びにそれを製造するための装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59229878A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692558A (en) * | 1983-05-11 | 1987-09-08 | Chronar Corporation | Counteraction of semiconductor impurity effects |
US4742012A (en) * | 1984-11-27 | 1988-05-03 | Toa Nenryo Kogyo K.K. | Method of making graded junction containing amorphous semiconductor device |
US5032884A (en) * | 1985-11-05 | 1991-07-16 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Semiconductor pin device with interlayer or dopant gradient |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56138970A (en) * | 1980-03-31 | 1981-10-29 | Agency Of Ind Science & Technol | Amorphous photoelectric converting element and manufacture thereof |
JPS57187972A (en) * | 1981-05-15 | 1982-11-18 | Agency Of Ind Science & Technol | Manufacture of solar cell |
JPS58106876A (ja) * | 1981-12-19 | 1983-06-25 | Tokyo Denki Daigaku | 光電変換素子 |
-
1983
- 1983-06-11 JP JP58104772A patent/JPS59229878A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56138970A (en) * | 1980-03-31 | 1981-10-29 | Agency Of Ind Science & Technol | Amorphous photoelectric converting element and manufacture thereof |
JPS57187972A (en) * | 1981-05-15 | 1982-11-18 | Agency Of Ind Science & Technol | Manufacture of solar cell |
JPS58106876A (ja) * | 1981-12-19 | 1983-06-25 | Tokyo Denki Daigaku | 光電変換素子 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692558A (en) * | 1983-05-11 | 1987-09-08 | Chronar Corporation | Counteraction of semiconductor impurity effects |
US4742012A (en) * | 1984-11-27 | 1988-05-03 | Toa Nenryo Kogyo K.K. | Method of making graded junction containing amorphous semiconductor device |
US5032884A (en) * | 1985-11-05 | 1991-07-16 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Semiconductor pin device with interlayer or dopant gradient |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0076426B1 (en) | Multiple chamber deposition and isolation system and method | |
SE8301364D0 (sv) | Sett och apparat for framstellning av amorfa fotovoltiska celler | |
US4742012A (en) | Method of making graded junction containing amorphous semiconductor device | |
US20160359071A1 (en) | System, method and apparatus for chemical vapor deposition | |
KR20000028951A (ko) | 태양 전지용 박막 제조 방법 | |
JPS59229878A (ja) | 新規なアモルフアス半導体素子及びその製造方法、並びにそれを製造するための装置 | |
CN101445955A (zh) | 空间调制原子层化学气相淀积外延生长的装置及方法 | |
JP5502210B2 (ja) | 微結晶半導体薄膜製造方法 | |
JP2577550B2 (ja) | ▲iii▼−▲v▼族化合物半導体単結晶薄膜の不純物添加法 | |
CA1236933A (en) | Amorphous semiconductor device and method and apparatus for producing the same | |
JPS59213176A (ja) | 薄膜太陽電池の製造方法 | |
JPS58102569A (ja) | アモルフアスシリコン太陽電池の製造方法 | |
JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
JP2977686B2 (ja) | 光起電力装置の製造方法及びその製造装置 | |
Muller et al. | Application of low-temperature electron cyclotron resonance CVD to silicon thin-film solar cell preparation | |
Vanier et al. | Improvements in the disilane plasma deposition of hydrogenated amorphous silicon solar cells | |
JP2575397B2 (ja) | 光電変換素子の製造方法 | |
Rajeswaran et al. | Dual-chamber plasma deposition of A-Si: H solar cells at high rates using disilane | |
RU1807102C (ru) | Устройство дл получени пленок халькогенидов из паровой фазы | |
JPS6367718A (ja) | 半導体化炭素薄膜の製造方法 | |
JPH02177371A (ja) | アモルファス太陽電池の製造方法 | |
JP2680702B2 (ja) | 非晶質合金半導体薄膜の作製方法 | |
JPH05343713A (ja) | 非晶質太陽電池の製造方法 | |
JP2004087811A (ja) | シリコン太陽電池の製造方法 | |
JPS62219970A (ja) | 薄膜半導体素子の製造方法 |