JPS59226531A - Fmステレオ復調回路 - Google Patents
Fmステレオ復調回路Info
- Publication number
- JPS59226531A JPS59226531A JP58102344A JP10234483A JPS59226531A JP S59226531 A JPS59226531 A JP S59226531A JP 58102344 A JP58102344 A JP 58102344A JP 10234483 A JP10234483 A JP 10234483A JP S59226531 A JPS59226531 A JP S59226531A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- signal
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、FMステレオ受信機のFMステレオ復11
1E路に関する。
1E路に関する。
背景技術とその問題点
FMステレオ放送においてコンポジット信号からステレ
オfjilを行うには、 (i)コンポジット信号をサブキ中り゛r周波数のスイ
ッチング信号でスイッチングして左及び右チャンネルの
オーディオ信号をiM、mする。
オfjilを行うには、 (i)コンポジット信号をサブキ中り゛r周波数のスイ
ッチング信号でスイッチングして左及び右チャンネルの
オーディオ信号をiM、mする。
(11)このtlflAされたオーディオ信号に対し゛
ζクロストークのキャンセルを行う。
ζクロストークのキャンセルを行う。
(iii )さらに、ディエンファシスも行う。
の信号処理が必要である。
しかし、一般に知られているステレオ復調回路におい”
ζは、電源電圧が低いとき、大振幅の動作を行うと歪み
が多くなってしまうので、電池で動作させようとすると
、信号レベルを小さくしなければならず、このため、S
/Nの点で不利であった。
ζは、電源電圧が低いとき、大振幅の動作を行うと歪み
が多くなってしまうので、電池で動作させようとすると
、信号レベルを小さくしなければならず、このため、S
/Nの点で不利であった。
発明の目的
このような点にかんがみ、この発明は、低電圧動作が可
能であると共に、S/Nが良く、しかもIC化に適した
ステレオ復調回路を提供しようとするものである。
能であると共に、S/Nが良く、しかもIC化に適した
ステレオ復調回路を提供しようとするものである。
発明の概要
このため、この発明においては、ステレオiK gMの
信号処理を電流動作により行うようにしたものである。
信号処理を電流動作により行うようにしたものである。
実施例
第1図において、(1)はダブルバランス型のスイッチ
ング回路を示す。すなわち、トランジスタQ1゜Q2の
エミッタが互いに接続され、このエミッタと接地との間
に定電流源用のトランジスタQ3のコレクタ・エミッタ
間と抵抗器R3とが直列接続されると共に、トランジス
タ04〜Q6及び抵抗器R6が同様に接続される。さら
に、トランジスタQs、Q5のベースが互いに接続され
、トランジスタQ2.Q4のベースが互いに接続され、
トランジスタQs、Q4のコレクタが互いに接続され、
トランジスタQ2.Q5のコレクタが互いに接続される
と共に、トランジスタQ6のベースはバイアス電源■6
に接続され、トランジスタQ3のベースはトランジスタ
QOのベースに接続される。
ング回路を示す。すなわち、トランジスタQ1゜Q2の
エミッタが互いに接続され、このエミッタと接地との間
に定電流源用のトランジスタQ3のコレクタ・エミッタ
間と抵抗器R3とが直列接続されると共に、トランジス
タ04〜Q6及び抵抗器R6が同様に接続される。さら
に、トランジスタQs、Q5のベースが互いに接続され
、トランジスタQ2.Q4のベースが互いに接続され、
トランジスタQs、Q4のコレクタが互いに接続され、
トランジスタQ2.Q5のコレクタが互いに接続される
と共に、トランジスタQ6のベースはバイアス電源■6
に接続され、トランジスタQ3のベースはトランジスタ
QOのベースに接続される。
このトランジスタQoは、トランジスタQ3と共に、接
地を基準電位点とし、かつ、このトランジスタQoを入
力側としたカレントミラー回VSaωを構成しているも
ので、そのエミッタは抵抗器R。
地を基準電位点とし、かつ、このトランジスタQoを入
力側としたカレントミラー回VSaωを構成しているも
ので、そのエミッタは抵抗器R。
を通じて接地され、そのベースはコレクタに接続される
。
。
そして、電源端子T1とトランジスタQOのコレクタと
の間に、定電流信号源SCが接続されると共に、トラン
ジスタQ2.Q4のベースと、トランジスタQr、Qs
のベースとの間に信号源3311が接続される。この場
合、信号源SCは、コンポジット信号、すなわち、 ic = (L+R) + (L−R) sinωt
(ω−2πx 3Bkllz ) で示されるコンポジット信号電流i(と直流分とを供給
するものであり、信号源S38は)ずイロ・ノド信号に
同期したサブキャリア周波数38kllzのスイッチン
グ信号を供給するものである。また、トランジスタQ3
.QGのコレクタ電流の直流分は互いに等しくされる。
の間に、定電流信号源SCが接続されると共に、トラン
ジスタQ2.Q4のベースと、トランジスタQr、Qs
のベースとの間に信号源3311が接続される。この場
合、信号源SCは、コンポジット信号、すなわち、 ic = (L+R) + (L−R) sinωt
(ω−2πx 3Bkllz ) で示されるコンポジット信号電流i(と直流分とを供給
するものであり、信号源S38は)ずイロ・ノド信号に
同期したサブキャリア周波数38kllzのスイッチン
グ信号を供給するものである。また、トランジスタQ3
.QGのコレクタ電流の直流分は互いに等しくされる。
また、トランジスタQ2 、Q5のコレクタがトランジ
スタQllのコレクタに接続される。このトランジスタ
Quは、トランジスタQ12及び差動アンプ(13)と
共に、端子T1を基準電位点とし、かつ、このトランジ
スタQ11を入力側としてカレントミラー回路(11)
を構成しているもので、そのエミッタは抵抗器R11及
びコンデンサC1lの並列回路を通じて端子T1に接続
され、そのベースはトランジスタQ12のベースに接続
され、このトランジスタQ12のエミッタは抵抗器R1
2を通じて端子T1に接続される。
スタQllのコレクタに接続される。このトランジスタ
Quは、トランジスタQ12及び差動アンプ(13)と
共に、端子T1を基準電位点とし、かつ、このトランジ
スタQ11を入力側としてカレントミラー回路(11)
を構成しているもので、そのエミッタは抵抗器R11及
びコンデンサC1lの並列回路を通じて端子T1に接続
され、そのベースはトランジスタQ12のベースに接続
され、このトランジスタQ12のエミッタは抵抗器R1
2を通じて端子T1に接続される。
さらに、トランジスタQ1]I Q14のエミッタが互
いに接続されると共に、このエミッタと接地との間に定
電流源QL6が接続されて差動アンプ(13)が構成さ
れる。そして、トランジスタQ13のベースがトランジ
スタQuのコレクタに接続され、トランジスタQ13の
コレクタが端子T1に接続され、トランジスタQ14の
コレクタがトランジスタQtsのコレクタ及びベースに
接続されると共に、このトランジスタQxsのベースが
トランジスタQ11゜Q12のベースに接続され、トラ
ンジスタQtsのエミッタが抵抗器Ruを通じて端子T
tに接続される。
いに接続されると共に、このエミッタと接地との間に定
電流源QL6が接続されて差動アンプ(13)が構成さ
れる。そして、トランジスタQ13のベースがトランジ
スタQuのコレクタに接続され、トランジスタQ13の
コレクタが端子T1に接続され、トランジスタQ14の
コレクタがトランジスタQtsのコレクタ及びベースに
接続されると共に、このトランジスタQxsのベースが
トランジスタQ11゜Q12のベースに接続され、トラ
ンジスタQtsのエミッタが抵抗器Ruを通じて端子T
tに接続される。
また、端子T1と接地との間に、ダイオードD1゜D2
と定電流源Q9とが直列接続され、ダイオードD1.D
2の接続中点にトランジスタQ14のべ−スが接続され
る。
と定電流源Q9とが直列接続され、ダイオードD1.D
2の接続中点にトランジスタQ14のべ−スが接続され
る。
なお、例えば抵抗器Rn+Rt2の比を選定することに
よりトランジスタQ11のコレクタ実流111とトラン
ジスタQ12のコレクタ電流112とは、11t: 1
12=1 : r ・・・(iv)γ=2π/
(π−2) とされる。
よりトランジスタQ11のコレクタ実流111とトラン
ジスタQ12のコレクタ電流112とは、11t: 1
12=1 : r ・・・(iv)γ=2π/
(π−2) とされる。
さらに、トランジスタQ21〜Q24により電流加算回
路(21)が構成される。すなわち、ダミー用のトラン
ジスタQ21. Q22のコレクタ・エミッタ間が並列
接続され、そのコレクタがトランジスタQ12のコレク
タに接続され、トランジスタQ21゜Q22のエミッタ
と接地との間に、トランジスタQ23のコレクタ・エミ
ッタ間と抵抗器R23とが直列接続され、トランジスタ
Q23のベースがトランジスタQOのベースに接続され
、トランジスタQ21゜Q22のベースがトランジスタ
QB、Q4のベースにそれぞれ接続される。さらに、ト
ランジスタQ24のエミッタがトランジスタQ21.
Q22のコレクタに接続され、トランジスタQ24のベ
ースがダイオードD2と定電流源Q9との接続点に接続
され、トランジスタQ24のコレクタと接地との間に、
ディエンファシス用のコンデンサC24及びIIE )
A 器R24が並列接続されると共に、ごのコレクタが
右チャンネルの出力端子T21に接続される。
路(21)が構成される。すなわち、ダミー用のトラン
ジスタQ21. Q22のコレクタ・エミッタ間が並列
接続され、そのコレクタがトランジスタQ12のコレク
タに接続され、トランジスタQ21゜Q22のエミッタ
と接地との間に、トランジスタQ23のコレクタ・エミ
ッタ間と抵抗器R23とが直列接続され、トランジスタ
Q23のベースがトランジスタQOのベースに接続され
、トランジスタQ21゜Q22のベースがトランジスタ
QB、Q4のベースにそれぞれ接続される。さらに、ト
ランジスタQ24のエミッタがトランジスタQ21.
Q22のコレクタに接続され、トランジスタQ24のベ
ースがダイオードD2と定電流源Q9との接続点に接続
され、トランジスタQ24のコレクタと接地との間に、
ディエンファシス用のコンデンサC24及びIIE )
A 器R24が並列接続されると共に、ごのコレクタが
右チャンネルの出力端子T21に接続される。
また、回路(31) 、 (33) 、 (41)
が、トランジスタQ31〜Q44などにより回路(11
) 、 (13) 。
が、トランジスタQ31〜Q44などにより回路(11
) 、 (13) 。
(21)と同様に構成され、トランジスタQs 、 Q
4のコレクタがカレントミラー回路(31)に接続され
、加算回路(41)から左す中ンネルの出力端子T41
が引き出される。
4のコレクタがカレントミラー回路(31)に接続され
、加算回路(41)から左す中ンネルの出力端子T41
が引き出される。
このような構成によれば、信号源Scからのコンポジッ
ト信号電流icが、カレントミラー回MAa〔を通じて
トランジスタQl、Q2のエミッタに供給されると共に
、信号源33Bからのスイッチング信号がトランジスタ
Q1.Q2のベースに供給されるので、スイッチング回
路(1)におい′ζスイソチグ復調が行われ、トランジ
スタQ1.Q2のコレクタには、 でポされる信号電流11+12が流れる。また、このと
き、トランジスタQ3.Q6のコレクタ電流の直流分は
大きさが等しく、がっ、トランジスタQ1+ Q2の
コレクタ電流は、トランジスタQ4Q5のコレクタ電流
とは逆相でスイッチングされているので、トランジスタ
Q1とQ4 、Q2とQ5との合成コレクタ電流にはス
イッチング信号成分は含まれない。
ト信号電流icが、カレントミラー回MAa〔を通じて
トランジスタQl、Q2のエミッタに供給されると共に
、信号源33Bからのスイッチング信号がトランジスタ
Q1.Q2のベースに供給されるので、スイッチング回
路(1)におい′ζスイソチグ復調が行われ、トランジ
スタQ1.Q2のコレクタには、 でポされる信号電流11+12が流れる。また、このと
き、トランジスタQ3.Q6のコレクタ電流の直流分は
大きさが等しく、がっ、トランジスタQ1+ Q2の
コレクタ電流は、トランジスタQ4Q5のコレクタ電流
とは逆相でスイッチングされているので、トランジスタ
Q1とQ4 、Q2とQ5との合成コレクタ電流にはス
イッチング信号成分は含まれない。
そして、信号電流12がカレントミラー回路(11)に
供給される。すなわち、トランジスタQ14のベースは
、ダイオードD1を通じて交流的に接地されているので
、トランジスタQ 13 、 Q 14が差動アンプ
(13)として働き、トランジスタQ13のベース電流
が、この差動アンプ(13)により増幅されてからトラ
ンジスタQxeを通じてトランジスタQu、Q12にベ
ース電流として供給される。従って、トランジスタQ
11 、’ Q 12は、トランジスタQllを入力端
とするカレントミラー回路(11)として働く。そして
、このとき、信号電流12がトランジスタQ1.に供給
されると共に、トランジスタQ11. Q12のコレク
タ電流は(iv )式のように設定されζいるので、ト
ランジスタQ12のコレクタには電流増幅された信号電
流γ12が流れる。
供給される。すなわち、トランジスタQ14のベースは
、ダイオードD1を通じて交流的に接地されているので
、トランジスタQ 13 、 Q 14が差動アンプ
(13)として働き、トランジスタQ13のベース電流
が、この差動アンプ(13)により増幅されてからトラ
ンジスタQxeを通じてトランジスタQu、Q12にベ
ース電流として供給される。従って、トランジスタQ
11 、’ Q 12は、トランジスタQllを入力端
とするカレントミラー回路(11)として働く。そして
、このとき、信号電流12がトランジスタQ1.に供給
されると共に、トランジスタQ11. Q12のコレク
タ電流は(iv )式のように設定されζいるので、ト
ランジスタQ12のコレクタには電流増幅された信号電
流γ12が流れる。
また、トランジスタQ23もトランジスタQoを入力端
とするカレントミラー回路α0)の一部であるからトラ
ンジスタQ23のコレクタにも信号電流icが流れると
共に、トランジスタQ211 Q22はスイッチング信
号SCによりどちらかがオンであるからトランジスタQ
21. Q22のコレクタに信号電流i(が流れる。
とするカレントミラー回路α0)の一部であるからトラ
ンジスタQ23のコレクタにも信号電流icが流れると
共に、トランジスタQ211 Q22はスイッチング信
号SCによりどちらかがオンであるからトランジスタQ
21. Q22のコレクタに信号電流i(が流れる。
従って、トランジスタQ24のエミッタには、トランジ
スタQ12の信号電流γi2と、トランジスタQ21.
Q22の信号電流icとの差の信号電流124が流れ
る。このとき、 i2+−γ12−1c ・・・ (■)((L
+R)+ (L−R) stnωL)4 である。
スタQ12の信号電流γi2と、トランジスタQ21.
Q22の信号電流icとの差の信号電流124が流れ
る。このとき、 i2+−γ12−1c ・・・ (■)((L
+R)+ (L−R) stnωL)4 である。
そして、トランジスタQ24は、そのベースがダイオー
ドDI、1.)2を通じて交流的に接地されていてペー
ス接地として働くので、トランジスタQ24のコレクタ
に信号電流124が流れる。
ドDI、1.)2を通じて交流的に接地されていてペー
ス接地として働くので、トランジスタQ24のコレクタ
に信号電流124が流れる。
そして、この信号電流124は、さらに抵抗器R24を
流れるので、これにより信号電圧に変換されると共に、
このとき、抵抗器R24にはコンデンサC24が並列接
続されているので、角周波数ωのサブチャンネル信号成
分がバイパスされる。従って、。
流れるので、これにより信号電圧に変換されると共に、
このとき、抵抗器R24にはコンデンサC24が並列接
続されているので、角周波数ωのサブチャンネル信号成
分がバイパスされる。従って、。
端子’l”21には右チャンネルの信号Rが得られる。
また、このとき、この信号Rは、コンデンサC24によ
りディエンファシスが行われている。
りディエンファシスが行われている。
さらに、信号電流11におい°ζは、信号り、Rが、信
号12とは逆の関係なので、同様にして端子T41には
ディエンファシスされた左チャンネルの信号りが得られ
る。
号12とは逆の関係なので、同様にして端子T41には
ディエンファシスされた左チャンネルの信号りが得られ
る。
こうして、端子T’ 411 T 21には、コンポジ
ット信号電流icからスイッチング復調され、かつ、ク
ロストークがキャンセルされていると共に、ディエンフ
ァシスの行われている左及び右チャンネルのオーディオ
信号り、 Rが取り出される。
ット信号電流icからスイッチング復調され、かつ、ク
ロストークがキャンセルされていると共に、ディエンフ
ァシスの行われている左及び右チャンネルのオーディオ
信号り、 Rが取り出される。
そして、この場合、この発明によれば、すべ′ζが電流
動作なので、端子T1の電源電圧Vccが低くても大振
幅で、低歪みにでき、従って、S/Nが良好で、しかも
、歪みの少ないオーディオ信号り、Rを得ることができ
る。実験によれば、Vcc= 1.8Vで十分なS/N
及び歪め特性を得ることができた。
動作なので、端子T1の電源電圧Vccが低くても大振
幅で、低歪みにでき、従って、S/Nが良好で、しかも
、歪みの少ないオーディオ信号り、Rを得ることができ
る。実験によれば、Vcc= 1.8Vで十分なS/N
及び歪め特性を得ることができた。
また、IC化した場合、各素子の絶対値がばらついても
相対値はばらつかないので、クロストーク特性などがば
らつくことがなく、良好になる。
相対値はばらつかないので、クロストーク特性などがば
らつくことがなく、良好になる。
さらに、IC化にも適している。 。
なお、」二連において、セパレーションのi1M整を行
う必要があるときには、抵抗器R23の値を変更し°ζ
(v)式における電流icの大きさを変化さセればよい
。あるいは、第2図または第3図に示すように、セパレ
ーション調整用の用度抵抗器VRを接続すればよい。
う必要があるときには、抵抗器R23の値を変更し°ζ
(v)式における電流icの大きさを変化さセればよい
。あるいは、第2図または第3図に示すように、セパレ
ーション調整用の用度抵抗器VRを接続すればよい。
発明の効果
電源電圧が低く−Cも、S/Nが良好で、しがち歪み特
性にも優れCいる。また、特性のばらつきがほとんどな
く、IC化にも好適である。
性にも優れCいる。また、特性のばらつきがほとんどな
く、IC化にも好適である。
第1図はこの発明の一例の接続図、第2図及び第3図は
この発明の他の例の一部の接続図である。 S c + 338は信号源、T21. T41は出
力端子である。
この発明の他の例の一部の接続図である。 S c + 338は信号源、T21. T41は出
力端子である。
Claims (1)
- 【特許請求の範囲】 第1〜第4のトランジス□りQh Q2 * Q4 *
Q6によりダブルバランス型のスイッチング−路(1)
が構成され、第5〜第8のトランジスタQo。 Qa + Q23. Q43を有して上記第5のトラン
ジスタQoを入力側とした第1のカレントミラー回路a
呻が構成され、第9及び第1OのトランジスタQ11゜
Q12を有して上記第9のトランジスタQ11を入力側
とした第2のカレントミラー回路(11)が構成され、
第11及び第12のトランジスタQ 3i 、 Q
32を有して上記第11のトランジスタQ3kを人力側
とした第3のカレントミラー回路(31)が構成され、
上記第5のトランジスタQOにコンポジット信号電流が
供給され、上記第6のトランジスタQ3の出力電流が上
記スイッチング回路+11に供給されると共に、スイッ
チング信号が上記スイッチング回路+11に供給され、
このスイッチング回路(11の各スイッチング出力が上
記第9及び第11のトランジスタQ*t+ Qa1にそ
れぞれ供給されると共に、上記第10及び第12のトラ
ンジスタQ12. Q32の各出力電流と、上記第7及
び第8のトランジスタQ23゜Q43の各出力電流とが
それぞれ減算され°ζ上記コンボジフト信号電流のステ
レオ復調出力が取り出されるFMステレオ復調回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58102344A JPS59226531A (ja) | 1983-06-08 | 1983-06-08 | Fmステレオ復調回路 |
GB08414290A GB2142807B (en) | 1983-06-08 | 1984-06-05 | Fm stereomultiplex demodulator |
CA000455885A CA1211237A (en) | 1983-06-08 | 1984-06-05 | Fm stereo multiplex demodulator |
NL8401816A NL191920C (nl) | 1983-06-08 | 1984-06-06 | Stereodemodulatieschakeling. |
US06/618,218 US4578807A (en) | 1983-06-08 | 1984-06-07 | FM stereo multiplex demodulator |
DE3421444A DE3421444C2 (de) | 1983-06-08 | 1984-06-08 | FM-Stereo-Multiplexdemodulator |
FR8409078A FR2547477B1 (fr) | 1983-06-08 | 1984-06-08 | Appareil de demodulation d'un signal multiplex stereophonique en modulation de frequence |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58102344A JPS59226531A (ja) | 1983-06-08 | 1983-06-08 | Fmステレオ復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59226531A true JPS59226531A (ja) | 1984-12-19 |
JPH0452661B2 JPH0452661B2 (ja) | 1992-08-24 |
Family
ID=14324873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58102344A Granted JPS59226531A (ja) | 1983-06-08 | 1983-06-08 | Fmステレオ復調回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4578807A (ja) |
JP (1) | JPS59226531A (ja) |
CA (1) | CA1211237A (ja) |
DE (1) | DE3421444C2 (ja) |
FR (1) | FR2547477B1 (ja) |
GB (1) | GB2142807B (ja) |
NL (1) | NL191920C (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04134929A (ja) * | 1990-09-26 | 1992-05-08 | Pioneer Electron Corp | マルチパス検出器 |
DE4335424C2 (de) * | 1993-10-18 | 2000-07-06 | Temic Semiconductor Gmbh | Stereodekodierschaltung |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172846A (ja) * | 1983-03-19 | 1984-09-29 | Rohm Co Ltd | ステレオ復調回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5216102A (en) * | 1975-07-30 | 1977-02-07 | Hitachi Ltd | Transistor switching circuit |
AU504958B2 (en) * | 1975-10-09 | 1979-11-01 | Sony Corporation | Mpx demodulator |
JPS5255301A (en) * | 1975-10-30 | 1977-05-06 | Sony Corp | Stereo demodulation circuit |
JPS5847108B2 (ja) * | 1975-11-18 | 1983-10-20 | ソニー株式会社 | ステレオ復調装置の同期検波回路 |
JPS5326554A (en) * | 1976-08-24 | 1978-03-11 | Sony Corp | Tr ansistor circuit |
JPS5921233B2 (ja) * | 1976-09-14 | 1984-05-18 | ソニー株式会社 | ステレオ復調回路 |
US4115663A (en) * | 1976-10-04 | 1978-09-19 | Zenith Radio Corporation | Doubly balanced demodulator for multiple channel FM stereo system |
US4198543A (en) * | 1979-01-19 | 1980-04-15 | General Motors Corporation | Stereo composite processor for stereo radio receiver |
JPS5636246A (en) * | 1979-08-31 | 1981-04-09 | Nec Corp | Stereo signal demodulating circuit |
GB2061675B (en) * | 1980-08-29 | 1983-11-09 | Nippon Electric Co | Stereo signal demodulators |
DE3114761A1 (de) * | 1981-04-11 | 1982-10-28 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Demodulatorschaltung |
-
1983
- 1983-06-08 JP JP58102344A patent/JPS59226531A/ja active Granted
-
1984
- 1984-06-05 GB GB08414290A patent/GB2142807B/en not_active Expired
- 1984-06-05 CA CA000455885A patent/CA1211237A/en not_active Expired
- 1984-06-06 NL NL8401816A patent/NL191920C/xx not_active IP Right Cessation
- 1984-06-07 US US06/618,218 patent/US4578807A/en not_active Expired - Lifetime
- 1984-06-08 FR FR8409078A patent/FR2547477B1/fr not_active Expired - Fee Related
- 1984-06-08 DE DE3421444A patent/DE3421444C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172846A (ja) * | 1983-03-19 | 1984-09-29 | Rohm Co Ltd | ステレオ復調回路 |
Also Published As
Publication number | Publication date |
---|---|
DE3421444C2 (de) | 1995-05-11 |
NL191920C (nl) | 1996-10-04 |
GB2142807B (en) | 1987-01-28 |
DE3421444A1 (de) | 1984-12-20 |
FR2547477A1 (fr) | 1984-12-14 |
US4578807A (en) | 1986-03-25 |
NL8401816A (nl) | 1985-01-02 |
JPH0452661B2 (ja) | 1992-08-24 |
NL191920B (nl) | 1996-06-03 |
GB8414290D0 (en) | 1984-07-11 |
CA1211237A (en) | 1986-09-09 |
GB2142807A (en) | 1985-01-23 |
FR2547477B1 (fr) | 1993-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4458211A (en) | Integrable signal-processing semiconductor circuit | |
JP3429840B2 (ja) | 四象限乗算回路及びこの回路を有するfm受信機 | |
JPH0556049B2 (ja) | ||
US4638265A (en) | Balanced variable reactance circuit and method of producing the same | |
US4074075A (en) | Circuit for demodulating a stereo signal | |
GB1589988A (en) | Differential amplifier circuits | |
US4049918A (en) | MPX stereo signal demodulator | |
JPS59226531A (ja) | Fmステレオ復調回路 | |
US5448196A (en) | Phase shift circuit | |
JPS6159002B2 (ja) | ||
US4439696A (en) | Dividing circuit | |
US4215316A (en) | AM stereo signal demodulation circuit | |
JPS5828930B2 (ja) | Afc カイロ | |
JPH0527282B2 (ja) | ||
JPH0681108B2 (ja) | Fmステレオマルチプレックス復調回路のマトリックス回路 | |
US4278944A (en) | Chopper type switching circuit | |
JPH0239881B2 (ja) | ||
JPH03767Y2 (ja) | ||
JPS5845861B2 (ja) | ステレオフクチヨウカイロ | |
JP3230702B2 (ja) | 乗算回路 | |
JPH0221783Y2 (ja) | ||
JPS6322748Y2 (ja) | ||
JPS587096B2 (ja) | ステレオフクチヨウカイロ | |
JPS5915579B2 (ja) | 信号レベル制御回路 | |
JPS6117371B2 (ja) |