JPS5922572U - telop device - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of drawings]

第１図Ａは本考案のテロップ装置に使われるテロップカ
ードの平面図、第１図Ｂはカード上の各行に対応する行
検出信号の波形図、第２図は本考案によるテロップ装置
の要部を示すブロック図、第３図はスクロール表示され
るテロップの時間変化を示すＴＶ画面の正面図、第４図
は第２図のメ　□モリーの領域マツプ、第５図Ａはテロ
ップカードの別の実施例を示すカードの平面図、第５図
Ｂは第５図Ａに対応する行検出信号の波形図、第６図は
テロップが２行並列で表示された場合のＴＶ画面の正面
図である。 なお図面に用いられた符号において、２・・−・・・メ
モリー、３・・・・・・行検出器、５・・・・・・書込
制御及び書込アドレス回路、７・・・・・・読出制御及
び書込アドレ　゛ス回路、９・・・・・・部分、１０・
・・・・・括りマーク、である。FIG. 1A is a plan view of a telop card used in the telop device of the present invention, FIG. 1B is a waveform diagram of a row detection signal corresponding to each row on the card, and FIG. 2 is a main part of the telop device of the present invention. Figure 3 is a front view of the TV screen showing the time change of scrolling telops, Figure 4 is a memory area map of Figure 2, and Figure 5A is a diagram of another telop card. FIG. 5B is a waveform diagram of a line detection signal corresponding to FIG. 5A, and FIG. 6 is a front view of a TV screen when two lines of subtitles are displayed in parallel. . In addition, in the symbols used in the drawings, 2...memory, 3...line detector, 5...write control and write address circuit, 7... ...Read control and write address circuit, 9... part, 10.
...is a bracket mark.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 、　　　テロップ原画上に複数行にわたって書かれてい
るテロップ情報を撮像して得たビデオ信号を記憶、　　
　するメモリーと、上記ビデオ信号に基いて各行゛の位
置に対応した行検出信号を検出する検出器と、検出され
た行薇出信号に基いて上記メモリーの書込アドレスを制
御する書込アドレス回路と、テロップが重畳されるべき
映像を形成するための同期信号に基いて動作され、上記
メモリーから１行ずつテロップ情報を読出す読出アドレ
ス回路とを夫夫具備すると共に、上記テロップ原画の擦
像領域内で且つ上記メモリーの記憶領域外となる部分が
上記、テロップ原画に設けられ、この部分に少なくとも
２行にわたって括りマークが書込まれたとき、上記２行
が実質的に１行とみなされて、２行並列でテロップ情報
が表示されるように構成したことを特徴とするテロップ
装置。, stores the video signal obtained by capturing the telop information written over multiple lines on the original telop image,
a detector that detects a row detection signal corresponding to the position of each row based on the video signal, and a write address circuit that controls the write address of the memory based on the detected row out signal. and a read address circuit which is operated based on a synchronization signal to form an image on which the telop is to be superimposed and reads out the telop information line by line from the memory, and a readout address circuit that reads out the telop information line by line from the memory, and a readout address circuit that reads out the telop information line by line from the memory, and a readout address circuit that reads out the telop information line by line from the memory. When a portion within the area and outside the storage area of the memory is provided in the original telop image, and a bracket mark is written in this portion over at least two lines, the two lines are considered to be substantially one line. A telop device characterized in that it is configured such that telop information is displayed in two lines in parallel.