JPS59223868A - 磁気テ−プ装置のインタフエ−ス方式 - Google Patents
磁気テ−プ装置のインタフエ−ス方式Info
- Publication number
- JPS59223868A JPS59223868A JP58085304A JP8530483A JPS59223868A JP S59223868 A JPS59223868 A JP S59223868A JP 58085304 A JP58085304 A JP 58085304A JP 8530483 A JP8530483 A JP 8530483A JP S59223868 A JPS59223868 A JP S59223868A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic tape
- interface
- memory
- tape device
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は磁気テープ制御装置の制御により動作する磁気
テープ装置に係り、特に磁気テープ装置に設けるインタ
フェースを改良し、磁気テープ装置及び磁気テープ制御
装置のマイクロプログラムの負荷を軽減し、且つ経済的
な磁気テープ装置を折伏し得る磁気テープ装置のインク
フェース方式（ｂ）従来技術と問題点 従来の磁気テープ装置のインタフェースは磁気テープ制
御装置との間で転送する命令を該インタフェースに備え
たレジスタを経由して行っており、磁気テープ装置及び
磁気テープ制御装置の制御を夫々行うマイクロプロセッ
サが、該レジスタに命令がセットされる度に応答しなけ
ればならない為、該マイクロプロセッサを制御するマイ
クロプログラムの負担が大きくなると共に、該命令を中
継するレジスタの容量も大きい為、該レジスタのアクセ
ス回路を含めハードウェアも多く経済的では無いという
欠点がある。
テープ装置に係り、特に磁気テープ装置に設けるインタ
フェースを改良し、磁気テープ装置及び磁気テープ制御
装置のマイクロプログラムの負荷を軽減し、且つ経済的
な磁気テープ装置を折伏し得る磁気テープ装置のインク
フェース方式（ｂ）従来技術と問題点 従来の磁気テープ装置のインタフェースは磁気テープ制
御装置との間で転送する命令を該インタフェースに備え
たレジスタを経由して行っており、磁気テープ装置及び
磁気テープ制御装置の制御を夫々行うマイクロプロセッ
サが、該レジスタに命令がセットされる度に応答しなけ
ればならない為、該マイクロプロセッサを制御するマイ
クロプログラムの負担が大きくなると共に、該命令を中
継するレジスタの容量も大きい為、該レジスタのアクセ
ス回路を含めハードウェアも多く経済的では無いという
欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、磁気テープ装置のイ
ンタフェースにＲＡＭを設けることにより、磁気テープ
制御装置から書込んだ命令を磁気テープ装置のマイクロ
プロセッサがランダムアクセスすることを可能とし、又
磁気テープ装置が書込んだ命令を磁気テープ制御装置の
マイクロプロセッサがランダムアクセスすることを可能
とする磁気テープ装置のインタフェース方式を提供する
ことにある。
ンタフェースにＲＡＭを設けることにより、磁気テープ
制御装置から書込んだ命令を磁気テープ装置のマイクロ
プロセッサがランダムアクセスすることを可能とし、又
磁気テープ装置が書込んだ命令を磁気テープ制御装置の
マイクロプロセッサがランダムアクセスすることを可能
とする磁気テープ装置のインタフェース方式を提供する
ことにある。
（ｄ）発明の構成
本発明の構成は磁気テープ制御装置の制御により動作す
る磁気テープ装置に於いて、磁気テープ制御装置に対す
るインタフェースにＲＡＭを設け、該ＲＡＭに格納され
た命令を磁気テープ装置及び磁気テープ制御装置のマイ
クロプロセッサがランダムにアクセスすることを可能と
したものである。
る磁気テープ装置に於いて、磁気テープ制御装置に対す
るインタフェースにＲＡＭを設け、該ＲＡＭに格納され
た命令を磁気テープ装置及び磁気テープ制御装置のマイ
クロプロセッサがランダムにアクセスすることを可能と
したものである。
（ｅ）発明の実施例
本発明は磁気テープ装置のインタフェースにＲＡＭを設
け、該ＲＡＭに磁気テープ装置又は磁気テープ制御装置
のマイクロプロセッサがランダムにアクセスすることに
より、該マイクロプロセッサが常時レジスタの監視を行
い、命令の格納される度に応答する必要を無くし、磁気
テープ制御装置が磁気テープ装置にデータを送出してい
る時の如（磁気テープ装置のマイクロプロセッサが直接
監視する必要が無い時は他の動作を行わせる様にしたも
のである。
け、該ＲＡＭに磁気テープ装置又は磁気テープ制御装置
のマイクロプロセッサがランダムにアクセスすることに
より、該マイクロプロセッサが常時レジスタの監視を行
い、命令の格納される度に応答する必要を無くし、磁気
テープ制御装置が磁気テープ装置にデータを送出してい
る時の如（磁気テープ装置のマイクロプロセッサが直接
監視する必要が無い時は他の動作を行わせる様にしたも
のである。
第１図は本発明の一実施例を説明する回路のブロック図
である。磁気テープ制御装置１は磁気テープ装置２のイ
ンタフェース部３と接続され、命令とデータの転送を行
う。第２図は第１図の磁気テープ制御装置１と磁気テー
プ装置２間の主な信号線を説明する図である。説明は本
発明に関する命令の転送に付き行い、発明に関係の無い
データの転送に付いては省略する。磁気テープ制御装置
１からの命令は信号線Ａを経て送出され、信号線Ｂで送
出されるアドレスにより、インタフェース部３に設けら
れたＲＡＭに格納される。又該ＲＡＭより読出された命
令は信号線Ｆを経て磁気テープ制御装置１に送出される
。信号線Ｇにはこの時のＲＡＭの選択コードが送出され
る。信号線Ｃ２Ｄ、Ｅにはタグコードが送出され、該タ
グコードの組合せにより命令かデータかの区別が通知さ
れる。例えば信号線Ｃが“１”で信号線りが“０”の時
、ＲＡＭの読出し／書込みが指示され、該続出し内容が
保障されると信号線Ｈを“１”として応答する。信号線
Ｅは信号線り、 Ｅのパリティビア１−が送られる。
である。磁気テープ制御装置１は磁気テープ装置２のイ
ンタフェース部３と接続され、命令とデータの転送を行
う。第２図は第１図の磁気テープ制御装置１と磁気テー
プ装置２間の主な信号線を説明する図である。説明は本
発明に関する命令の転送に付き行い、発明に関係の無い
データの転送に付いては省略する。磁気テープ制御装置
１からの命令は信号線Ａを経て送出され、信号線Ｂで送
出されるアドレスにより、インタフェース部３に設けら
れたＲＡＭに格納される。又該ＲＡＭより読出された命
令は信号線Ｆを経て磁気テープ制御装置１に送出される
。信号線Ｇにはこの時のＲＡＭの選択コードが送出され
る。信号線Ｃ２Ｄ、Ｅにはタグコードが送出され、該タ
グコードの組合せにより命令かデータかの区別が通知さ
れる。例えば信号線Ｃが“１”で信号線りが“０”の時
、ＲＡＭの読出し／書込みが指示され、該続出し内容が
保障されると信号線Ｈを“１”として応答する。信号線
Ｅは信号線り、 Ｅのパリティビア１−が送られる。
本実施例のＲＡＭは６４バイトで構成される。
従ってアドレスは６ビツトである。アドレス００〜０７
ば磁気テープ制御装置１からの読み取り専用で磁気テー
プ装置２の状態、エラーコード等が格納される。アドレ
ス０８〜３Ｆは読み書き可能で、特にアドレスＯＣはコ
マンドレジスタとして定義される。例えば磁気テープ制
御装置１がアドレスＯＣに或コマンドコードを格納する
と、マイクロプロセッサ４は該ＲＡＭをランダムアクセ
スして磁気テープ制御装置１の命令を解析し、例えば磁
気テープにデータを書込む命令ならば、書込み回路５を
動作させ、ヘッド９にデータを送る。
ば磁気テープ制御装置１からの読み取り専用で磁気テー
プ装置２の状態、エラーコード等が格納される。アドレ
ス０８〜３Ｆは読み書き可能で、特にアドレスＯＣはコ
マンドレジスタとして定義される。例えば磁気テープ制
御装置１がアドレスＯＣに或コマンドコードを格納する
と、マイクロプロセッサ４は該ＲＡＭをランダムアクセ
スして磁気テープ制御装置１の命令を解析し、例えば磁
気テープにデータを書込む命令ならば、書込み回路５を
動作させ、ヘッド９にデータを送る。
又モーフ駆動回路７を駆動し、モータ１１を駆動して磁
気テープを走行させる。又更に機構制御回路８を制御し
、機構部１２により磁気テープの安定した走行を行わせ
る。操作盤１０からの操作信号はＲＡＭのアドレス００
〜０７の状態表示領域に格納される。若し磁気テープか
らのデータ読出し命令ならば読出し回路６を動作させヘ
ッド９より読出したデータをインタフェース部３を経て
磁気テープ制御装置ｌに送出する。
気テープを走行させる。又更に機構制御回路８を制御し
、機構部１２により磁気テープの安定した走行を行わせ
る。操作盤１０からの操作信号はＲＡＭのアドレス００
〜０７の状態表示領域に格納される。若し磁気テープか
らのデータ読出し命令ならば読出し回路６を動作させヘ
ッド９より読出したデータをインタフェース部３を経て
磁気テープ制御装置ｌに送出する。
（ｆ）発明の詳細
な説明した如く、本発明は磁気テープ制御装置からの命
令をＲＡＭ内のアドレス空間に格納することが出来、且
つ磁気テープ制御装置が自由に読み書き出来るアドレス
空間を持つことが可能となる為、マイクロプロセッサの
制御に好適であると共に、磁気テープ制御装置と磁気テ
ープ装置との間の情報交換の範囲が拡大し、更に磁気テ
ープ装置のハードウェアを節減して経済的な装置を提供
し得るので、その効果は犬なるものがある。
令をＲＡＭ内のアドレス空間に格納することが出来、且
つ磁気テープ制御装置が自由に読み書き出来るアドレス
空間を持つことが可能となる為、マイクロプロセッサの
制御に好適であると共に、磁気テープ制御装置と磁気テ
ープ装置との間の情報交換の範囲が拡大し、更に磁気テ
ープ装置のハードウェアを節減して経済的な装置を提供
し得るので、その効果は犬なるものがある。
第１図は本発明の一実施例を説明する回路のブロック図
、第２図は第１図の磁気テープ制御装置１と磁気テープ
装置２間の主な信号線を説明する図である。 ■は磁気テープ制御装置、２は磁気テープ装置、３はイ
ンタフェース部、４はマイクロプロセッサ、５は書込み
回路、６は読出し回路、７はモータ駆動回路、８は機構
制御回路、９はヘッド、１０は操作盤、１１はモーフ、
１２は機構部である。
、第２図は第１図の磁気テープ制御装置１と磁気テープ
装置２間の主な信号線を説明する図である。 ■は磁気テープ制御装置、２は磁気テープ装置、３はイ
ンタフェース部、４はマイクロプロセッサ、５は書込み
回路、６は読出し回路、７はモータ駆動回路、８は機構
制御回路、９はヘッド、１０は操作盤、１１はモーフ、
１２は機構部である。
Claims (1)
- 磁気テープ制御装置の制御により動作する磁気テープ装
置に於いて、磁気テープ制御装置に対するインタフェー
スにＲＡＭを設け、該ＲＡＭに格納された命令を磁気テ
ープ装置及び磁気テープ制御装置のマイクロプロセッサ
がランダムにアクセメすることを可能としたことを特徴
とする磁気テープ装置のインタフェース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085304A JPS59223868A (ja) | 1983-05-16 | 1983-05-16 | 磁気テ−プ装置のインタフエ−ス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085304A JPS59223868A (ja) | 1983-05-16 | 1983-05-16 | 磁気テ−プ装置のインタフエ−ス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223868A true JPS59223868A (ja) | 1984-12-15 |
Family
ID=13854855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085304A Pending JPS59223868A (ja) | 1983-05-16 | 1983-05-16 | 磁気テ−プ装置のインタフエ−ス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223868A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659339A (en) * | 1979-10-17 | 1981-05-22 | Mitsubishi Electric Corp | Input/output control unit |
-
1983
- 1983-05-16 JP JP58085304A patent/JPS59223868A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659339A (en) * | 1979-10-17 | 1981-05-22 | Mitsubishi Electric Corp | Input/output control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274742B1 (ko) | 하드디스크드라이브의초기화복사방법및그복사장치 | |
| JPH01235075A (ja) | ディスクメモリ制御装置 | |
| JPS59223868A (ja) | 磁気テ−プ装置のインタフエ−ス方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH0512026A (ja) | 磁気デイスク装置 | |
| JPS61249132A (ja) | 磁気デイスク制御装置によるデ−タ二重書き方式 | |
| JPS63115251A (ja) | デイスクキヤツシユ制御装置 | |
| JPH01501661A (ja) | タグ高速転送の改良 | |
| JPH01180620A (ja) | ディスク制御装置 | |
| JPH02236730A (ja) | プログラム書換え可能形コンピュータ | |
| JP2808761B2 (ja) | データ処理システムのコマンド制御方式 | |
| JPH01292421A (ja) | メモリカードへのデータコピー方法 | |
| JPH0341324Y2 (ja) | ||
| JPS61287071A (ja) | 磁気デイスク制御装置 | |
| JP2856623B2 (ja) | バッファ制御装置 | |
| JPH0739086Y2 (ja) | Ｆｄｄコントロ−ル回路 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 | |
| JPH09114674A (ja) | ハードディスク装置 | |
| JPH05217286A (ja) | 磁気ディスク制御装置 | |
| JPS6293727A (ja) | 磁気デイスク制御装置 | |
| JPS60222925A (ja) | 磁気デイスク装置 | |
| JPH0567040A (ja) | 周辺装置制御回路 | |
| JPS6341931A (ja) | マイクロプログラム制御装置 | |
| JPH04349271A (ja) | 磁気ディスク装置 | |
| JPH05182369A (ja) | 磁気ディスク制御方法 |