JPS59218535A - Processing system of terminal device - Google Patents

Abstract

PURPOSE:To increase the processing speed of a terminal device by registering previously the header code length and the data length of converted characters to a code conversion memory of a document processing terminal device for each header code and comparing the length of input data with the coverted character data. CONSTITUTION:An exclusive area is formed before the header code to register n1 bytes of header code length and N1 bytes of conversion data length in case the first header code (1) has n1 bytes and its corresponding conversion data (1) has N1 bytes when an input character is converted into a code and stored to a memory. Hereafter the second, third-input codes are registered in the same way with no gap set to the area. When the coincidence is obtained through comparison between the first header code (1) and the input data, a desired character exists in the conversion data (1). While the code length n1 and the data length N1 are added to the corresponding to obtain the next header code (2) if no coincidence is obtained from said comparison. The code (2) is compared with the input data. Thus plural header codes can be compared with each other at a high speed.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、端末装置の処理方式に関し、特にカナ文字あ
るいはローマ字を入力して、１ないし複数個の漢字に変
換する文書処理端末の処理方式に関するものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a processing method of a terminal device, and particularly to a processing method of a document processing terminal that inputs Kana characters or Roman characters and converts them into one or more Kanji characters. It is something.

〔発明の背景〕[Background of the invention]

従来の文書処理端末、例えばワードプロセッサ等におい
ては、入力コードを一定の長さに制限する入力データ固
定長方式、あるいは入力データは可変であっても変換用
メモリの見出しコートはデータ長を大きく設定して、余
分なメモリ容量を用いる方式が使用されている。例えば
、第１図に示すテーブルでは、入力データが、［ヒ」の
ときは１バイト、「ヒタチ」のときは３バイト、「ヒタ
チセイサク」のときは７バイトがそれぞれ見出し用エリ
アとして必要であり（第１図の２０．２］、２２参照）
変換される文字として、「ヒ」が日、火、比、・・・・
・・の１０個の漢字、「ヒタチ」が日立、常陸の２組の
単語、「ヒタチセイサク」が日立製作の１組の単語が格
納されているときには、漢字１字に゛２バイト要すると
して、変換語用エリアはそれぞれ２０バイト、４バイト
、８バイトが必要となる（第１図の２３〜２７参照）。Conventional document processing terminals, such as word processors, use a fixed-length input data method that limits the input code to a certain length, or sets a large data length for the header code in the conversion memory even if the input data is variable. Therefore, a method using extra memory capacity is used. For example, in the table shown in Figure 1, when the input data is [Hi], 1 byte is required, when it is "Hitachi", 3 bytes are required, and when the input data is "Hitachi Seisaku", 7 bytes are required as the heading area. (See 20.2], 22 in Figure 1)
As characters to be converted, "hi" is Japanese, fire, ratio, etc.
When storing 10 kanji characters, 2 sets of words for "Hitachi" and 2 sets of words for Hitachi, and 1 set of words for "Hitachi Seisaku" for Hitachi, assuming that each kanji character requires 2 bytes, The conversion word areas require 20 bytes, 4 bytes, and 8 bytes, respectively (see 23 to 27 in FIG. 1).

このように、入力データが可変長であると、変換される
漢字データを検索するためテ“−プルをサーチしなけれ
ば区切りが判定できず、時間がかかり過ぎる。そこで。In this way, if the input data has a variable length, the delimiter cannot be determined unless the table is searched to find the kanji data to be converted, which takes too much time.

前述のように、入力データが可変であっても見出しコー
ドを固定長にして（例えば、すべて１０パイ１〜）余分
なメモリを使用するか、あるいは入力データを短縮制限
して見出しコードを固定長にしく例えば、すべて２バイ
ト）余分なメモリを使用しないようにする方法がとられ
ている。しかし、前者ではコストアップ、後者では使用
に際して不便となる欠点があった。As mentioned above, you can either make the header code a fixed length even if the input data is variable (e.g., all 10 pie 1~) to use extra memory, or shorten and limit the input data and make the header code a fixed length. For example, a method is taken to avoid using extra memory (for example, all 2 bytes). However, the former has disadvantages of increased cost, and the latter is inconvenient to use.

そこで、このような欠点を改善するため、第２図に示す
ように、見出しコード、変換データをともに可変長にし
たまま、各データ間にデータの境界を示すフラグ・コー
ドを用意しておき、検索し易くする方法がある。しかし
、この方法では、入力データと見出しコードを比較する
ために、テーブルを順次読み出す必要がある。例えば、
第２図において、入力データと見出しコート（１）が一
致しないとき、フラグ・コード、変換データ（１）。Therefore, in order to improve this drawback, as shown in Figure 2, both the header code and conversion data are of variable length, and a flag code is prepared between each data to indicate the data boundary. There are ways to make it easier to search. However, this method requires sequential reading of the table in order to compare input data and header codes. for example,
In FIG. 2, when the input data and heading code (1) do not match, the flag code and conversion data (1).

フラグ・コードと順次読み出してから、次の見出しコー
ド（２）と入力データを比較しなければならない。一般
に、変換データは、数バイトから数１００バイトまであ
るために、順次読み出しを必要とする第２図の方法では
、多くの時間を費すことになり、高速処理は不可能であ
る。After sequentially reading the flag code, the input data must be compared with the next heading code (2). Generally, conversion data ranges from several bytes to several hundred bytes, so the method shown in FIG. 2, which requires sequential reading, takes a lot of time and high-speed processing is not possible.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、このような従来の欠点を解消し、入力
データから変換すべき文字データの格納位置を高速度で
検知して、コストを上げることなく、性能を向上するこ
とができる端末装置の処理方式を提供することにある。An object of the present invention is to provide a terminal device that eliminates such conventional drawbacks, detects the storage position of character data to be converted from input data at high speed, and improves performance without increasing cost. The objective is to provide a processing method for

〔発明の概要〕[Summary of the invention]

上記目的を達成するため、本発明による端末装置の処理
方式は、複数個の変換文字データと該データの見出し用
コードを登録したコード変換メモリを用いて、可変長の
入力データから１ないし複数個の変換文字データに変換
する文書処理端末装置において、上記コード変換メモリ
に、見出し用コードごとに見出しコード長と変換文字デ
ータ長を登録するとともに、入力データ長と見出しコー
ド長を比較する第１の手段および入力データと変換文字
データを比較する第２の手段を具備し、上記第１の手段
および第２の手段の出力結果のいずれか一方が不一致の
とき、現在のメモリ・アドレスに登録された見出しコー
ド長と変換文字データ長を加算して５次の見出しコード
のメモリ・アドレスを得ることに特徴がある。In order to achieve the above object, a processing method of a terminal device according to the present invention uses a code conversion memory in which a plurality of converted character data and a header code of the data are registered, and converts one or more characters from variable length input data. In the document processing terminal device that converts into converted character data, a heading code length and a converted character data length are registered for each heading code in the code conversion memory, and a first step is performed to compare the input data length and the heading code length. and a second means for comparing the input data and the converted character data, and when one of the output results of the first means and the second means does not match, the data is registered at the current memory address. The feature is that the memory address of the quintic index code is obtained by adding the index code length and the converted character data length.

〔発明の実施例〕[Embodiments of the invention]

第３図は、本発明の実施例を示す変換テーブルの構成図
であり、第４図は本発明の実施例を示す端末処理装置の
ブロック図である。FIG. 3 is a configuration diagram of a conversion table showing an embodiment of the present invention, and FIG. 4 is a block diagram of a terminal processing device showing an embodiment of the present invention.

本発明では、あらかじめメモリに登録されるデータの長
さを併せてメモリに登録しておき、そのデータを用いて
入力データから変換すべき文字データの格納位置を高速
に検出する。すなわぢ、第３図に示すように、最初の見
出しコード（１）がｎ１バイトで、それに対応する変換
データ（１）がＮ１バイトのときには、見出しコードの
前に専用エリアを設けて見出しコード長（ｎｌ）と変換
データ長（Ｎ１）を登録しておくのである。同じように
して、見出しコード（２）（３）・・・・・・と変換デ
ータ（２）（３）・・・・・についても、それぞれ見出
しコートの前にエリアを設けて、見出しコード長と変換
データ長を登録する。これによって、最初の見出しコー
ド（１）と入力データの比較の結果、不一致の場合には
、そのアドレスに見出しコード長（ｎｌ）と変換データ
長（Ｎ１）を加算すれば、次の見出しコード（２）のア
ドレスが得られるので、直ちに次の比較処理を開始する
ことができる。これを第１図のテーブルに適用した場合
には、先ず入力データ「ヒタチセイサク」と最初の見出
しコード「ヒ」と比較して不一致であるため、見出しコ
ードのアドレス（２番地）と見出しコードのバイト数（
ＩＢ）と変換データ長（２０Ｂ）とを加算すれば、次の
見出しコードの先頭アドレス（２３番地）が得られる。In the present invention, the length of the data to be registered in the memory is also registered in the memory in advance, and the storage position of the character data to be converted from the input data is detected at high speed using the data. In other words, as shown in Figure 3, when the first heading code (1) is n1 bytes and the corresponding conversion data (1) is N1 bytes, a dedicated area is provided before the heading code and the heading code is The length (nl) and the converted data length (N1) are registered. In the same way, for heading codes (2), (3), etc. and conversion data (2), (3), etc., create an area in front of the heading code, and change the heading code length. and register the conversion data length. As a result of comparing the first heading code (1) and the input data, if they do not match, the next heading code ( Since the address 2) is obtained, the next comparison process can be started immediately. When this is applied to the table in Figure 1, the input data ``Hitachi Seisaku'' and the first heading code ``hi'' are compared, and since they do not match, the address of the heading code (address 2) and the first heading code ``hi'' are compared. Number of bytes (
IB) and the converted data length (20B), the start address (address 23) of the next heading code can be obtained.

また、入力データ「ヒタチセイサク」と見出しコード「
ヒタチ」と比較して不一致であるため、さらに見出しコ
ー　ドのバイト数（３Ｂ）と変換データ長（４Ｂ）とを
加算すれば次の見出しコードの先頭アドレス（３０番地
）が得られる。In addition, the input data "Hitachi Seisaku" and the heading code "
Since there is a mismatch compared with "Hitachi", the header code head address (address 30) can be obtained by adding the number of bytes of the header code (3B) and the converted data length (4B).

第４図において、ｌはコード変換メモリ、２はリード・
レジスタ、３はアドレス・レジスタ、４は加算器、５は
見出しコードのバイト数をセットするｎレジスタ、６は
変換データ長をセットするＮレジスタ、７は選択回路、
Ｌは入力データ、９はデータ・カウンタ、１０．１２は
比較回路、１４はバッファ・メモリ、１５は外部装置で
ある。In FIG. 4, l is a code conversion memory, 2 is a read/write memory, and 2 is a read/write memory.
3 is an address register, 4 is an adder, 5 is an N register that sets the number of bytes of the header code, 6 is an N register that sets the conversion data length, 7 is a selection circuit,
L is input data, 9 is a data counter, 10.12 is a comparison circuit, 14 is a buffer memory, and 15 is an external device.

コード変換メモリ１には、外部より入力されたデータを
、他のデータ（例えば漢字単語）に変換するための変換
データが１つないし複数個格納されており、変換データ
は可変長である。この変換データを示すためのデータコ
ード、即ち見出しコードも登録されている。更に、この
可変長の見出しコード並びに可変長の変換データのデー
タ長である見出しコード長及び変換データ長も専用エリ
アに内蔵しており、その格納状態の一例が第３図に示さ
れている。尚１本実施例において、見出しコード長及び
変換データ長が格納されるメモリ容量は、１バイトであ
る。The code conversion memory 1 stores one or more conversion data for converting externally input data into other data (for example, Kanji words), and the conversion data has a variable length. A data code, ie, a heading code, for indicating this converted data is also registered. Furthermore, the variable-length header code and the header code length and conversion data length, which are the data lengths of the variable-length converted data, are also stored in the dedicated area, and an example of the storage state thereof is shown in FIG. In this embodiment, the memory capacity in which the header code length and conversion data length are stored is 1 byte.

リード・レジスタ２はコート変換メモリｌより出力され
たデータを格納するものであり、アドレス・レジスタ３
は、コード変換メモリ１のアドレスを設定する。ｎレジ
スタ５およびＮレジスタ６は各々コード変換メモリ１よ
り出力される見出しコード長、変換データ長を格納する
ためのレジスタである。外部装置（例えば、ＣＰＵある
いは入力装Ｗ）１５より入力されたデータは、入力デー
タ８にセットされるが、この時に入力されるデータのデ
ータ長がデータ・カウンタ９によりカウントされる。比
較回路１０及び一致信号１１は、入力データとコード変
換メモリ１に内蔵する変換データと比較し、一致すると
オンとなる回路である。Read register 2 stores data output from code conversion memory l, and address register 3
sets the address of code conversion memory 1. The n register 5 and the N register 6 are registers for storing the header code length and the converted data length output from the code conversion memory 1, respectively. Data input from an external device (for example, CPU or input device W) 15 is set as input data 8, and the data length of the input data at this time is counted by a data counter 9. The comparison circuit 10 and the match signal 11 are circuits that compare input data and conversion data stored in the code conversion memory 1, and turn on when they match.

比較回路１２および一致信号１３は、入力データのデー
タ長と見出しコード長を比較し、一致を検知する回路で
ある。The comparison circuit 12 and the match signal 13 are circuits that compare the data length of input data and the header code length and detect a match.

以上の構成に基き、第３図の動作を説明する。Based on the above configuration, the operation of FIG. 3 will be explained.

まず、アドレス・レジスタ３は、初期設定されており、
第３図の見出しコード長（ｎｌ）が格納されるメモリの
アドレス位置にアドレスが設定されている。First, address register 3 is initially set,
An address is set at the address location of the memory where the header code length (nl) shown in FIG. 3 is stored.

外部装置Ｉ５より、可変長データが入力され入力データ
８にセットされると、データ・カウンタ９は同時に駆動
され、データ長がカウントされる。When variable length data is input from external device I5 and set as input data 8, data counter 9 is simultaneously driven and the data length is counted.

データ入力が終了するとコード変換メモリｌにより見出
しコード長（１）が読み出され、ｎレジスタ５にセット
される。データ・カウンタ９とｎレジスタ５の出力が比
較回路１２により比較され、一致信号１３によりその結
果が知らされる。この結果が一致しないと、コート変換
メモリ１が読み出され変換データ長（Ｎ１）がＮレジス
タ６にセットされる。When data input is completed, the header code length (1) is read out by the code conversion memory l and set in the n register 5. The outputs of data counter 9 and n register 5 are compared by comparator circuit 12, and a match signal 13 indicates the result. If the results do not match, the code conversion memory 1 is read and the conversion data length (N1) is set in the N register 6.

次に、アドレス・レジスタ３には、アドレス・レジスタ
３の出力と、ｎレジスタ５およびＮレジスタ６の出力が
選択回路７．加算器４を介して３者が加算され、新たな
アドレスがアドレス・レジスタ３に設定される。即ち、
設定されたデータは見出しコード長と変換データ長が加
算されたちのであるから、見出しコード長（Ｎ２）のア
ドレス位置となる。前記と同様に、見出し、コード長（
Ｎ２）が読み出され、入力データ長と比較される。そし
て、一致信号１３がオンとなるとデータ長は一致したこ
ととなり、次にアドレス・レジスタ３は＋２され、コー
ド変換メモリ１より見出しコード（２）がリード・レジ
スタ２にセットされる。この見出しコード（２）と入力
データの内容は、比較回路１０により比較され一致の有
無１１が出力される。この結果、データ内容が一致しな
いと、アドレス・レジスタ３は、マイナス１されて変換
データ長（Ｎ２）が読まれ、前記と同様にアドレス・レ
ジスタ３の出力にｎレジスタ５およびＮレジスタ６の出
力が加算され、次のアドレスである見出しコード長（Ｎ
３）の位置にアドレスが設定される。Next, the output of address register 3 and the outputs of n register 5 and n register 6 are sent to address register 3 by selection circuit 7. The three are added together via adder 4 and a new address is set in address register 3. That is,
Since the set data is the sum of the header code length and the converted data length, it becomes the address position of the header code length (N2). As before, the heading, code length (
N2) is read and compared with the input data length. Then, when the match signal 13 turns on, it means that the data lengths match, and then the address register 3 is incremented by 2, and the header code (2) is set in the read register 2 from the code conversion memory 1. This header code (2) and the content of the input data are compared by a comparison circuit 10, and the presence or absence of a match 11 is outputted. As a result, if the data contents do not match, address register 3 is decremented by minus 1 and the converted data length (N2) is read, and the outputs of n register 5 and n register 6 are transferred to the output of address register 3 as before. is added, and the next address, the header code length (N
The address is set at position 3).

次に、前記と同様の方法で見出しコード長（Ｎ３）が比
較され、次に、入力データと見出しコード（３）が比較
される。比較された結果、データ内容が一致すると一致
信号１１がオンとなり、この見出しコード（３）で示さ
れる変換データ（３）の内容が、バッファメモリ１４に
格納される。以上の動作により外部より入力されたデー
タは、他のデータである変換データ（３）に変換される
ことにより、動作が終了する。Next, the header code length (N3) is compared in the same manner as described above, and then the input data and the header code (3) are compared. As a result of the comparison, if the data contents match, the match signal 11 is turned on, and the contents of the converted data (3) indicated by the header code (3) are stored in the buffer memory 14. Through the above operations, the data input from the outside is converted into conversion data (3), which is other data, and the operation ends.

以上の実施例は、第４図のハードウェア制御による回路
であるが、マイクロＣＰＵ使用により、第４図の回路の
一部をプログラム動作による処理も可能である。In the above embodiment, the circuit shown in FIG. 4 is controlled by hardware, but by using a micro CPU, it is also possible to process a part of the circuit shown in FIG. 4 by program operation.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、見出しコード長
と変換文字のデータ長も、併せて変換テーブル中に登録
しであるので、現在のテーブル・アドレスとこれらのコ
ード長、データ長を加算することにより、複数の見出し
コードを高速に入力データと比較照合することができ、
メモリ容量を殆んど増加することなく、処理性能を向上
することができる。As explained above, according to the present invention, the header code length and the data length of the conversion character are also registered in the conversion table, so the current table address and these code lengths and data lengths are added. By doing this, you can quickly compare and match multiple heading codes with input data.
Processing performance can be improved with almost no increase in memory capacity.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はコード変換テーブルの具体例を示す図、第２図
は従来のコード変換テーブルの構成図、第３図は本発明
の実施例を示すコード変換テーブルの構成図、第４図は
第３図のメモリ制御回路のブロック図である。 １：コード変換メモリ、３ニアドレス・レジスタ、５：
ｎレジスタ、６：Ｎレジスタ、７：選択回路、８：入力
データ・レジスタ、９：データ・カウンタ、１０，１２
：比較回路。FIG. 1 is a diagram showing a specific example of a code conversion table, FIG. 2 is a configuration diagram of a conventional code conversion table, FIG. 3 is a configuration diagram of a code conversion table showing an embodiment of the present invention, and FIG. FIG. 4 is a block diagram of the memory control circuit of FIG. 3; 1: code conversion memory, 3 near address register, 5:
n register, 6: N register, 7: selection circuit, 8: input data register, 9: data counter, 10, 12
: Comparison circuit.

Claims (1)

【特許請求の範囲】[Claims] （１）複数個の変換文字データと該データの見出し用コ
ードを登録したコード変換メモリを用いて、可変長の入
力データから１ないし複数個の変換文字データに変換す
る文書処理端末装置において、上記コード変換メモリに
、見出し用コードごとに見出しコード長と変換文字デー
タ長を登録するとともに、入力データ長と見出しコード
長を比較する第１の手段および入力データと変換文字デ
ータを比較する第２の手段を具備し、上記第１の手段お
よび第２の手段の出力結果のいずれか一方が不一致のと
き、現在のメモリ・アドレスに登録された見出しコード
長と変換文字データ長を加算して、次の見出しコートの
メモリ・アドレスを得ることを特徴とする端末装置の処
理方式。(1) In a document processing terminal device that converts variable length input data into one or more converted character data using a code conversion memory in which a plurality of converted character data and a header code of the data are registered, The header code length and converted character data length are registered for each header code in the code conversion memory, and a first means for comparing the input data length and the header code length, and a second means for comparing the input data and the converted character data. means, and when either of the output results of the first means and the second means do not match, the header code length registered at the current memory address and the converted character data length are added, and the next output result is added. A processing method for a terminal device, characterized in that a memory address of a heading code is obtained.