JPS59214929A - Input/output control device having diagnosing function - Google Patents
Input/output control device having diagnosing functionInfo
- Publication number
- JPS59214929A JPS59214929A JP58087745A JP8774583A JPS59214929A JP S59214929 A JPS59214929 A JP S59214929A JP 58087745 A JP58087745 A JP 58087745A JP 8774583 A JP8774583 A JP 8774583A JP S59214929 A JPS59214929 A JP S59214929A
- Authority
- JP
- Japan
- Prior art keywords
- input
- program
- processing
- memory
- history
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、異なる入出力制御方式を持つ入出力装置が接
続されたシステムにおいて、入出力装置の障害時のトラ
ブルシューティング及びハードウェアのデバッグ効率を
容易にする診断機能をもつ入出力制御装置に関する。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention improves troubleshooting and hardware debugging efficiency when a failure occurs in an input/output device in a system in which input/output devices having different input/output control methods are connected. This invention relates to an input/output control device that has a diagnostic function that facilitates diagnosis.
計算機システムの入出力装置には、種々のものがあり、
その構造や性能に応じて数多くの入出力制御装置が開発
されてきた。There are various types of input/output devices for computer systems.
Many input/output control devices have been developed depending on their structure and performance.
゛近年のマイクロプロセッサの普及により入出力制御装
置での制御の中枢がマイクロプログラム化されてきてお
り、機能の多様化とあいまって容量も増大の方向にある
。このことよ、シマイクロプログラムのデバッグ及びト
ラブルシューティングに関するニーズが大きくなってき
た。``With the spread of microprocessors in recent years, the control center of input/output control devices has become microprogrammed, and along with the diversification of functions, the capacity is also increasing. As a result, there is a growing need for debugging and troubleshooting of microprograms.
マイクロプログラムをデバッグする場合、ツールトシて
テスターを接続して行なうが、テスター接続によυ制御
回路のタイマーのタイムアツプ等、正規の動作をしなく
なる等の回路条件に制限事項が発生し、有効なデバッグ
とならない。When debugging a microprogram, it is done by connecting a tester with a tool, but when connected to a tester, there are limitations to the circuit conditions such as the timer of the υ control circuit not operating normally, etc., making it difficult to debug effectively. Not.
またテスターによる場合、各々の処理ポイント毎にスト
ップアドレスをセットし確認する必要があるためデバッ
グのやりすらさ及び、プログラム容量の増大とともにデ
バッグの期間が増大してしまうなどの問題が発生してい
る。さらに最も重大な問題と考えられるマイクロプログ
ラムを搭載した入出力制御装置がフィールドにおいて障
害が発生した場合、入出力制御装置の中枢を占めるプロ
グラムは読み出し専用のメモリに格納されておシフイー
ルドでの確認ができない。このため、障害摘出に書き換
え可能なメモリ上に、格納されるシステムのオペレーテ
ィングシステム及びアプリケーションソフトにトラップ
を挿入し、障害の解析実施例
しかしながらこの方法は正常なプログラムエリアに無用
の追加を行なうため対策後の修正もれ等による二次障害
の発生及びトラップ挿入に要する時間等のロスでシステ
ムに対し多大な影響をもおよぼす。また、以上述べた対
策法においても、システムが大きくなる今日においては
処理の分散化及び、複雑さがあいまって確認も困難をき
わめている。In addition, when using a tester, it is necessary to set and check a stop address for each processing point, which causes problems such as difficulty in debugging and the debugging period increasing as the program capacity increases. . Furthermore, if an input/output control device equipped with a microprogram, which is considered to be the most serious problem, fails in the field, the program that occupies the core of the input/output control device is stored in read-only memory and cannot be checked by Schfield. Can not. For this reason, traps are inserted into the operating system and application software of the system stored in rewritable memory to detect failures, and examples of failure analysis are used. However, this method is a countermeasure against unnecessary additions to normal program areas. This can have a significant impact on the system due to the occurrence of secondary failures due to omission of later modifications and loss of time required for trap insertion. Furthermore, even with the above-mentioned countermeasures, it is extremely difficult to confirm them due to the distributed processing and complexity of today's systems, which are becoming larger.
本発明の目的は、上記した従来技術の問題点をなくシ、
入出力装置のトラブルシューティングをシステムに影響
を与えることなく、シかも容易にする機能を、入出力制
御装置に内蔵し、該内容を必要に応じ処理装置よシ随時
読み出し可能とする診断機能をもつ入出力制御装置を提
供することにある。An object of the present invention is to eliminate the problems of the prior art described above;
The input/output control device has a built-in function that facilitates troubleshooting of the input/output device without affecting the system, and has a diagnostic function that allows the contents to be read out from the processing device at any time as needed. Its purpose is to provide an input/output control device.
上記目的を達成するために、本発明においては入出力制
御装置に、処理機能の動作ルート毎に対応づけた来歴コ
ードを、処理装置からの装置制御情報を受けつける毎に
メモリに書込み、更にこの内容を処理装置から随時読み
出し可能とし、またルート毎に定義された来歴コードに
対するトラップ機能を有し、任意のルートでのアドレス
ストップを可能とするオンラインでのトラブルシューテ
ィングを容易にしたととを特徴としたものである。In order to achieve the above object, in the present invention, a history code associated with each operation route of a processing function is written in the memory of the input/output control device every time it receives device control information from the processing device, and can be read out from the processing device at any time, and has a trap function for history codes defined for each route, making it possible to stop addresses on any route and facilitate online troubleshooting. This is what I did.
ここで来歴コードとはプログラムの流れを点検するため
にROMに格納された標識データであシ、具体的には、
ラインプリンタやCRT、タイプライタ等の入出力装置
制御用の入出力制御装置の、各々のマイクロプログラム
のルート毎に定義されたバイナリ又は16進表示で定義
された数値よ構成る。Here, the history code is indicator data stored in ROM to check the flow of the program. Specifically,
It consists of numerical values defined in binary or hexadecimal representation for each microprogram route of an input/output control device for controlling input/output devices such as line printers, CRTs, typewriters, etc.
以下、本発明の実施例を詳細に説明する。第1図は、本
発明をマイクロコンピュータを用いて実施する場合の、
入出力制御装置のハードウェア構成例を示す。点線で囲
んだ入出力制御装置1は、マイクロコンピュータ2、シ
ステムクロックや割込信号等の各種制御信号を発生した
シ受けたシする制御回路3、入出力制御装置全体の制御
や入出力装置の制御及び診断処理を行うプログラムの格
納された制御用ROM4、制御用R,OM4のワ−−ク
エリアや処理装置5と送受する入出力データバッファエ
リア及び、診断処理に伴うデータを格納するRAM6、
処理装置5との入出力処理を行う入出カバスインターフ
エイスフ、入出力装置8との間で入出力データ9や制御
信号10のやシとシを行う入出力装置インターフェイス
11とによって構成され、それぞれのブロックはデータ
バス12及びアドレス信号や制御信号転送用の制御バス
13によって結合されておシ、まだ処理装置5とは入出
力バス14によ多接続されている。処理装置5からは、
入出力バス14を通して、入出力装置8を制御するため
の装置制御情報(以下DCWと略記する)と入出力デー
タが入力され、これは入出カバスインター7エイス7、
データバス12を介してRAM6にとシ込まれる。制御
用ROMd内の制御プログラムはとのDCWを解読し、
解読結果に従い入出力装置8とのデータの転送及び診断
などの処理を行うものである。Examples of the present invention will be described in detail below. FIG. 1 shows the case where the present invention is implemented using a microcomputer.
An example of the hardware configuration of an input/output control device is shown. The input/output control device 1 surrounded by a dotted line includes a microcomputer 2, a control circuit 3 that generates and receives various control signals such as a system clock and interrupt signals, and a control circuit 3 that controls the entire input/output control device and controls the input/output devices. A control ROM 4 in which programs for controlling and diagnostic processing are stored, a control R, an input/output data buffer area for transmitting and receiving data to and from the work area of the OM 4 and the processing device 5, and a RAM 6 for storing data associated with the diagnostic processing.
It is composed of an input/output module interface 11 which performs input/output processing with the processing device 5 and an input/output device interface 11 which transmits input/output data 9 and control signals 10 with the input/output device 8. The blocks are connected by a data bus 12 and a control bus 13 for transferring address signals and control signals, and are still connected to the processing device 5 by an input/output bus 14. From the processing device 5,
Device control information (hereinafter abbreviated as DCW) and input/output data for controlling the input/output device 8 are input through the input/output bus 14, and this is input to the input/output bus interface 7,
The data is loaded into the RAM 6 via the data bus 12. The control program in the control ROMd decodes the DCW of
According to the decoding results, processing such as data transfer with the input/output device 8 and diagnosis is performed.
DCWは第2図に示すように、一般にはFUNCTIO
N15及び複数個の付加情報16からなシ、1;’UN
CTION15は、データの入力か出力かの指令やトラ
ップ検出要求の設定、入出力制御装置内の情報の読み出
しなどの指定を行うもので、付加情報16は、それぞれ
のFUNCTIONにおいて動作に必要な細かい情報の
設定を行なうものである。As shown in Figure 2, DCW is generally FUNCTIO
From N15 and a plurality of additional information 16, 1;'UN
CTION 15 specifies data input or output, setting trap detection requests, reading information in the input/output control device, etc. Additional information 16 contains detailed information necessary for operation in each FUNCTION. The settings are made here.
この入出力制御装置lの動作はすべて制御用ROM4内
の制御プログラムによって管理されているが、その制御
プログラムは、第3図に示すように、割込み管理、タイ
マ管理、プログラム管理等の入出力制御装置全体のハー
ドウェア、ソフトウェアの管理を行うO8(オペレーテ
ィングシステム)17、処理装置5とのデータの送受を
入出カバスインター7エイス7を用いて行う入出力バス
管理18、停電時に処理装置5に情報を送ったシする停
電処理20、及び入出力装置とのデータの送受などを行
うFUNCTION処理25とによって構成される。さ
らにFUNCTION処理25は前述したDCWのFU
NCTION部を解読して各々のFUNCTION処理
プログラムに実行させるDCW解読処理19、トラップ
検出要求処理21.データ入出力処理22、メモリ読み
出し処理23、その他24の各1;’UNCTIONの
実行部から成る。All operations of this input/output control device l are managed by a control program in the control ROM 4, and as shown in FIG. O8 (operating system) 17 manages the hardware and software of the entire device; input/output bus management 18 sends and receives data to and from the processing device 5 using the input/output bus interface 7; and transmits information to the processing device 5 in the event of a power outage. It consists of a power outage process 20 that sends data, and a FUNCTION process 25 that sends and receives data to and from input/output devices. Furthermore, the FUNCTION processing 25 is performed using the DCW FU described above.
DCW decoding processing 19 for decoding the NCTION part and causing each FUNCTION processing program to execute it; trap detection request processing 21. It consists of a data input/output processing 22, a memory read processing 23, and an UNCTION execution unit.
第4図は、DCWが処理装置5から送られてきた場合で
の入出力制御装置内の処理プログラムの一例を示す。入
出力制御装置1は、処理装置5の発生したDCWをバス
14を介して受取る。入出力制御装置1は、DCWを解
読し、いかなる種類であるか解読する。来歴コードの付
加はDCWに関連するすべてのプログラムに事前に設定
させておく。第4図は、そのプログラムの一例であシ、
入出力装置が入出力制御装置1を介して処理装置5から
データを受取る処理プログラムを示す。FIG. 4 shows an example of a processing program within the input/output control device when the DCW is sent from the processing device 5. The input/output control device 1 receives the DCW generated by the processing device 5 via the bus 14. The input/output control device 1 decodes the DCW and determines what type it is. The addition of the history code is set in advance to all programs related to DCW. Figure 4 shows an example of the program.
A processing program in which the input/output device receives data from the processing device 5 via the input/output control device 1 is shown.
この他にも種々のプログラムが存在する。即ち、入出力
装置がタイプライタ、プリンタ、磁気テープ装置、磁気
ドラム、磁気ディスク、CRT、キーボード等の種々の
種類を持つこと、更に各入出力装置自体もその規模に種
々の形態を持つこと、本発明ではこれらの各種の入出力
装置を対象としていること、更に、処理の内容も印字処
理のためのデータ転送から処理装置5に入力データを送
出するための処理等の種々の処理内容を持つこと、の故
による。Various other programs also exist. In other words, there are various types of input/output devices such as typewriters, printers, magnetic tape devices, magnetic drums, magnetic disks, CRTs, keyboards, etc., and each input/output device itself has various shapes and sizes; The present invention targets these various input/output devices, and furthermore, the processing includes various processing contents such as data transfer for printing processing and processing for sending input data to the processing device 5. Because of this.
第4図の処理プログラムは、処理装置5から転送データ
を入出力制御装置1が受取シ、入出力装置1がこの転送
データを入出力装置8へ転送するプログラムである。従
って、その入出力装置8は、例えばタイプライタとなる
。The processing program shown in FIG. 4 is a program in which the input/output control device 1 receives transfer data from the processing device 5, and the input/output device 1 transfers the transferred data to the input/output device 8. Therefore, the input/output device 8 is, for example, a typewriter.
かかる処理プログラムを従来例で実現するには、基本的
にステップ29,30,31.33及びスタート(ST
AR,T)、終了(END)のステップのみでよい。ス
テップ27.28は、設ければよシ正確な処理が可能と
なるステップであシ、本質的に必要でない。In order to realize such a processing program in the conventional example, steps 29, 30, 31, 33 and start (ST
Only the steps AR, T) and END are required. Steps 27 and 28 are steps that would enable more accurate processing if provided, and are not essentially necessary.
然るに、第4図では、ステップ27.28を設けたこと
、ステップ26,32,34,35を設けたことに特徴
を持つ。ステップ26,32゜34.35は、ROMd
内に格納された来歴コードを読出しメモリ(RAM)6
に格納する機能を果す。ステップ26では来歴コードA
1ステップ31では来歴コードB、ステップ34では来
歴コードC1ステップ35では来歴コードDを読出しR
AM6に格納する。この来歴コードA、B、C。However, FIG. 4 is characterized in that steps 27 and 28 are provided, and steps 26, 32, 34, and 35 are provided. Steps 26, 32, 34, and 35 are ROMd
Read the history code stored in the memory (RAM) 6
It performs the function of storing. In step 26, the history code A
1 In step 31, history code B is read, in step 34 history code C1, in step 35 history code D is read out R
Store in AM6. This provenance code A, B, C.
Dは、2進又は16進で表示された単なるコードであり
、命令のオペコードの如き意味は全くない。D is just a code expressed in binary or hexadecimal and has no meaning like an operation code of an instruction.
単なる標識を示すコードである。It is simply a code indicating a sign.
図では、この来歴コードを、処理の入口(ステップ26
)、出口(ステップ32)、処理内容の分岐する位置(
ステップ27に関連するステップ34、ステップ28に
関連するステップ35)に挿入した。これによって、処
理プログラムの動作来歴の確認が容易となる。In the figure, this provenance code is used at the entrance of the process (step 26).
), exit (step 32), and branching position of the processing content (
Step 34 related to Step 27 and Step 35 related to Step 28). This makes it easy to confirm the operation history of the processing program.
ここで、処理プログラムの動作来歴の確認は以下の通シ
となる。例えば入出力装置をプリンタとした場合、第4
図はこのプリンタに印字データを送出する処理プログラ
ムとなる。一般に、印字データは、何回かにわけて行わ
れる。従って、第4図の処理プログラムが正常に実行さ
れている時には、RAM6の来歴コード格納エリアには
、A。Here, confirmation of the operation history of the processing program is as follows. For example, if the input/output device is a printer, the fourth
The figure shows a processing program that sends print data to this printer. Generally, printing data is printed several times. Therefore, when the processing program shown in FIG. 4 is executed normally, A is stored in the history code storage area of the RAM 6.
B/A、B/A、B/・・・・・・なる如きステップ2
6゜32が交互に実行されている故の来歴コードA。B/A, B/A, B/... Step 2
History code A because 6°32 is executed alternately.
Bが交互に格納される。従って、正常処理では、A、B
の交互繰返しとなる。B are stored alternately. Therefore, in normal processing, A, B
are repeated alternately.
一方、上記処理に異常が発生、例えばステップ27に命
令誤シとの異常が発生すると、RAM6の来歴コード格
納エリアには、A、B/A、B/C/C/C/・・・・
・・の如き来歴コードが格納される。On the other hand, if an abnormality occurs in the above processing, for example, an instruction error occurs in step 27, the history code storage area of the RAM 6 will contain A, B/A, B/C/C/C/...
A history code such as ... is stored.
来歴コードCの格納の開始は、異常発生時となる。Storage of the history code C starts when an abnormality occurs.
ステップ28で異常発生が起ると、Cの代シKDが格納
される。尚、CやDの繰返しの回数は、システムによっ
て異なる。When an abnormality occurs in step 28, KD is stored instead of C. Note that the number of times C and D are repeated varies depending on the system.
以上の如<RAM6の来歴コードエリアには、処理プロ
グラムの流れに従った来歴コードの格納となシ、その格
納データを保守作業者が読出して点検できる。これによ
シ、処理プログラムが正常か否か、且つ異常発生時には
、どの部分が異常であるか否かを簡単に点検できる。As described above, the history code area of the RAM 6 stores the history code according to the flow of the processing program, and the maintenance worker can read and inspect the stored data. This makes it possible to easily check whether the processing program is normal or not, and when an abnormality occurs, which part is abnormal.
来歴コードを挿入した処理プログラムは、事前に用意し
、ROM4に格納させておく。一般には来歴コードを挿
入した処理プログラムは複数個ある。従って、メモリ6
での来歴コード格納エリアも、処理プログラムの種類に
よって事前に決めておくO
来歴コードを挿入すべき処理プログラムの決定とその挿
入個所の決定及びその実際の挿入作業は、メーカの仕事
となる。一般には、ROM4内にいかなるプログラムを
格納するかは、OSレベルであればメーカの作業となる
ためである。勿論、アプリケーションプログラムは、ユ
ーザによってなされる。このアプリケーションプログラ
ムの点検のためにも、来歴コードを格納させてもよい。A processing program into which the history code is inserted is prepared in advance and stored in the ROM 4. Generally, there are multiple processing programs into which history codes are inserted. Therefore, memory 6
The storage area for the history code is also determined in advance according to the type of processing program.The determination of the processing program into which the history code is to be inserted, the location for insertion, and the actual insertion work are the responsibility of the manufacturer. This is because, in general, what programs are stored in the ROM 4 is the responsibility of the manufacturer at the OS level. Of course, the application program is created by the user. The history code may also be stored for inspection of this application program.
第5図は来歴コードのメモリ6への格納処理に必要なテ
ーブル36を示す。このテーブル36はメモリ6内に格
納しておく。このテーブル36のエリアはメモリ6の固
定エリアをなす。テーブル36は、後述する第7図、第
10図とも関連の来歴コードのメモリ書込み停止フラグ
エリア37、トラップ要求フラグエリア38、トラップ
コード格納エリア39、来歴コード書込みアドレス格納
エリア40(2ワードで1つのアドレスを指定する構成
をなす)、来歴コード自体を格納するエリア41よシ成
る。FIG. 5 shows a table 36 necessary for storing the history code in the memory 6. This table 36 is stored in the memory 6. The area of this table 36 forms a fixed area of the memory 6. The table 36 includes a history code memory write stop flag area 37, a trap request flag area 38, a trap code storage area 39, and a history code write address storage area 40 (2 words for 1 (configured to specify one address) and an area 41 for storing the history code itself.
更に、第4図では、右側に相対アドレス表示を示す。全
部でθ〜+527のアドレスエリアを設定した。Further, in FIG. 4, a relative address display is shown on the right side. A total of θ~+527 address areas were set.
第6図は、第4図のステップ26,32,34゜35の
それぞれでの処理内容の詳細を示す。来歴コードをR,
0M4から読出しR,AM6に格納するすべてのステッ
プはこの第6図の処理内容をなす。FIG. 6 shows details of the processing contents in each of steps 26, 32, and 34.degree. 35 in FIG. 4. Provenance code is R,
All the steps of reading from 0M4 and storing in R and AM6 constitute the processing contents shown in FIG.
第6図で、ステップ42では、来歴コードを1バイト(
本実施列では、来歴コードを1バイトとした時を述べる
)、ROM4から読出す。どの来歴コードを続出すべき
かは、第4図のステップ26.32,34.35に示す
如く各ステップ毎に事前に定まっておる故に、その定ま
った来歴コードを読出すことになる。In FIG. 6, in step 42, a 1-byte provenance code (
In this example, the case where the history code is 1 byte will be described) is read from the ROM 4. Since which history code should be successively output is determined in advance for each step as shown in steps 26.32 and 34.35 in FIG. 4, the determined history code is read out.
ステップ43では、メインプログラムの戻シ番地を更新
する。メインプログラムとは、第4図に示す如き処理プ
ログラムを云う。In step 43, the return address of the main program is updated. The main program refers to a processing program as shown in FIG.
ステップ44では、テーブル36内のエリア37を点検
し、エリア36(第4図の説明ではメモリ6のエリアと
説明したが、テーブル36そのものをメモリ6内に設定
しているため、メモリ36の代シに、エリア36と呼ぶ
ことにする)に来歴コードを格納できるか否かをチェッ
クする。In step 44, the area 37 in the table 36 is inspected, and the area 36 (in the explanation of FIG. 4, it was explained as the area of the memory 6, but since the table 36 itself is set in the memory 6, First, it is checked whether the history code can be stored in the area (hereinafter referred to as area 36).
来歴コードを格納できるか否かは、テーブル36のエリ
ア37に書込み停止フラグが立っているか百かによる。Whether or not the history code can be stored depends on whether the write stop flag is set in the area 37 of the table 36.
例えば、書込み停止フラグは、電源オフの時に立ち、電
源オンによシなくなる。従って、電源オンのもとでは書
込み停止フラグはエリア37に立っておらず、ステップ
45に移る。書込み停止ノックが立っていればR,ET
URNへ行く。For example, the write stop flag is set when the power is turned off, and remains unchanged when the power is turned on. Therefore, when the power is on, the write stop flag is not set in area 37, and the process moves to step 45. If the writing stop knock is on, press R, ET.
Go to URN.
ステップ45では、ステップ42で読出した来歴コード
をテーブル36のエリア40に格納された書込みアドレ
スで指定されるエリア41のアドレスに格納する。In step 45, the history code read in step 42 is stored in the address of area 41 specified by the write address stored in area 40 of table 36.
ステップ46では、ステップ45で使用したエリア40
の来歴コード書込みアドレスに+1を行い、次に書込む
べき来歴コードアドレスを設定する。In step 46, the area 40 used in step 45 is
Add 1 to the history code write address of , and set the history code address to be written next.
ステップ47では、ステップ46で計算した次に書込む
べき来歴コード書込みアドレスが、エリア41の最終ア
ドレス(+527.)であるか否かをチェックする。最
終アドレスに達していなければ、ステップ49に移シ、
上記計算した次に書込むべき来歴コード書込みアドレス
を指定エリア40に書込む。最終アドレスに達していれ
ば、ステップ50において、上記計算した次に書込むべ
き来歴コード書込みアドレスをクリアし、代シに、エリ
ア41の先頭アドレス(+5)を新しい来歴コード書込
みアドレスとして設定する。次いで、ステップ49では
、このエリア41の先頭アドレスをエリア40に書込む
。次いで、RETURN L、戻シ番地のメインプログ
ラムへ、リターンする。In step 47, it is checked whether the next history code write address calculated in step 46 is the final address (+527.) of area 41. If the final address has not been reached, proceed to step 49.
The write address of the history code to be written next as calculated above is written in the designated area 40. If the final address has been reached, in step 50, the calculated history code write address to be written next is cleared, and the start address (+5) of the area 41 is set as the new history code write address. Next, in step 49, the start address of this area 41 is written into the area 40. Next, RETURN L returns to the main program at the return address.
以下、入出力制御装置の処理が実行される毎に本プログ
ラムが動作し、電源OFF又は第7図。Thereafter, this program runs every time the input/output control device processes are executed, and the power is turned off or as shown in FIG.
第8図に後述するメモリ書込み停止となるまで第5図の
テーブル41に来歴コードの書き込みが行なわれる。The history code is written in the table 41 in FIG. 5 until memory writing is stopped, which will be described later in FIG.
以上説明した来歴コードが格納されたエリアを含む第5
図のテーブル36の内容は処理装置5から発行される第
8A図に示すDCWによシ随時読み出しができる。この
読出した内容は保守作業や故障解析のためのデータとな
る。DCWの中のエリア54.55の内容は、読出すた
めに特に必要な付加情報である。第9図には、この読出
しの70−を示す。The fifth section includes the area where the history code explained above is stored.
The contents of the table 36 shown in the figure can be read at any time by the DCW shown in FIG. 8A issued by the processing device 5. This read content becomes data for maintenance work and failure analysis. The contents of areas 54 and 55 in the DCW are additional information that is particularly necessary for reading. FIG. 9 shows 70- of this readout.
第9図に示す読出しプログラムの点検用のために、スタ
ート位置と終了位置とで来歴コードE。For checking the reading program shown in FIG. 9, a history code E is provided at the start position and end position.
Fを読出すべくROMのプログラム構成をとる。The program configuration of the ROM is taken to read out F.
この結果、第9図に示す如く、プログラムの実行に際し
て、ステップ58、ステップ64で来歴コードE、Fを
R,OMから読出し、メモリ6に格納させる処理を行う
。As a result, as shown in FIG. 9, when the program is executed, the history codes E and F are read from R and OM and stored in the memory 6 in steps 58 and 64.
第9図の処理を説明する。読出しプログラムのスタート
と共に、ステップ58で、ROM4から来歴コードEを
読出し−、メモリ6のテーブル36のエリア41に格納
する。The process shown in FIG. 9 will be explained. At the start of the reading program, the history code E is read from the ROM 4 and stored in the area 41 of the table 36 in the memory 6 in step 58 .
ステップ59では、エリア41の内容の読出し内容を一
時的に格納させるべく送信用のバッファを確保し、且つ
エリア54のメモリ読出し先頭アドレスをセットする。In step 59, a buffer for transmission is secured to temporarily store the read contents of the area 41, and the memory read start address of the area 54 is set.
ステップ60では、来歴コード格納エリア41から1バ
イト読出し、上記送信バッファに格納する。ステップ6
1では読出しアドレス及び送信バッファアドレスを更新
(+1)L、且つエリア55の読出し語数を減算(−1
)する。更に、ステップ62で、読出し語数に達したか
否かチェックされ、否であれば、ステップ60に戻シ、
是であればステップ63に移る。In step 60, one byte is read from the history code storage area 41 and stored in the transmission buffer. Step 6
1 updates the read address and transmission buffer address (+1) L, and subtracts the number of read words in area 55 (-1).
)do. Further, in step 62, it is checked whether the number of words to be read has been reached, and if not, the process returns to step 60.
If yes, proceed to step 63.
ステップ63では、送信バッファの内容を処理装置5に
転送し、ステップ64では、来歴コードFをR,0M4
から読出しエリア41に格納する。In step 63, the contents of the transmission buffer are transferred to the processing device 5, and in step 64, the history code F is transferred to R, 0M4.
The data is stored in the read area 41 from the beginning.
次いで、ステップ65で終了情報報告を行い、終了(E
ND)となる。Next, in step 65, a termination information report is performed, and termination (E
ND).
また入出力制御装置の処理が実行される毎に格納される
来歴コードを使用し、来歴コードの設定された全ての位
置においてアドレスストップと同様のトラップ機能も合
せてもつ゛ことができる。以下、第7図、第10図によ
、9)ラップ機能につぃて説明する。第7図は、第6図
のステップ44を詳細に述べたものである。第7図のス
テップ51゜52の内容は第5図テーブル36の38と
39そのものを示すもので、あらかじめ処理装置5によ
シ発行される第8B図のDCWにより書き込む必要があ
る。本DCWが入出力制御装置に発行されると、第3図
トラップ検出要求設定プログラム21が起動され、第1
0図の処理フローチャートが実行される。尚、第10図
のプログラムを点検するために来歴コードG、Hを読出
し格納するステップ66.70を付加している。第10
図は、ステップ67において無条件に第5図のメモリ書
込み停止フラグエリア37をクリアし、書込み停止を強
制的に解除(停止フラグが立っているか否かに無関係に
解除)する。ステップ68によシ第8B図のDCWの付
加情報56の内容をトラップ要求フラグエリア38に格
納する(トラップ要求は有効、無効どちらでも可能だが
ここでは有効とする。)。次にステップ69でDCWの
付加情報57のトラップコード(来歴コードが1バイト
時コードは100〜/FFとなる)をトラップコード格
納工IJア39に格納し動作を終了する。本処理におい
てもステップ66と70において前述した来歴コードの
処理は実行される。第1O図によシトラップ要求フラグ
とトラップコードが設定されると、第6図においてはス
テップ45で来歴コードを書き込む前に必ず第7図処理
を実施する。Furthermore, by using a history code that is stored every time a process of the input/output control device is executed, a trap function similar to an address stop can also be provided at all positions where the history code is set. 9) Wrap function will be explained below with reference to FIGS. 7 and 10. FIG. 7 details step 44 of FIG. The contents of steps 51 and 52 in FIG. 7 indicate 38 and 39 of the table 36 in FIG. 5, and must be written in advance by the DCW in FIG. 8B issued by the processing device 5. When this DCW is issued to the input/output control device, the trap detection request setting program 21 shown in FIG.
The processing flowchart shown in FIG. 0 is executed. Incidentally, steps 66 and 70 for reading and storing history codes G and H are added to check the program shown in FIG. 10. 10th
In the figure, in step 67, the memory write stop flag area 37 of FIG. 5 is unconditionally cleared, and the write stop is forcibly canceled (regardless of whether the stop flag is set or not). In step 68, the contents of the DCW additional information 56 shown in FIG. 8B are stored in the trap request flag area 38 (the trap request can be either valid or invalid, but here it is assumed to be valid). Next, in step 69, the trap code of the DCW additional information 57 (when the history code is 1 byte, the code is 100 to /FF) is stored in the trap code storage IJ area 39, and the operation is ended. In this process as well, the above-described history code processing is executed in steps 66 and 70. When the trap request flag and trap code are set as shown in FIG. 1O, the process shown in FIG. 7 is always performed before writing the history code in step 45 in FIG.
第7図はステップ72において来歴コードのメモリ書込
停止の有効、無効を判定し停止中なら来歴コードの書込
みをせずにメインプログラムへリターンする。無効なら
次のステップへ進む。ステップ51でトラップ要求があ
るとステップ52であらかじめトラップコード格納エリ
ア39に設定された来歴コードと第6図のステップ42
で読み出された来歴コードとを比較チェックし、一致し
たならば無条件にステップ53でメモリ書込停止7ラグ
37を有効とし以後の来歴コードのメモリエリア格納を
禁止する。来歴コードの格納を再開するだめには、入出
力制御装置の電源再投入及び第10図の処理を実行する
必要がある。In FIG. 7, in step 72, it is determined whether or not to stop writing the history code to the memory, and if it is stopped, the program returns to the main program without writing the history code. If invalid, proceed to the next step. When there is a trap request in step 51, in step 52, the history code set in advance in the trap code storage area 39 and step 42 in FIG.
The history code is compared with the history code read in step 53, and if they match, the memory write stop 7 lag 37 is unconditionally enabled in step 53, and subsequent storage of the history code in the memory area is prohibited. In order to resume storing the history code, it is necessary to turn on the power to the input/output control device again and execute the process shown in FIG. 10.
さらにステップ53における来歴コード書込み停止の状
態は来歴コードを使用する第4図の処理プログラム等の
ステップ33で入出力エラー等信の情報とともに終了情
報として処理装置5に報告する。この報告は、DCWの
FUNCTIONによる、入出力装置1からの情報数シ
込み指定によシ行われる。Further, the state of stopping writing of the history code in step 53 is reported to the processing device 5 as end information together with information on input/output errors, etc. in step 33 of the processing program shown in FIG. 4 that uses the history code. This report is performed by specifying the number of information input from the input/output device 1 using the DCW FUNCTION.
尚、実施例ではDCWに関連する全プログラムに来歴コ
ードを附加した。これによって、入出力制御装置の全て
の動きの来歴をみるととができた。In the embodiment, a history code is added to all programs related to DCW. This made it possible to see the history of all movements of the input/output control device.
勿論、重要なプログラムを選択しておき、このプログラ
ムに来歴コードを重点的にセットさせてもよい。更に、
来歴コードはメモリ4に格納させたが、メモリ6内であ
ってもよい。Of course, it is also possible to select an important program and have the history code set in this program with priority. Furthermore,
Although the history code is stored in the memory 4, it may also be stored in the memory 6.
以上の実施例から明らかなように、本発明によれば、入
出力制御装置内の全ての動作は装置の機能にあった来歴
コードを設定することによシ、制御装置の動きにそつだ
来歴コードが、読→、出し書込み可能なメモリに格納さ
れ、該内容は必要及び障害時、処理装置からのDCWに
よシ読み出し確認できるため、従来例で問題となった専
用装置の使用及びシステムへの影響を与えることなく、
トラブルシヱーテイング及びデバッグに必要となる情報
の入力が可能となる。特に来歴コードとの組合せ使用に
よる処理装置からの簡単な方法によシ設定できるトラッ
プ機能はフィールドにおいて、終了情報の報告されない
ソフトタイムアウトエラー及び障害切p分けの最も有効
な解析の手段となり得る効果もある。As is clear from the above embodiments, according to the present invention, all operations within the input/output control device can be performed by setting a history code that matches the function of the device. The code is stored in a readable and writable memory, and the contents can be read and confirmed by the DCW from the processing unit when necessary or in the event of a failure. without affecting the
It becomes possible to input information necessary for troubleshooting and debugging. In particular, the trap function that can be set in a simple way from the processing device in combination with the history code has the effect of being the most effective means of analyzing soft timeout errors and fault isolation in the field where termination information is not reported. be.
第1図は本発明を実施するだめの入出力制御装置のハー
ドウェア構成図、第2図はDCWの説明図、第3図は入
出力制御装置のプログラム全体の構成図、第4図は本発
明の来歴コードの実施例を示すデータ処理プログラムフ
ローチャート、第5図は来歴コードの格納エリアとトラ
ップチェックのためのエリアからなるテーブル構成図、
第6図は来歴コードの設定の実施例を示すフローチャー
ト、第7図はトラップチェックの実施例を示す7ローチ
ャート、第8A図はメモリ読み出し時のDCW説明図、
第8B図はトラップ検出要求設定のためのDCW説明、
第9図はメモリ読み出し処理の実施例を示すフローチャ
ート、第10図はトラップコード設定処理の実施例を示
すフローチャートである。
1・・・入出力制御装置、2・・・マイクロコンピュー
タ、3・・・制御回路、4・・・制御用ROM、5・・
・処理装置、6・・・RAM、8・・・入出力装置、9
・・・入出力データ、15・・・FU□NcTION、
16・・・付加情報、25・・・FUNCTION処理
部、36・・・メモリテーブル、37・・・メモリ書込
停止フラグテーブル、38・・・トラップ要求フラグテ
ーブル、39・・・トラップコード格納テーブル、40
・・・来歴コード書込アドレス格納テーブル、41・・
・来歴コード格納エリア。
代理人 弁理士 秋本正実
芽 I 目
芽2 図
芽3 口
第4− 図
茅5 図
6
′$ t 口
茅7 図
46へ
$ 8 口
(ハ) (8)17図
茅10
□二11
−Lクーt
ノ
て1匹−一
□二二ニD
7g≦
、 7/Fig. 1 is a hardware configuration diagram of an input/output control device for implementing the present invention, Fig. 2 is an explanatory diagram of DCW, Fig. 3 is a configuration diagram of the entire program of the input/output control device, and Fig. 4 is a diagram of the main program. A data processing program flowchart showing an embodiment of the history code of the invention, FIG. 5 is a table configuration diagram consisting of a history code storage area and a trap check area,
FIG. 6 is a flowchart showing an example of history code setting, FIG. 7 is a 7-flow chart showing an example of trap check, and FIG. 8A is a DCW explanatory diagram when reading memory.
FIG. 8B is a DCW explanation for setting a trap detection request,
FIG. 9 is a flowchart showing an embodiment of memory read processing, and FIG. 10 is a flowchart showing an embodiment of trap code setting processing. DESCRIPTION OF SYMBOLS 1... Input/output control device, 2... Microcomputer, 3... Control circuit, 4... Control ROM, 5...
・Processing device, 6...RAM, 8...I/O device, 9
...Input/output data, 15...FU□NcTION,
16... Additional information, 25... FUNCTION processing unit, 36... Memory table, 37... Memory write stop flag table, 38... Trap request flag table, 39... Trap code storage table , 40
...History code writing address storage table, 41...
- History code storage area. Agent Patent Attorney Masami Akimoto I Meme 2 Zume 3 Mouth 4 - Figure 5 Figure 6 '$ t Mouth Kaya 7 Go to Figure 46 $ 8 Mouth (c) (8) 17 Figure Kaya 10 □211 -L 1 animal - 1□22D 7g≦, 7/
Claims (1)
行う入出力制御装置に於いて、プログラムを格納してな
ると共に、その任意のプログラムの動作ルートに来歴コ
ードを読出すステップを持ってなるプログラムを格納し
てなる第1のメモリと、データ等の格納を行う読出し書
込み可能な第2のメモリと、上記処理装置からの装置制
御情報(DCW)を受けつける毎に上記第1のメモリの
プログラムを読出し処理を実行させ、その実行の過程で
読出される来歴コードがある場合、該来歴コードをプロ
グラムの処理の過程の診断用データとして上記第2のメ
モリに格納させてなる処理部と、よ多酸る診断機能を持
つ入出力制御装置。 2、処理装置と入出力装置との間に介在し入出力制御を
行う入出力制御装置に於いて、プログラムを格納してな
ると共に、その任意のプログラムの動作ルートに来歴コ
ードを読出すステップを持つて表るプログラム及び、該
プログラム又は他の任意のプログラムの動作ルートにト
ラップ要求処理を持つプログラムを格納してなる第1の
メモリと、データ等の格納を行う第2のメモリと、上記
処理装置からの装置制御情報(DCW)を受けつける毎
に上記第1のメモリのプログラムを読出し処理を実行さ
せ、その実行の過程で読出される来歴コードがある場合
、該来歴コードをプログラムの過程の診断用データとし
て上記第2のメモリに格納させると共に、その実行の過
程でトラップ要求処理が読出された場合、その時の第1
のメモリに読出されてなる来歴コードが該トラップ要求
処理で要求するトラップコードと一致するか否かをチェ
ックし一致した時のみ以後の来歴コードの書込みを停止
させてなる処理部と、よ多酸る入出力制御装置。 3、上記第1のメモリに格納するトラップ要求処理を持
つプログラムでのトラップ要求処理は、上記処理装置か
らの装置制御情報に基づきトラップ要求時に格納させて
なる特許請求の範囲第2項記載の入出力制御装置。[Scope of Claims] 1. An input/output control device that is interposed between a processing device and an input/output device and performs input/output control, which stores a program and has a history of the operation route of any program. A first memory that stores a program that has a step for reading code, a second memory that is readable and writable for storing data, etc., and receives device control information (DCW) from the processing device. The program in the first memory is read and executed each time, and if there is a history code read out during the execution process, the history code is stored in the second memory as diagnostic data for the program processing process. An input/output control device with a stored processing section and extensive diagnostic functions. 2. In an input/output control device that is interposed between a processing device and an input/output device and performs input/output control, a program is stored therein, and a step of reading a history code is added to the operation route of any program. a first memory that stores a program to be executed and a program that has a trap request process in the operation route of the program or any other program; a second memory that stores data, etc.; and a second memory that stores data and the like; Each time device control information (DCW) is received from the device, the program in the first memory is read and executed, and if there is a history code read out during the execution process, the history code is used to diagnose the program process. In addition, if the trap request processing is read out during the execution process, the first
a processing unit that checks whether or not the history code read into the memory of the trap matches the trap code requested in the trap request processing, and stops writing subsequent history codes only when they match; input/output control device. 3. The trap request processing in the program having the trap request processing to be stored in the first memory is an input according to claim 2, wherein the trap request processing is stored at the time of the trap request based on the device control information from the processing device. Output control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58087745A JPS59214929A (en) | 1983-05-20 | 1983-05-20 | Input/output control device having diagnosing function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58087745A JPS59214929A (en) | 1983-05-20 | 1983-05-20 | Input/output control device having diagnosing function |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59214929A true JPS59214929A (en) | 1984-12-04 |
Family
ID=13923465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58087745A Pending JPS59214929A (en) | 1983-05-20 | 1983-05-20 | Input/output control device having diagnosing function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59214929A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01193942A (en) * | 1988-01-29 | 1989-08-03 | Hitachi Ltd | Self-diagnosis system for signal processing circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56108156A (en) * | 1980-01-30 | 1981-08-27 | Nec Corp | Action career system |
JPS5816361A (en) * | 1981-07-21 | 1983-01-31 | Nec Corp | Storage device |
-
1983
- 1983-05-20 JP JP58087745A patent/JPS59214929A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56108156A (en) * | 1980-01-30 | 1981-08-27 | Nec Corp | Action career system |
JPS5816361A (en) * | 1981-07-21 | 1983-01-31 | Nec Corp | Storage device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01193942A (en) * | 1988-01-29 | 1989-08-03 | Hitachi Ltd | Self-diagnosis system for signal processing circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0479230B1 (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
US5596716A (en) | Method and apparatus for indicating the severity of a fault within a computer system | |
US4549296A (en) | Device for reporting error conditions occurring in adapters, to the data processing equipment central control unit | |
EP0530863B1 (en) | Method of starting up a subsystem in a distributed processing system | |
JPS5851292B2 (en) | Diagnosis/debug calculation system | |
US4538265A (en) | Method and apparatus for instruction parity error recovery | |
EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
EP3534259B1 (en) | Computer and method for storing state and event log relevant for fault diagnosis | |
JPS59214929A (en) | Input/output control device having diagnosing function | |
US8090991B2 (en) | Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource | |
JPH11120154A (en) | Device and method for access control in computer system | |
JP2679575B2 (en) | I / O channel fault handling system | |
EP0378398A2 (en) | Data processing system with means for detecting status of data processing device receiving commands | |
EP0655686B1 (en) | Retry control method and device for control processor | |
JP7007025B2 (en) | Fault handling equipment, fault handling methods and computer programs | |
JPS5832422B2 (en) | Micro Shindan Houshiki | |
SU993237A1 (en) | Device for interfacing on-line memory with peripheral devices | |
Harrison et al. | System integrity in small real-time computer systems | |
CN116932270A (en) | Diagnosis method and device for long-term off interruption | |
JP3110124B2 (en) | Failure detection method in multi-computer system | |
CN116909796A (en) | Satellite-borne DSP exception recovery method based on software trap | |
JPS62107343A (en) | Method for securing completeness of data for computer system | |
JPS648379B2 (en) | ||
Harrison et al. | Data integrity in small real-time computer systems | |
JPH0474243A (en) | On-line diagnostic system for multiplex memory device |