JPS59201423A - Semiconductor photo etching process control system - Google Patents
Semiconductor photo etching process control systemInfo
- Publication number
- JPS59201423A JPS59201423A JP7502583A JP7502583A JPS59201423A JP S59201423 A JPS59201423 A JP S59201423A JP 7502583 A JP7502583 A JP 7502583A JP 7502583 A JP7502583 A JP 7502583A JP S59201423 A JPS59201423 A JP S59201423A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- automatic
- time
- optimum
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004886 process control Methods 0.000 title description 3
- 238000001259 photo etching Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 126
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000007788 liquid Substances 0.000 claims description 18
- 239000000969 carrier Substances 0.000 abstract description 6
- 101100165177 Caenorhabditis elegans bath-15 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007261 regionalization Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、オンライン制御により最適な半導体エツチン
グ処理を行なうための半導体写真食刻プロセス制御方式
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a semiconductor photolithography process control system for performing optimal semiconductor etching processing through on-line control.
近年、半導体装置の製造工程において、エツチング処理
を自動的に行なう自動エツチング装置がある（例えば特
願昭５６−’４６５８）。エツチング工程では、正確な
パターン形成を得るだめの寸法制御が特に重要である。In recent years, there has been an automatic etching apparatus that automatically performs etching processing in the manufacturing process of semiconductor devices (for example, Japanese Patent Application No. 1983-4658). In the etching process, dimensional control is particularly important to obtain accurate pattern formation.
この寸法制御では、第１図に示すような現像寸法ａ１エ
ツチング寸法ｂ１半導体基板の膜厚Ｃおよびエツチング
レート（１分間当りのエツチング距離）ｄＥのエツチン
グ条件に係る各データが必要となる。This dimension control requires data relating to etching conditions such as development dimension a, etching dimension b, film thickness C of the semiconductor substrate, and etching rate (etching distance per minute) dE as shown in FIG.
ところで、エツチングレートａｇＨ下記式（１）により
求められる。Incidentally, the etching rate agH is determined by the following formula (1).
ｄＥｌ！ｅｘｐ（Ａ−Ｂ／Ｒ，Ｔ） ………（１
）ここで、
Ａ、Ｂ二係数
Ｒ：気体定数
Ｔ ：エッチング液温
である。さらに、上記式（１）に基づいて、エツチング
工程における最適のエツチング時間Ｅが求められる。即
ち、
となる。自動エツチング装置では、上記のようなエツチ
ング条件およびエツチング時ＨＥの各データが設定され
、この各データに基づいたエツチング処理が行なわれる
。ところで、上記式（１）および（２）に示すような計
算処理は、通常自動エツチング装置に接続されたホスト
コンピュータにより行なわれる。ホストコンピュータ・
には、自動エツチング装置からエツチング液の温朋であ
るエツチング液温Ｔのデータが与えられる。dEl! exp(A-B/R,T) ......(1
) Here, A, B two coefficients R: gas constant T: etching liquid temperature. Furthermore, the optimum etching time E in the etching process is determined based on the above equation (1). That is, it becomes. In the automatic etching apparatus, the above-mentioned etching conditions and etching HE data are set, and etching processing is performed based on these data. Incidentally, the calculation processes shown in the above equations (1) and (2) are normally performed by a host computer connected to the automatic etching apparatus. host computer
Data on the etching liquid temperature T, which is the temperature of the etching liquid, is given from the automatic etching device.
しかしながら、上記のようなエツチング液温Ｔは、ｓ２
図に示すように周期的に例えば設定温度Ｓより±１℃程
度の範囲で変化することがある。これは、エツチング液
温Ｔを調節する際の誤差から生じると考えられる。この
ため、従来の自動エツチング装置では、ホストコンピュ
ータで計算処理（上記式＋１１ 、 ＋２） ）されて
いるエツチング液温と実腺に半導体装置のエツチング処
理中でのエツチング液温とが異なることが発生する。し
たがって、ホストコンピュータから与えられる最適なエ
ツチング時間Ｅは本来のエツチング時間と異なることが
あるため、エツチング処理される半導体装置のパターン
形成において上記のような寸法制御が不安定になり、パ
ターン形成の精度が低下する欠点があった。However, the etching liquid temperature T as described above is s2
As shown in the figure, the temperature may change periodically, for example, within a range of about ±1° C. from the set temperature S. This is considered to be caused by an error in adjusting the etching liquid temperature T. For this reason, in conventional automatic etching equipment, the etching liquid temperature calculated by the host computer (the above equations +11, +2) may differ from the actual etching liquid temperature during the etching process of the semiconductor device. do. Therefore, the optimal etching time E given by the host computer may be different from the original etching time, which makes the above-mentioned dimensional control unstable during pattern formation of semiconductor devices to be etched, and reduces the precision of pattern formation. There was a drawback that the value decreased.
本発明は上記の事情を鑑みてなされたもので、その目的
は、エツチング液温が周期的に変化する場合でも、安定
なエツチング処理を行なうようにして、高い精度での半
導体装置のパターン形成を実現することができる半導体
写真食刻プロセス制御方式を提供することである。The present invention was made in view of the above circumstances, and its purpose is to perform stable etching processing even when the temperature of the etching solution changes periodically, thereby forming patterns of semiconductor devices with high precision. An object of the present invention is to provide a semiconductor photolithography process control method that can be realized.
本発明においては、第１の制御手段から設定される最適
エツチング制御情報に基づいて、自動エツチング装置が
所定のキャリアにエツチング処理を行なうように構成さ
れている。さらに、エツチング処理が行なわれる直前に
、第２の制御手段は、自動エツチング装置から送られる
エツチング液の液温値に基づいて最適エンチング制御情
報を補正する。自動エツチング装置は、第２０制飢手段
から再設定された最適エツチング制御情報に基づいてエ
ツチング処理を行なうものである。これにより、自動エ
ツチング装置では、確実なエツチングレートに基づいた
安定なエツチング処理が行なわれるものである。In the present invention, the automatic etching apparatus is configured to perform etching on a predetermined carrier based on optimal etching control information set by the first control means. Further, immediately before the etching process is performed, the second control means corrects the optimum etching control information based on the temperature value of the etching liquid sent from the automatic etching apparatus. The automatic etching apparatus performs etching processing based on the optimal etching control information reset from the 20th limiting means. As a result, the automatic etching apparatus can perform stable etching processing based on a reliable etching rate.
以下図面を参照して本発明の一実施例について説明する
。第３図は一実施例に係る基本的構成を示すブロック図
で、１０はホストコンピュータである。ホストコンピュ
ータ１０は、自動エツチング装置１ノからエツチング液
温Ｔ等のデータが与えられ、常に自動エツチング装置１
１の状態を管理している。ホストコンピュータ１０は、
被エツチング処理対象である半導体装置の製品名、工程
名等の指示がなされると、予め記憶したプログラムに基
づいてエツチング条件を決定する。さらに、エツチング
液温Ｔ等のデータから、エツチングレートｄＥを上記式
（１）により算出し、このエラチングレー）ｄＥを用い
て上記式（２）により最適エツチング時間Ｅを算出して
決定する。一方、自動エツチング装置１１は、弔４図に
示すように、例えばローダ部１２ＶＣ６キヤリア１３ａ
〜１３ｆまで設置することができ、この各をヤリア１３
ａ〜１３ｆが順次チャック位置１４まで搬送されて各キ
ャリア１３ａ〜１３ｆ内に設けられている半導体装置が
エツチング液Ｍ１５でエツチング処理されるように構成
されている。さらに、エツチング処理後の各キャリア１
３ｈ〜１３ｆは、アンローダ部１６へ搬送される。An embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a block diagram showing the basic configuration according to one embodiment, and 10 is a host computer. The host computer 10 is given data such as the etching liquid temperature T from the automatic etching apparatus 1, and is always connected to the automatic etching apparatus 1.
It manages the state of 1. The host computer 10 is
When instructions such as the product name and process name of the semiconductor device to be etched are given, etching conditions are determined based on a pre-stored program. Furthermore, the etching rate dE is calculated using the above equation (1) from data such as the etching liquid temperature T, and the optimum etching time E is calculated and determined using the above equation (2) using this etching rate dE. On the other hand, as shown in FIG.
It can be installed up to ~13f, and each of these can be installed as Yaria 13
The carriers 13a to 13f are sequentially transported to a chuck position 14, and the semiconductor devices provided in each carrier 13a to 13f are etched with an etching liquid M15. Furthermore, each carrier 1 after etching treatment
3h to 13f are transported to the unloader section 16.
このような構成において、その動作を説明する。まず、
ホストコンピュータ１０は、上記のように被エツチング
処理対象である半導体装置、（各キャリアｌ ３ ａ
−１３ｆ毎にセットされている）に応じて、エツチング
条件（上記第１図に示すａ 、 ｂ 、 ｃ 、 ｄｇ
に係る各データである）を決定する。さらに、自動エツ
チング装置１１から与えられるエツチング液温Ｔに基づ
いて、上記式（１１、（２１よりエツチングレートｄＥ
およびエツチング時間Ｅを算出する。自動エツチング装
置１１では、ホストコンピュータ１０から送られるエツ
チング条件、エツチングｖ＝トｄＥ。The operation of this configuration will be explained. first,
As mentioned above, the host computer 10 stores semiconductor devices to be etched (each carrier l 3 a
-13f) according to the etching conditions (a, b, c, dg shown in Figure 1 above).
(each data related to) is determined. Furthermore, based on the etching liquid temperature T provided from the automatic etching device 11, the etching rate dE is calculated from the above equations (11 and (21).
and calculate the etching time E. In the automatic etching apparatus 11, the etching conditions sent from the host computer 10 are etching v=dE.
およびエツチング時間Ｅである最適エツチング制御情報
が内部メモリに格納される。この最適エツチング制御情
報は、各キャリア１３１Ｌ〜１３ｆ毎に設定されること
になり、各キャリア１３ａ〜１３ｆがローダ部１２から
チャック位置１４へ移動されろく伴って、内部メモリか
ら読出される。そして、自動エツチング装置１１では、
各キャリア１３ａ〜１３１がチャック位置１４ヘセツト
されると、エツチング時間再設定の要求がホストコンピ
ュータ１０へ送られる。Optimal etching control information, which is etching time E, is stored in internal memory. This optimum etching control information is set for each carrier 131L-13f, and is read out from the internal memory as each carrier 13a-13f is moved from the loader section 12 to the chuck position 14. Then, in the automatic etching device 11,
When each carrier 13a-131 is set in the chuck position 14, a request to reset the etching time is sent to the host computer 10.
ホストコンピュータ１０では、各キャリア１３ａ〜１３
ｆがチャック位置１４にセットされた時点でのエツチン
グ液温Ｔのデータを用いて上記式（１１、＋２）により
エツチング時間Ｅが再度３家出されて求められる。この
エツチング時間Ｅのデータが、自動エツチング装置１１
に再設定される。自動エツチング装置１１では為チャッ
ク位置Ｉ４から各キャリア１３ａ〜１３ｆがエツチング
液槽１５へ搬入されて、再設定されたエツチング時間Ｅ
に基づく所定のエツチング処理が行なわれる。In the host computer 10, each carrier 13a to 13
Using the data of the etching liquid temperature T at the time when f is set at the chuck position 14, the etching time E is again determined by the above equation (11, +2). The data of this etching time E is used in the automatic etching device 11.
will be reset to In the automatic etching device 11, each of the carriers 13a to 13f is transferred from the chuck position I4 to the etching liquid tank 15, and the etching time E is set again.
A predetermined etching process is performed based on the following.
このようにして、各キャリア１３ａ−１３１毎に順次所
定のエツチング処理が自動的に行なわれる。この場合、
本発明では、エツチング処理における寸法制御全決定す
るエツチング時間Ｅが、チャック位置１４にキャリアが
セットされた時点でホストコンピュータ１０により再度
算出されて再設定される。即ち、キャリアがエツチング
処理される際のほぼ同時点でのエツチング液温Ｔに基づ
いたエツチング時間Ｅが再設定される。したがって、各
キャリア１３ｇ〜１３１は、それぞれ最適なエツチング
時間Ｅに基づいたエツチング処理が施されることになり
、安定な寸法制御が行なわれる。In this way, a predetermined etching process is automatically performed sequentially for each carrier 13a-131. in this case,
In the present invention, the etching time E, which completely determines the dimensional control in the etching process, is calculated and reset by the host computer 10 when the carrier is set at the chuck position 14. That is, the etching time E is reset based on the etching liquid temperature T at approximately the same time when the carrier is etched. Therefore, each of the carriers 13g to 131 is subjected to an etching process based on the optimum etching time E, so that stable dimensional control is performed.
以上詳述したように本発明によれば、自動エツチング装
置を用いたエツチング処理工程において、エツチング液
槽のエツチング液温か周期的に変化する場合でも、常に
エツチング処理直前のエツチング液温に基づいた最適エ
ツチング制御情報によりエツチング処理が行なわれる。As described in detail above, according to the present invention, even if the temperature of the etching solution in the etching bath changes periodically in the etching process using an automatic etching device, the optimal etching solution is always set based on the temperature of the etching solution immediately before the etching process. Etching processing is performed according to the etching control information.
したがって、安定な寸法制御によるエツチング処理を行
なうことができ、結果的に半導体装置のパターン形成を
高い精反で行なうことができるものである。Therefore, etching processing can be performed with stable dimensional control, and as a result, patterns of semiconductor devices can be formed with high precision.
第１図は従来のエツチング処理工程での寸法制御に必要
なエツチング条件を説明するだめの図、第２図はエツチ
ング液槽でのエツチング液温の特性を示す図、第３図は
本発明の一冥施例に係る構成を示すブロック図、第４図
は第３図での自動エツチング装置の概略的構成を示す図
である。
１０・・・ホストコンピュータ、１１・・・自動エツチ
ング装置、１３ａ〜１３ｆ・・・キャリア、１５・・・
エツチング液槽。
出願人代理人 弁理士 鈴 圧式 彦
第 １ 図
第 ２ 図
時開 （＃）
第 ３ 図
第４囚Figure 1 is a diagram for explaining the etching conditions necessary for dimensional control in the conventional etching process, Figure 2 is a diagram showing the characteristics of the etching solution temperature in the etching bath, and Figure 3 is a diagram for explaining the etching conditions of the present invention. FIG. 4 is a block diagram showing a configuration according to a second embodiment. FIG. 4 is a diagram showing a schematic configuration of the automatic etching apparatus shown in FIG. 3. DESCRIPTION OF SYMBOLS 10... Host computer, 11... Automatic etching device, 13a-13f... Carrier, 15...
Etching liquid tank. Applicant's Representative Patent Attorney Hiko Rin Ushiki No. 1 Fig. 2 Fig. 4 (#) Fig. 3 Fig. 4
Claims (1)
を行なう自動エツチング装置と、この自動エツチング装
置から送られる上記エツチング液の液温値および予め設
定される各種エツチング条件により最適エツチング制御
情報を算出して上記自動エツチング装置に設定する第１
の制御手段と、この第１の制御手段から設定される最適
エツチング制御情報に基づいて上記自動エツチング装置
が所定のキャリアにエツチング処理を行なう直前にその
自動エツチング装置から送られる上記エツチング液の液
温値に基づいて上記最適エツチング制御情報を補正して
上記自動エツチング装置に再設定を行なう第２の制御手
段とからなることを特徴とする半導体写真食刻プロセス
制御方式。An automatic etching device performs semiconductor etching processing in an etching liquid tank for each carrier, and optimum etching control information is calculated based on the temperature value of the etching liquid sent from this automatic etching device and various preset etching conditions. The first setting on the automatic etching device
and the temperature of the etching solution sent from the automatic etching apparatus immediately before the automatic etching apparatus performs an etching process on a predetermined carrier based on the optimum etching control information set from the first control means. and second control means for correcting the optimum etching control information based on the value and resetting the automatic etching apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7502583A JPS59201423A (en) | 1983-04-28 | 1983-04-28 | Semiconductor photo etching process control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7502583A JPS59201423A (en) | 1983-04-28 | 1983-04-28 | Semiconductor photo etching process control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201423A true JPS59201423A (en) | 1984-11-15 |
Family
ID=13564221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7502583A Pending JPS59201423A (en) | 1983-04-28 | 1983-04-28 | Semiconductor photo etching process control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201423A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180163311A1 (en) * | 2014-01-13 | 2018-06-14 | Incodema3D, LLC | Additive metal deposition process |
-
1983
- 1983-04-28 JP JP7502583A patent/JPS59201423A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180163311A1 (en) * | 2014-01-13 | 2018-06-14 | Incodema3D, LLC | Additive metal deposition process |
| US10941495B2 (en) * | 2014-01-13 | 2021-03-09 | Incodema3D, LLC | Additive metal deposition process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3317320A (en) | Duo resist process | |
| US4377734A (en) | Method for forming patterns by plasma etching | |
| JP2000133579A5 (en) | ||
| JPH07211630A (en) | Method and equipment for forming pattern | |
| KR20110101761A (en) | Method for controlling critical dimension in semiconductor producing process and semiconductor manufacturing line supporting the same | |
| JPS59201423A (en) | Semiconductor photo etching process control system | |
| JP2004079681A (en) | Exposure method of substrate and substrate processing apparatus | |
| JPS6351641A (en) | Fine pattern formation of single crystal or polycrystalline si film | |
| US6235440B1 (en) | Method to control gate CD | |
| JP2000323383A (en) | Manufacture of semiconductor device and manufacturing device | |
| JPS5633827A (en) | Photo etching method including surface treatment of substrate | |
| JPS62102531A (en) | Etching method | |
| JPH09230607A (en) | Resist pattern forming method | |
| US6207328B1 (en) | Method of forming a phase shift mask | |
| JPH09199391A (en) | Electron beam exposure method | |
| US7046332B2 (en) | Exposure system and method with group compensation | |
| JPH03228347A (en) | Method of controlling internal stress of semiconductor element | |
| JP6381180B2 (en) | Exposure apparatus, information management apparatus, exposure system, and device manufacturing method | |
| JP2673429B2 (en) | Method for manufacturing thin film transistor | |
| US6560751B1 (en) | Total overlay feed forward method for determination of specification satisfaction | |
| KR0137724B1 (en) | Method for selecting an optimum thickness of photoresist using reflection rate curve | |
| JP2000195770A (en) | Tilt correcting method and manufacture of device | |
| JP2000144453A (en) | Etching system and etching method | |
| KR19980067203A (en) | Spacer Formation Method of Semiconductor Device | |
| JPH047833A (en) | Formation of thin film pattern |