JPS59200413A - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JPS59200413A JPS59200413A JP7381183A JP7381183A JPS59200413A JP S59200413 A JPS59200413 A JP S59200413A JP 7381183 A JP7381183 A JP 7381183A JP 7381183 A JP7381183 A JP 7381183A JP S59200413 A JPS59200413 A JP S59200413A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- calcium fluoride
- semiconductor thin
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02557—Sulfides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は非品質基板上に半導体薄膜を形成する方法に関
する。
する。
現在非品質基板、特にガラス基板上に半導体薄膜を形成
し、該半導体薄膜を能動領域として用いた半導体装置が
開発されている。
し、該半導体薄膜を能動領域として用いた半導体装置が
開発されている。
例えば、ガラス基板上に多結晶シリコン薄膜を形成し、
該シリコン薄膜でＭＯＳＦＥＴを作製して、液晶表示装
置のスイッチング素子に用いた報告がるる。更に，ＫＬ
パネル用としては、ガラス基板上に導電体膜，誘電体膜
を形成し、発光層でおる硫化亜鉛（ＺｎＳ）層を堆積し
ている。
該シリコン薄膜でＭＯＳＦＥＴを作製して、液晶表示装
置のスイッチング素子に用いた報告がるる。更に，ＫＬ
パネル用としては、ガラス基板上に導電体膜，誘電体膜
を形成し、発光層でおる硫化亜鉛（ＺｎＳ）層を堆積し
ている。
このように、非品質基板上に形成ざれた半導体装を用い
た装置は数限りないが、それ等に用いられている半導体
膜の欠点は、結晶性が良くないことである。結晶性が悪
いことに起因する装置の問題点は、例えばキャリアの移
動度が低いことでちり、スイッチング速度が遅い、ある
いは太′亀流が流せないことであ！）、ｋＬに関しては
、発光効率が低いことである。
た装置は数限りないが、それ等に用いられている半導体
膜の欠点は、結晶性が良くないことである。結晶性が悪
いことに起因する装置の問題点は、例えばキャリアの移
動度が低いことでちり、スイッチング速度が遅い、ある
いは太′亀流が流せないことであ！）、ｋＬに関しては
、発光効率が低いことである。
結晶性とは、結晶粒の大きさであり、結晶粒の配向性、
そして、不純物のたで必るが、現在特に問題となるのは
、前者２つである。一般的に結晶性を改善するためには
、半導体薄膜形成時の基板温度金高くする方法が効果的
であυ、更に、高真空中゛ソ半導体薄膜を形成する方法
（例えばＭＢＥ）が゛有効である。
そして、不純物のたで必るが、現在特に問題となるのは
、前者２つである。一般的に結晶性を改善するためには
、半導体薄膜形成時の基板温度金高くする方法が効果的
であυ、更に、高真空中゛ソ半導体薄膜を形成する方法
（例えばＭＢＥ）が゛有効である。
しかし、非晶質状態であり、軟化点温度の低い、ガラス
基板を用いる場合、結晶性改善の一般論を適用するとと
は難かしく、用いるガラス基板の耐熱温度以下で形成出
来る結晶性に不満のある半導体薄膜を用いて装置を製造
してい、る現状である。
基板を用いる場合、結晶性改善の一般論を適用するとと
は難かしく、用いるガラス基板の耐熱温度以下で形成出
来る結晶性に不満のある半導体薄膜を用いて装置を製造
してい、る現状である。
本発明は上記の点に鑑みなされたものである。
：即ち本発明は従来よりも低い基板温度で、従来よりも
結晶性の優れた半導体薄膜を提供することを目的とする
。
結晶性の優れた半導体薄膜を提供することを目的とする
。
〔発明の概要〕
本発明は、堆積半導体が結晶化しやすいように予め非晶
質基板上に、格子定数が半導体のそれにほとんど等しい
物質の薄い中間層を設けるものでおる。本発明では、ガ
２ス基板上でも低温（（４００℃）で容易に結晶化する
フッ化カルシウム（ＣａＦ２）を中間層として用い、そ
の厚ジを２０＾乃至３００Ａの範囲とすることが特徴で
ある。
質基板上に、格子定数が半導体のそれにほとんど等しい
物質の薄い中間層を設けるものでおる。本発明では、ガ
２ス基板上でも低温（（４００℃）で容易に結晶化する
フッ化カルシウム（ＣａＦ２）を中間層として用い、そ
の厚ジを２０＾乃至３００Ａの範囲とすることが特徴で
ある。
本発明によれば、半導体薄膜の結晶性、特に配向性の改
善に著しい効果が得られた。また、半導体薄膜形成時の
基板温度も低くすることが出来た。
善に著しい効果が得られた。また、半導体薄膜形成時の
基板温度も低くすることが出来た。
例えば、シリコン半導体薄膜の場合、本発明の方法によ
れば、基板温度が４４０℃でも、５１０°Ｃの基板温度
の多結晶シリコン膜の結晶性に相当する半導体薄膜が得
られた。
れば、基板温度が４４０℃でも、５１０°Ｃの基板温度
の多結晶シリコン膜の結晶性に相当する半導体薄膜が得
られた。
次に図面を参照して本発明の詳細な説明１−る。
第１図は本発明のポイントとなるフッ化カルシウム（Ｃ
ａＦり層（２）が非晶質基板（ガラス板）（１）上に形
成された状態を示す。フッ化カルシウムの純度は９９．
９％以上であり、真空中においてタングステンボート蒸
着により所定の膜厚の層が堆積テれた。フッ化カルシウ
ム蒸着時の基板温度は２００℃〜４００℃の範囲である
。
ａＦり層（２）が非晶質基板（ガラス板）（１）上に形
成された状態を示す。フッ化カルシウムの純度は９９．
９％以上であり、真空中においてタングステンボート蒸
着により所定の膜厚の層が堆積テれた。フッ化カルシウ
ム蒸着時の基板温度は２００℃〜４００℃の範囲である
。
続いて、同一真空容器内でシリコン半導体薄膜の形成を
行なう。第２図は所定の厚さのフッ化カルシウム層（２
）上に、シリコン薄膜（３）を形成したものである。シ
リコン薄膜は、結晶シリコンをソースとする電子線加熱
法（ＦＣ−ｐｕｎ蒸着）によシ蒸着形成された。蒸着時
の真空度はＩ Ｘ １．０−’Ｔｏｒ’ｒ以下、基板温
度は４２０℃〜５−００℃の範囲であった。シリコン薄
膜の厚さは、応用する半導体装置の種類によって異なる
が、ＭＯ８形電１界効果トランジスタ（ＮＯ８ＦＥＴ）
を作製する場合は、およそ０．３〜０．４μｍの範囲で
あった。
行なう。第２図は所定の厚さのフッ化カルシウム層（２
）上に、シリコン薄膜（３）を形成したものである。シ
リコン薄膜は、結晶シリコンをソースとする電子線加熱
法（ＦＣ−ｐｕｎ蒸着）によシ蒸着形成された。蒸着時
の真空度はＩ Ｘ １．０−’Ｔｏｒ’ｒ以下、基板温
度は４２０℃〜５−００℃の範囲であった。シリコン薄
膜の厚さは、応用する半導体装置の種類によって異なる
が、ＭＯ８形電１界効果トランジスタ（ＮＯ８ＦＥＴ）
を作製する場合は、およそ０．３〜０．４μｍの範囲で
あった。
形成したシリコン薄膜の結晶性の評価は、エックス線回
折法により行なった。非晶質基板上で結晶化した７ツ化
カルシウムおよびシリコン薄膜は（２２０）配向を示す
。従って、フッ化カルシウムの有無および膜厚がシリコ
ン薄膜の結晶性に与える影譬を評価するには、シリコン
（２２０）の配向性を調べれば良い。
折法により行なった。非晶質基板上で結晶化した７ツ化
カルシウムおよびシリコン薄膜は（２２０）配向を示す
。従って、フッ化カルシウムの有無および膜厚がシリコ
ン薄膜の結晶性に与える影譬を評価するには、シリコン
（２２０）の配向性を調べれば良い。
第３図は、本発明によって得られたシリコン半導体薄膜
の結晶性と中間層フッ化カルシウムの膜厚の関係を示す
。フッ化カルシウム層形成時の基板温度は３８０℃、シ
リコン薄膜形成時の基板温度は４４０℃である。シリコ
ン薄膜の厚さはおよそ０．４μｍでめった。
の結晶性と中間層フッ化カルシウムの膜厚の関係を示す
。フッ化カルシウム層形成時の基板温度は３８０℃、シ
リコン薄膜形成時の基板温度は４４０℃である。シリコ
ン薄膜の厚さはおよそ０．４μｍでめった。
第３図に示すように、所定の厚さのフン化カルシ゛ウム
層を、非晶質基板とシリコン薄膜の間に設けることによ
り、シリコン薄膜の結晶性（配向性）を著しく向上させ
ることが出来る。フッ化カルシウム層の厚さが、およそ
２０″ｋから３００＾の１１Ｔ【λ囲で、シリコン薄膜
の結晶性が改善されており、配向性を示す（２２０）回
折強度は、フッ化カルシウム層が誉い場合、あるいは、
５００＾以上の厚さの場合と比較して、本発明によるシ
リコン′Ｉｉ！４膜の（２２０）回折強度は３倍以上強
くなっている。
層を、非晶質基板とシリコン薄膜の間に設けることによ
り、シリコン薄膜の結晶性（配向性）を著しく向上させ
ることが出来る。フッ化カルシウム層の厚さが、およそ
２０″ｋから３００＾の１１Ｔ【λ囲で、シリコン薄膜
の結晶性が改善されており、配向性を示す（２２０）回
折強度は、フッ化カルシウム層が誉い場合、あるいは、
５００＾以上の厚さの場合と比較して、本発明によるシ
リコン′Ｉｉ！４膜の（２２０）回折強度は３倍以上強
くなっている。
第３図から明らかなように、厚さ２０＾乃至３００＾の
範囲のフッ化カルシウム層を設けることが、シリコン薄
膜の結晶性を改善するだめのポイントである。
範囲のフッ化カルシウム層を設けることが、シリコン薄
膜の結晶性を改善するだめのポイントである。
本発明によるシリコン薄膜の電気的特性の評価は、ＭＯ
８形電界効果トランジスタ（ＮＯ８ＦＥＴ）を作製し、
その移動度（μｅ ｆ ｆ）を測定することによシ行な
った。ＭＯＳＦＥＴのゲート絶縁膜はＣＶＤ法による厚
さ１５００Ａの５ｉＯｚを用い、ソースドレーン領域は
燐ＣＰ）イオン注入により形成したＮ−チャン坏ルトラ
ンジスタである。
８形電界効果トランジスタ（ＮＯ８ＦＥＴ）を作製し、
その移動度（μｅ ｆ ｆ）を測定することによシ行な
った。ＭＯＳＦＥＴのゲート絶縁膜はＣＶＤ法による厚
さ１５００Ａの５ｉＯｚを用い、ソースドレーン領域は
燐ＣＰ）イオン注入により形成したＮ−チャン坏ルトラ
ンジスタである。
第３図に示した本発明のシリコン薄膜を用いたチャンネ
ル長（Ｌ）が２０μｍチャンネル幅（Ｗ）が２０μｍの
トランジスタの実効移動度（μｅｆｆ）を表１に示す。
ル長（Ｌ）が２０μｍチャンネル幅（Ｗ）が２０μｍの
トランジスタの実効移動度（μｅｆｆ）を表１に示す。
フッ化フルシウム層が全く無い場合のトランジスタの実
効移動度はわずか５ ｃｍ２／■・ｓｅｃであるが、フ
ッ化カルシウム層を設けることによシ実効移動度の値を
３５ ｃｍ’ ／Ｖ・ｓｅｃにすることが出来る。
効移動度はわずか５ ｃｍ２／■・ｓｅｃであるが、フ
ッ化カルシウム層を設けることによシ実効移動度の値を
３５ ｃｍ’ ／Ｖ・ｓｅｃにすることが出来る。
本実験から、実効移動度の改善に最も効果的なフッ化カ
ルシウム層の厚さは２０Ａ乃至３００Ａの範囲であるこ
とが分る。またとの膜厚の範囲はシリコン薄膜の配向性
が改善される範囲と一致している。以Ｔ−徐ｅ 表 １ シリコンＮ −ｃｈ ＭＯＳＦＥＴの実効移動度（チャ
ンネル幅＝ ２０μｍ 長：２０μｍ）〔発明の他の実
施例〕 シリコン薄膜の代りに、硫化亜鉛（Ｚｎ８）層をＭＯＣ
ＶＤ法によりフッ化カルシウム層上に形成した。原料ガ
スは、ジメチル亜鉛（ＤＭＺ）、硫化水素（Ｈ２Ｓ）お
よびキャリアガス（Ｈ２）であり、硫化亜鉛形成時の基
板温度は６００℃である。
ルシウム層の厚さは２０Ａ乃至３００Ａの範囲であるこ
とが分る。またとの膜厚の範囲はシリコン薄膜の配向性
が改善される範囲と一致している。以Ｔ−徐ｅ 表 １ シリコンＮ −ｃｈ ＭＯＳＦＥＴの実効移動度（チャ
ンネル幅＝ ２０μｍ 長：２０μｍ）〔発明の他の実
施例〕 シリコン薄膜の代りに、硫化亜鉛（Ｚｎ８）層をＭＯＣ
ＶＤ法によりフッ化カルシウム層上に形成した。原料ガ
スは、ジメチル亜鉛（ＤＭＺ）、硫化水素（Ｈ２Ｓ）お
よびキャリアガス（Ｈ２）であり、硫化亜鉛形成時の基
板温度は６００℃である。
硫化亜鉛の結晶性は、シリコン薄膜と同様に、Ｚｎ８（
２２０）回折強度を測定することにより評価された。
２２０）回折強度を測定することにより評価された。
シリコン薄膜と同様に、下地フッ化カルシウム層の厚は
がおよそ２ＯＡ乃至３００Ａの範囲で、硫化亜鉛（２２
０）回折強度に著しい増加が見られ、多結晶硫化亜鉛層
が形成出来た。
がおよそ２ＯＡ乃至３００Ａの範囲で、硫化亜鉛（２２
０）回折強度に著しい増加が見られ、多結晶硫化亜鉛層
が形成出来た。
シリコン薄膜の代シに、燐化ガリウム（Ｇａｐ）層を気
相成長法によシフッ化カルシウム層上ニ形成した。Ｇａ
Ｐの気相成長は通常のＧａ−ＰＣｌ５−Ｈ２系で行ない
燐化ガリウム形成時の基板温度は７００℃である。
相成長法によシフッ化カルシウム層上ニ形成した。Ｇａ
Ｐの気相成長は通常のＧａ−ＰＣｌ５−Ｈ２系で行ない
燐化ガリウム形成時の基板温度は７００℃である。
フッ化カルシウム層上の燐化ガリウムの結晶性はシリコ
ン薄膜と同様にＧａＰ（２２０）回折強度を測定するこ
とによシ評価された。
ン薄膜と同様にＧａＰ（２２０）回折強度を測定するこ
とによシ評価された。
下地フッ化カルシウム層の厚さが、およそ２゜折強度に
著しい増加が見られ、多結晶燐化ガリウム層が形成出来
た。
著しい増加が見られ、多結晶燐化ガリウム層が形成出来
た。
第１図は非晶質基板上にフッ化カルシウム層を形成した
状態を示す断面図、第２図は更にシリコン層を堆積した
断面図、第３図はシリコン膜厚０．４μｍ、基板温度４
４０℃の多結晶シリコンの（２２０）回折強度とフッ化
カルシウム層の膜厚の関係を示す特性図である。 図において、 １・・・非晶質基板、２・・・フッ化カルシウム層、３
・・・シリコン薄膜。
状態を示す断面図、第２図は更にシリコン層を堆積した
断面図、第３図はシリコン膜厚０．４μｍ、基板温度４
４０℃の多結晶シリコンの（２２０）回折強度とフッ化
カルシウム層の膜厚の関係を示す特性図である。 図において、 １・・・非晶質基板、２・・・フッ化カルシウム層、３
・・・シリコン薄膜。
Claims (3)
- （１）非晶質基板上にシリコン半導体薄膜を形成する工
程において、前記非晶質基板上に、２０人乃至３００＾
の厚さのフッ化カルシウム（ＣａＦｚ） 層を形成し、
続ｉて該７ツ化力ルシウム層上にシリコン半導体薄膜を
堆積することを特徴とする半導体薄膜の形成方法。 - （２）半導体薄膜として硫化亜鉛（ＺｎＳ）を用いたこ
とを特徴とする特許 半導体薄膜の形成方法。 - （３）半導体薄膜として燐化ガリウム（Ｇａｐ）を用い
たことｔ特徴とする前記特許請求の範囲第１項記載の半
導体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7381183A JPS59200413A (ja) | 1983-04-28 | 1983-04-28 | 半導体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7381183A JPS59200413A (ja) | 1983-04-28 | 1983-04-28 | 半導体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200413A true JPS59200413A (ja) | 1984-11-13 |
Family
ID=13528910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7381183A Pending JPS59200413A (ja) | 1983-04-28 | 1983-04-28 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200413A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196546A (en) * | 1981-05-27 | 1982-12-02 | Hiroshi Ishihara | Material for electronic element having multilayer structure of semiconductor and insulator |
-
1983
- 1983-04-28 JP JP7381183A patent/JPS59200413A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196546A (en) * | 1981-05-27 | 1982-12-02 | Hiroshi Ishihara | Material for electronic element having multilayer structure of semiconductor and insulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| US5744818A (en) | Insulated gate field effect semiconductor device | |
| US4597160A (en) | Method of fabricating a polysilicon transistor with a high carrier mobility | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| US7390727B2 (en) | Polycrystalline silicon film containing Ni | |
| US20080210934A1 (en) | Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device | |
| Yoon et al. | A high-performance polycrystalline silicon thin-film transistor using metal-induced crystallization with Ni solution | |
| JPH04250669A (ja) | ポリシリコン薄膜半導体装置 | |
| JPS5946414B2 (ja) | 化合物半導体装置 | |
| JPS58158967A (ja) | シリコン薄膜トランジスタ | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPS59200413A (ja) | 半導体薄膜の形成方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR20020027775A (ko) | 인이 도핑된 비정질 막의 금속 유도 결정화 방법 | |
| KR20210027580A (ko) | 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 | |
| EP0043691B1 (en) | Semiconductor device having a polycrystalline semiconductor film | |
| US5051376A (en) | Method for producing semiconductor device and semiconductor device produced thereby | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR960026967A (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JPH04311039A (ja) | 薄膜トランジスタの製造方法 | |
| KR100786801B1 (ko) | 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 |