JPS59190710A - Electromagnetic delay line - Google Patents
Electromagnetic delay lineInfo
- Publication number
- JPS59190710A JPS59190710A JP6623083A JP6623083A JPS59190710A JP S59190710 A JPS59190710 A JP S59190710A JP 6623083 A JP6623083 A JP 6623083A JP 6623083 A JP6623083 A JP 6623083A JP S59190710 A JPS59190710 A JP S59190710A
- Authority
- JP
- Japan
- Prior art keywords
- main body
- body case
- board
- electrode
- delay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 239000000919 ceramic Substances 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の技術分野）
不発明は、電磁遅延線に関し、更には端子ビンを有しな
い電磁遅延線に関する。TECHNICAL FIELD OF THE INVENTION The invention relates to electromagnetic delay lines, and more particularly to electromagnetic delay lines without terminal bins.
（発明の技術的背景）
近年、電磁遅延線は、高集積化に対応して小型化され、
例えばＤＵＡＬ−ＩＮ−ＬＩＮＥ−ＴＹＰＥのＩＣパッ
ケージ等に組み込まｎて用いられている。(Technical Background of the Invention) In recent years, electromagnetic delay lines have been miniaturized in response to higher integration.
For example, it is used by being incorporated into a DUAL-IN-LINE-TYPE IC package.
即ち、従来、を磁遅延線は、一般に本体ケースから突出
する端子ビンがＩＣパッケージのプリント配線基板のビ
ン穴に挿入され又は基板に設けたコネクタに着脱可能に
嵌入されて装着され、用いられている。That is, conventionally, a magnetic delay line is generally used by inserting a terminal pin protruding from a main body case into a pin hole of a printed wiring board of an IC package or removably fitting into a connector provided on the board. There is.
（背景技術の問題点）
しかし、従来の端子ビンを有する！磁遅延線では、端子
ビンがプリント配線基板にその一方の面から貫通されて
装着されるため、プリント配線基板の他方の面に他の電
子部品を装着し又は別個の回路構成をプリントすること
ができず、従って、従来の端子ビンを有する電磁遅延線
を用いた場合にには基板の高集積化が妨げられる欠点が
あった。(Problems of background technology) However, it has a conventional terminal bin! In magnetic delay lines, the terminal pins are mounted through the printed wiring board from one side, making it possible to mount other electronic components or print separate circuitry on the other side of the printed wiring board. Therefore, when a conventional electromagnetic delay line having terminal bins is used, there is a drawback that high integration of the board is hindered.
また、端子ビンをプリント配線基板に装着するためには
フロー半田を含む半田付けにより装着しなければならず
、このため装着手段が著しく駆足されてしまうという他
の欠点も免れない。Furthermore, in order to attach the terminal pin to the printed wiring board, it is necessary to attach it by soldering including flow soldering, which also has another disadvantage in that the attachment means is considerably required.
更には、プリント配線基板にコネクタを介して装着する
と、装着高さが大きくなるためその分だけ大きな空間が
必要になってしまう。Furthermore, if it is attached to a printed wiring board via a connector, the mounting height becomes large, and a correspondingly large space is required.
（発明の目的）
不発明の目的は、プリント配線基板の両面を有効に利用
できる上に種々の装着手段を用いて小さな空間で前記基
板等に装着することができる電磁遅延線を提供すること
にある。(Object of the invention) The object of the invention is to provide an electromagnetic delay line that can effectively utilize both sides of a printed wiring board and can be mounted on the board, etc. in a small space using various mounting means. be.
（発明の概要）
不発明は、コイル及びコンデンサが収納される本体ケー
スにこれらと電気的に接続されるターミナルＳｔ−設け
ると共に本体ケースの周壁面の下面若しくは側面若しく
はこれら両面に跨がって従来の端子ビンに代えて電極を
メタライズによシ設け、この電極をプリント配線基板の
一方の面に種々の装着手段を用いて装着したことｆｔ特
徴とする。(Summary of the Invention) The present invention is to provide a terminal St- electrically connected to the main body case in which the coil and the capacitor are housed, and to provide a terminal St- which is electrically connected to the main body case, and to extend the terminal St- across the lower surface or the side surface of the peripheral wall surface of the main body case, or both of these. The present invention is characterized in that an electrode is provided by metallization instead of the terminal pin, and this electrode is attached to one surface of the printed wiring board using various attachment means.
（発明の実施例） 以下、本発明の実施例を図面を参照して説明する。(Example of the invention) Embodiments of the present invention will be described below with reference to the drawings.
本発明に係る電磁遅延線は、第１図及び第２図に示すよ
うに、本体ケース１を備えている。The electromagnetic delay line according to the present invention includes a main body case 1, as shown in FIGS. 1 and 2.
この本体ケース１には、プリント基板２の一方の面に固
着されている複数のコンデンサ３及び基板２の他方の面
に固着されている複数のコイル４が基板２と共に収納さ
れている。コンデンサ３はチップコンデンサ若しくはブ
ロックコンデンサから成り、上面の電極３ａにコイル４
から延びるリード線４ａがハンダ付は等により固着され
ている。A plurality of capacitors 3 fixed to one surface of a printed circuit board 2 and a plurality of coils 4 fixed to the other surface of the circuit board 2 are housed in the main body case 1 together with the circuit board 2 . The capacitor 3 consists of a chip capacitor or a block capacitor, and a coil 4 is connected to the upper electrode 3a.
A lead wire 4a extending from the terminal is fixed by soldering or the like.
本体ケース１はセラミックから形成され、コイル４側の
長手方向に沿った側壁には、ターミナル部としての複数
のターミナル端子５がケース１の厚さ方向に沿って埋設
され、またコンデンサ３側の側壁の両端には一対のター
ミナル端子５′が同様に埋設されている。The main body case 1 is made of ceramic, and a plurality of terminal terminals 5 as a terminal part are embedded along the thickness direction of the case 1 in the longitudinal side wall on the coil 4 side, and on the side wall on the capacitor 3 side. A pair of terminal terminals 5' are similarly buried at both ends.
これらのターミナル端子５及び５′はそれぞれの上端５
ａ及び５′ａが側壁から突出し、各上端５ａにはコイル
４から延びる他のリード？ＩＭ４ｂが巻きつけられ、又
各上端５１ ａににプリント基板２′ｊｋ介して各コン
デンサ３を共通に電気的に接続する共通リード線６．６
が巻きつけられている。These terminal terminals 5 and 5' are connected to the respective upper ends 5.
a and 5'a protrude from the side wall, and each upper end 5a has another lead extending from the coil 4. A common lead wire 6.6 around which the IM4b is wound and which electrically connects each capacitor 3 in common to each upper end 51a via the printed circuit board 2'jk.
is wrapped around it.
前記本体ケース１の外壁面には、第１図乃至第３図に示
すように、前記側壁から底壁に跨がって略り字形の電極
Ｔが設けらｎている。各電極７はターミナル端子５及び
５′と対応した位置に厚膜印刷により設けられ、第４図
に示すように、それぞれのターミナル端子５及び５′に
その各下端面全弁して電気的に接続されている。As shown in FIGS. 1 to 3, an abbreviated-shaped electrode T is provided on the outer wall surface of the main body case 1, extending from the side wall to the bottom wall. Each electrode 7 is provided by thick film printing at a position corresponding to the terminal terminals 5 and 5', and as shown in FIG. It is connected.
このような構造を有する不発明の電磁遅延線は、本体ケ
ース１にエポキシ樹脂が注入されてモールドさｎ１第４
図及び第５図に示すように、カバーケース８が被着され
、これにより完成品として用いられる。尚、本体ケース
１の底壁には長手方向に沿ってスペーサ９が取り付けら
れている。The uninvented electromagnetic delay line having such a structure is made by injecting epoxy resin into the main body case 1 and molding it.
As shown in the drawings and FIG. 5, a cover case 8 is applied, and the finished product is used. Note that a spacer 9 is attached to the bottom wall of the main body case 1 along the longitudinal direction.
次に、不発明の′電磁遅延線の使用態様について説明す
る。Next, the manner in which the inventive electromagnetic delay line is used will be explained.
即ち、例えば図示しないＩＣパッケージのプリント配線
基板の一方の面に、本体ケース１の底壁まで延びる電極
１を従来の端子ビンに代えて係止させ、電極７をこのプ
リント配線基板の一方の面に４電エポキシにより接着し
、電磁遅延線全基板に装着する。このよりに、電極Ｔ全
端子ピンに代えて基板に固着すると、基板の他方の面に
従来のように端子ビンが突出することがないので、基板
の他方の面をそのまま有効に利用することができる。ま
た面状の電極７ｅ接着するので、フロー半田を含む半田
付けの外に上述の導電エポキシや半田ディラグなど種々
の固着手段を用いて電極７を基板に固着することができ
る。そして、本体ケース１の底壁にスペーサ９を取り付
けたので、電極１を固着するために遅延線を基板に押し
付けても前記固着手段が基板に拡がることがない。That is, for example, an electrode 1 extending to the bottom wall of the main body case 1 is fixed to one surface of a printed wiring board of an IC package (not shown) in place of a conventional terminal pin, and an electrode 7 is fixed to one surface of the printed wiring board of an IC package (not shown). Glue it with 4-electro epoxy and attach it to all the electromagnetic delay line boards. As a result, when the electrode T is fixed to the board instead of all terminal pins, the terminal pin does not protrude from the other side of the board as in the conventional case, so the other side of the board can be used effectively as it is. can. Further, since the planar electrode 7e is bonded, the electrode 7 can be fixed to the substrate by using various fixing means such as the above-mentioned conductive epoxy or solder derag in addition to soldering including flow soldering. Since the spacer 9 is attached to the bottom wall of the main body case 1, even if the delay line is pressed against the substrate in order to fix the electrode 1, the fixing means will not spread to the substrate.
更に、電極７全固着する場合には本体ケース１の底壁と
基板との間に空間が生ずることがないので、：Ｍ延線の
装着高さが大きくなることもない。Furthermore, when the electrodes 7 are completely fixed, no space is created between the bottom wall of the main body case 1 and the substrate, so the mounting height of the :M wire does not become large.
尚、本体ケース１はセラミックの外に耐熱性２７０℃以
上のメタリック可能な樹脂から形成するようにしてもよ
い、また、カバーケース８をセラミック、樹脂若しくは
金属のいずれから形成すると、周辺回路による電気、磁
気的影響から遅延線を保護することができる。In addition, the main case 1 may be made of a heat-resistant metallic resin other than ceramic, and if the cover case 8 is made of ceramic, resin, or metal, electricity from peripheral circuits may be , can protect the delay line from magnetic influences.
ところで、カバーケース８に、第６図に示すように、ス
ルホール８８を設けると共にこのスルホールに電気的に
接続される電極７′を設けると、ターミナル端子５及び
５′の各上端５ａ、、５’ａｋスルホ一ルｇａＫ挿入す
るだけで前記各電極Ｉとカバーケース８の電極Ｔ′とを
電気的に接続することができるので、カバーケース８上
に他の本発明遅延線を重ねて多段にすることで遅延特性
の異なる組み合わせ体の遅延線を得ることが可能になる
。By the way, if the cover case 8 is provided with a through hole 88 and an electrode 7' electrically connected to this through hole, as shown in FIG. 6, the upper ends 5a, 5' of the terminal terminals 5 and 5' Since each electrode I and the electrode T' of the cover case 8 can be electrically connected by simply inserting the ak through hole gaK, another delay line of the present invention can be stacked on the cover case 8 to form a multi-stage structure. This makes it possible to obtain delay lines with combinations of different delay characteristics.
また、カバーケース８の上面には回路をプリントするこ
ともできる。Further, a circuit can also be printed on the upper surface of the cover case 8.
第７図Ａ乃至Ｈには不発明に係るターミナル部の変形例
が示されている。ｆｊｌｌち、第７図Ａでは本体ケース
１の側壁に設けたスルホール１＆と側壁の端面にメタラ
イズされている電極１ｂとからターミナル部が形成され
ている。同図Ｂでは側壁のスルホール１ａとこのスルホ
ールに挿入されている電極板ＩＣとから形成されている
。同図Ｃでは側壁の凹所のスルホール１ａ及び端面にメ
タライズされている電極１ｂとから同図りでは凹所のス
ルホールｉａ及びこのスルホールに挿入されている電極
板１Ｃとからそれぞれ形成されている。また、同図Ｅで
は側壁の凹所のスルホール１ａ及び端面の電極１ｂと更
に本体ケース１の底面に設けられ、コンデンサ３の下面
の電極が接続される電極１ｄとから形成され、同図Ｆで
は側壁凹所のスルホール１ａ及びこのスルホールに挿入
されている電極板１Ｃと、コンデンサ３電極接続用の前
記ｔｏｌｄとから形成されている。更に、同図Ｇでは側
壁凹所のスルホール１ａ及び側壁端面の電極１ｂと、装
着用の前記電極７から本体ケース１の底面まで突出して
埋設されているコンデンサ３１！極接続用の電極１ｅか
ら、又同図Ｈでは側壁凹所のスルホール１ａ及びこのス
ルホールに挿入されている電極板１Ｃと、前記突出し埋
設されている電極１ｅとから形成されている。FIGS. 7A to 7H show modified examples of the terminal portion according to the invention. In FIG. 7A, a terminal portion is formed from a through hole 1& provided in the side wall of the main body case 1 and an electrode 1b metallized on the end surface of the side wall. In the figure B, it is formed from a through hole 1a in the side wall and an electrode plate IC inserted into this through hole. In the figure C, a through hole 1a in a recess in the side wall and an electrode 1b metallized on the end surface are formed, and in the same figure, a through hole ia in a recess and an electrode plate 1C inserted into the through hole are formed, respectively. In addition, in the figure E, it is formed from the through hole 1a in the recess in the side wall, the electrode 1b in the end face, and the electrode 1d that is further provided on the bottom face of the main body case 1 and to which the electrode on the lower face of the capacitor 3 is connected, and in the figure F, It is formed from a through hole 1a in a side wall recess, an electrode plate 1C inserted into this through hole, and the above-mentioned told for connecting the capacitor 3 electrodes. Furthermore, in FIG. G, there is a through hole 1a in the side wall recess, an electrode 1b on the end surface of the side wall, and a capacitor 31 that is buried and protrudes from the mounting electrode 7 to the bottom of the main body case 1! It is formed from an electrode 1e for pole connection, and in FIG. H, a through hole 1a in a side wall recess, an electrode plate 1C inserted into this through hole, and the protruding and buried electrode 1e.
（発明の効果）
本発明によれば、本体ケースにコイル及びコンデンサと
電気的に接続されるターミナル部を設け、かつ本体ケー
スの外壁面に前記ターミーナル部と電気的に接続される
電極全従来の端子ビンに代えて設けたことで、電極をプ
リント配線基板の一方の面に固着するだけで遅延線の基
板への装着を行うことができる。(Effects of the Invention) According to the present invention, the main body case is provided with a terminal portion electrically connected to the coil and the capacitor, and the electrode electrically connected to the terminal portion is provided on the outer wall surface of the main body case. By providing the terminal pin instead of the terminal pin, the delay line can be attached to the printed wiring board simply by fixing the electrode to one surface of the printed wiring board.
従って、従来のように基板の他方の面筐で端子ビンが突
出することがなくなるので基板の両面を有効に利用して
更にＩＣパッケージ等の集積化を画ることができる。ま
た、面状の電極を基板に固着するに際しては半田付けの
外に導電エポキシその他の種々の手段を利用できるので
、遅延線の装着手段が駆足されることがなく、又電極を
介して遅延線を基板に装着する場合には遅延線の本体ケ
ースと基板との間に空間が生ずることがないので、実質
的に遅延線自体を小型化したと同一の効果が得られる。Therefore, since the terminal pins do not protrude from the casing on the other side of the board as in the conventional case, both sides of the board can be effectively utilized to further integrate IC packages and the like. In addition, when fixing a planar electrode to a substrate, conductive epoxy or other various means can be used in addition to soldering, so there is no need to use a means for attaching a delay line, and the delay line can be attached via the electrode. When the line is attached to the board, no space is created between the main body case of the delay line and the board, so that the effect substantially the same as that of miniaturizing the delay line itself can be obtained.
従って、本発明の遅延線を遅延線チップとして厚膜ＩＣ
内に組み込むことも可能になる。Therefore, the delay line of the present invention can be used as a delay line chip in a thick film IC.
It is also possible to incorporate it inside.
第１図乃至第３図は本発明に係る電磁遅延線をそれぞれ
示す正面図と平面図及び底面図、第４図は不発明に係る
電磁遅延線のカバーケースを含む側面図、第５図は本発
明に係る電磁遅延線の斜視図、第６図は本発明に係るカ
バーケースの変形例、第７図Ａ乃至Ｈにターミナル部の
変形例全それぞれ示す図である。
１・・・・・・・・・・・・・・・・・・・・本体ケー
ス２・・・・・・・・・・・・・・・・・・・・・プリ
ント基板３・・・・−・・・・・・・・・・・・・コン
デンサ４・・・・・・・・・・・・・・・・・・・・−
コイル 。
５．５′・・・・・・・・・・・・ターミナル端子７．
７′・−・・・−・・・・・電極
８・・・・・−・・・・・・・・・・・・・・カバーケ
ース９・・・・・・・・・・・・・・・・・・・・・ス
ベーサ第７
（ｃｒ）
／／
＜Ｈ）1 to 3 are a front view, a top view, and a bottom view respectively showing the electromagnetic delay line according to the invention, FIG. 4 is a side view including a cover case of the electromagnetic delay line according to the invention, and FIG. FIG. 6 is a perspective view of the electromagnetic delay line according to the present invention, FIG. 6 shows a modification of the cover case according to the invention, and FIGS. 7A to 7H show all modifications of the terminal portion. 1・・・・・・・・・・・・・・・・・・・・・ Main body case 2・・・・・・・・・・・・・・・・・・ Printed circuit board 3...・・－・・・・・・・・・・・・・・・Capacitor 4・・・・・・・・・・・・・・・・・・・−
coil. 5.5'・・・・・・・・・Terminal 7.
7'・-・・・・・・・Electrode 8・・・・・−・・・・・・・・・・・・・・・・Cover case 9・・・・・・・・・・・・・・・......Subesa No. 7 (CR) // <H)
Claims (1)
磁遅延線であって、前記本体ケースは前記コイル及びコ
ンデンサと電気的に接続されるターミナル部ｔ−有し、
前記本体ケースの外壁面には前記ターミナル部と電気的
罠接続される電極がメタライズされていることを特徴と
する電磁遅延線。An electromagnetic delay line including a main body case in which a coil and a capacitor are housed, the main body case having a terminal portion t- electrically connected to the coil and the capacitor,
An electromagnetic delay line characterized in that an electrode that is electrically connected to the terminal portion is metalized on the outer wall surface of the main body case.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6623083A JPS59190710A (en) | 1983-04-14 | 1983-04-14 | Electromagnetic delay line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6623083A JPS59190710A (en) | 1983-04-14 | 1983-04-14 | Electromagnetic delay line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59190710A true JPS59190710A (en) | 1984-10-29 |
Family
ID=13309834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6623083A Pending JPS59190710A (en) | 1983-04-14 | 1983-04-14 | Electromagnetic delay line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59190710A (en) |
-
1983
- 1983-04-14 JP JP6623083A patent/JPS59190710A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677528A (en) | Flexible printed circuit board having integrated circuit die or the like affixed thereto | |
| US5963429A (en) | Printed circuit substrate with cavities for encapsulating integrated circuits | |
| US6373714B1 (en) | Surface mounting part | |
| US20010054754A1 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| JP3201681B2 (en) | Surface mounted hybrid integrated circuit device | |
| US5353194A (en) | Modular power circuit assembly | |
| US4345300A (en) | Recessed circuit module | |
| US4722027A (en) | Hybrid circuit device | |
| JPS59190710A (en) | Electromagnetic delay line | |
| JP2871815B2 (en) | Functional circuit module | |
| JPH0258356A (en) | Device for mounting electronic component | |
| JPH0624136Y2 (en) | Connecting terminal | |
| JPS6022348A (en) | Semiconductor device | |
| JP2792958B2 (en) | Hybrid integrated circuit device | |
| US8503188B2 (en) | Mountable electronic circuit module | |
| JPH0613480A (en) | Semiconductor element housing package | |
| JPH0236262Y2 (en) | ||
| JP3309523B2 (en) | Composite electronic components | |
| JPH0473992A (en) | Hybrid circuit device | |
| JPS5952687U (en) | Mounting structure of electronic components | |
| JPS5914394U (en) | hybrid integrated circuit board | |
| JPH07114339B2 (en) | Electromagnetic delay line | |
| JP3160856B2 (en) | Inductor components for IC mounting | |
| JPH0590728A (en) | Hybrid integrated circuit board | |
| JPH05226518A (en) | Hybrid integrated circuit device |