JPS59188226A - コンパレ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はヒステリシス特性を持ったコンパレータ回路に
関するものであり、特に、集積回路（ＩＣ）に適したコ
ンパレータ回路に関するものである。

〔発明の背景〕

第１図にヒステリシス特性をもったコンノくレータ回路
の一般的な従来例を示す。第２図には前記第１図で示し
たコンパレータ回路の入力。

出力特性を示す。

以下、第１図および第２図を用いて従来のコンパレータ
回路の構成、動作および特性について述べる。

第１図において、第３トランジスタ３と第４トランジス
タ４とで差動対トランジスタが構成されている。

入力端子１に入力する入力信号レベルが前記第４トラン
ジスタ４のベースに印加されている基準電圧源１１の電
圧値（Ｖｒｇｆ）に達するまでは前記第６トランジスタ
３は導通、トランジスタ４は非導通状態である。

そのために、第８トランジスタ８は非梼通であり、出力
トランジスタ９は導通状態であるから、出力端子１４の
出力はローレベル（Ｖｚ、）となっている。

そして、前記入力信号のレベルが高くなり、第１のスレ
シホールドレベル（ＶＴＨｌ）以上え達すると該差動対
トランジスタを構成する第３゜第４トランジスタ３，４
の状態が反転する。これによって該出力トランジスタ９
は非導通となるため、出力端子１４の出力はハイレベル
（■ヨ）となる。

さらに入力信号のレベルを高くし続けても、出力ハイレ
ベル（ＶＨ）に保持される。上記で述べた入力、出力特
性は第２図の（ａ）に示すような特性となる。

ここで前記９３　、第４　ｈランジスタロ、４の反転す
るレベル−すなわち該第１のスレシホールドレベル（Ｖ
ＴＨｌ）は下記の式で示される。

１ ■ＴＨ１＝Ｖｒ６ｆ十−（■ｒ、ｆ−■Ｌ）・・・（１
）２ 鳳＝Ｖｃｏ−融、Ｌ　　　　　　　　　・・・（２）前
記（２）式において、■ｃｃは電源１３の電圧値を示し
、ＲＬは該出力トランジスタ９の負荷抵抗１２の抵抗値
、Ｌは前記負荷抵抗１２に流れる電流値を示す。ＶＬは
通常ｏＶに設計する。前記（２）式において、たとえば
、ｖＣＣ”　””　＋　Ｌ　”　０．１ｙＩＬＡとする
と、融二５叶憚となる。

つぎに、上記で述べた出力がハイレベル（ＶＨ）に保持
された状態から、入力レベルを下けてゆく場合について
述べる。

入力レベルが前述した基準電圧■ｒｅｆより低くなって
も出力はハイレベル（■イに保持され、前記入力信号が
下記の式で表わせる第２のスレシホールドレベル（■Ｔ
Ｈ２）、に達するまで保持され続ける。

１ ■ＴＨ２−■ｒｅｆ　　　（ＶＨ−■ｒｅｆ）　　　”
・（３）２ 、　Ｒ１＋Ｒ２ ■Ｈ＝）ｔｌ　＋　２　＋　、　ｖＣＣ＝（４１前記入
力信号がこの値より低いレベルになった時、出力は反転
しハイレベル（ＶＨ）からローレベルのように（Ｖｚ、
）となる。すなわち、第２図中の（ｂ）で示した入力、
出力特性のようになる。

ハイレベル（ＶＨ）は通常、電源電圧ＣＶＣＣ’）とほ
ぼ等しくされている。（４）式より明らかなように、 Ｒ１＋Ｒ２））Ｒ，の関係を満足する抵抗値とする必要
がある。

いま、上述したような回路を集積回路（ＩＣ）で構成す
る場合を考える。集積回路（ＩＣ）で構成する場合は、
当然消費電力が小さく、抵抗値も小さいことが重要な必
要条件である。

そこで前記＋１１　、　＋２１式において、例えば該電
流ｔを０　、１　ｍＡとした場合には、該負荷抵抗ＲＬ
の値は５０順となり、しかも前記＋３＋　、　［４）式
において求められる条件−すなわち、 Ｒ１＋　Ｒ２＞融　を満足させるためには、Ｒ＋　＋　
Ｒ２）　５ｏｏＫΩとなる。このような高抵抗を必要と
する回路はＩＣＫは不向きである。

また、前記ｉ１１〜（４）式から分かるように第１゜第
２ノスレシホールトレヘル（ｖＴＨｌ）、（■ＴＨ２）
出力のハイ、ローレベル（ＶＨ）、（ＶＬ）の値は抵抗
Ｒ１，Ｒ２、ＲＬの抵抗値に依存しているため、それぞ
れの値を独立に設定することができないという不都合が
あった。

〔発明の目的〕

本発明の目的は、前記従来例で述べた欠点を改善し、第
１．第２のスレシホールドレベル（■ＴＨ１）、（■Ｔ
Ｈ２）１回路出力のハイ、ローレベル（ＶＨ）　、　（
ＶＬ　’）のそれぞれの値を独立に設定でき、しかも必
要な抵抗値および消費電力を小さくし、ＩＣ化に適した
コンパレータ回路を提供することにある。

〔発明の概要〕

前記の目的を達成するために、本発明は前述した第１．
第２のスレシホールドレベル（■ＴＨ１）（■ＴＨ２）
を決定する回路、および出力のハイ、ローレベル（ＶＨ
）、（ＶＬ）を決定する回路をそれぞれ独立回路とし、
しかもそれらのイ１ａを互いに独立した抵抗で設定する
ようにした点に特徴がある。

〔発明の実施例〕

以下、図面を参照して、本発明の実施例について説明す
る。第３図は本発明の一実施例の回略図、第４図は前記
第３図の回路特性を示す図である。ここで、第１図と同
一部分を示すものについては同一の符号で示す。

第３図において反転（→、非反転（（１）の２つの入力
端子を有する増幅回路１５の一方の端子−すなわち、図
示（−Ｆ）端子は信号の入力端子１と接続されている。

また、他方の端子−すなわち図示（→端子には定電流源
１６がスイッチ回路１７を介して接続され。

さらに第１９抵抗１９を介して前述した基準筆圧；源１
１が接続されている。

上記増幅回路１５の前述した出力端子１４には、前述し
た９荷抵抗１２の一方の端子が接続され、前記負荷抵抗
１２０仙方の端子は、前述した電源１３に接続されてい
る。また、上記出力端子１４は。

上記スイッチ回路１７０制御端子に接続されている。

以上、第３図の構成について説明した。以下、動作につ
いて詳細に述べる。

入力端子１に入力した信号がローレベルの時は、出力端
子１４の出力もローレベル（ＶＬ）である。したがって
、その時、該スイッチ回路１７の制御端子はローレベル
である。　　　　　゛ここで、該スイッチ回路１７はそ
の制作１信号がローレベルの時導通状昨になるように設
計されている。よって、該定電流源１６の定電流ｔ１が
該第１９抵抗１９を介して該基準電圧源１１に流れ込む
。

したがって、上記増幅回路１５の反転レベル、つまり第
１のスレシホールドレベル（ＶＴＨｌ）ハ下記の値とな
る。

ＶＴＨｌ　＝　Ｖｒｅｌ　＋　Ｒ３，Ｌ＋　　　　　　
・・（５）ここでＲ５は前記第１９抵抗１９の抵抗値を
示す。

この状態から入力信号のレベルを次第に上げてゆくと、
その値が上述の（５）式で示した第１のスレシホールド
レベル（ＶＴＨｌ）以上に達した時上記増幅回路１５の
出力は反転し、出力ψＨＮ子１４の出力はハイレベル（
■Ｈ）に７’、Ｃ７）。

同時に、該スイッチ回路１７は切断されるため今まで該
基準電圧源１１に流れ込んでいた定電流ｔ１もしゃ断さ
れる。このため上記増幅回路１５０″！スレ・シ、ホー
ルド電圧、つまり第２のスレシボールドレベル（ＶＴＨ
２）は Ｖ７’Ｈ２＝　Ｖｒｅｌ　　　　　　　　　　　＝−＋
６１となる。その後、ひき続き入力信号のレベルを上げ
ていっても出力はハイレベル（％）に保持”される。

上述した入力、出力特性は、本発明の動作を示した第４
図中（Ｃ）で示すようになる。

つぎに前述したのとは逆に、入力信号のレベルを、ハイ
レベルより次第に下げてゆく。

入力信号レベルが上記第２のスレシホールドレベル（■
ＴＨ２＝Ｖｒｅｆ）に達するまでは、出力端子１４の出
力はハイレベル（Ｖ＃）に保持される。

そして、前記入力信号が第２のスレシホールドレベル（
ＶＴＨ２）以下に達した時、上記出力レイ１ルは反転し
て、ローレベル（Ｖｚ、）にナル。

この時の入力、出力特性を第４図中（ｄ）に示す。

以上、第３図に基づいて、本発明の一実施例。

のコンハレータ回路の動作について述べたが、この回路
の第１．第２のスレシホールドレベル（ＶＴＨｌ）、（
■ＴＨ２）および出力の・・イ、ローレベル（■Ｈ）、
（ｖＬ）の値はそれぞれ独立に設定できる。

たとエバ、篇１のスレシホールドレベル（ＶＴＨｌ）は
、前記（５）式よりＲ３、ｉ、の値によって決まるため
、前記Ｒ３およびＬｌのどちらか一方の値を変えること
で、容易に前記第１のスレシホールドレベル（ＶＴＨｌ
）の値を設定することができる。

しかも、これらの値を変えても、他の設定レベルには何
ら影響がない。

つぎに第５図を参照して、本発明の仙の実施＼ 例について説明する。図において、第１，５図と同一の
符号は同一または同等部分をあられしている。

前記第３図に示す実施例との違いは、出力段とスイッチ
回路１７の制御信号を発生せしめる回路とを分離したこ
とにある。

上記増幅回路１５の反転出力は、第２０，２ｉ　）ラン
ジスタ２０．２１のベース電極と接続され、該第２１ト
ランジスタ２１のコレクタ電極には前述した角荷抵抗１
２が接続されており、かつ、このコレクタ電極には前述
した出力端子１４が接続されている。

一方、該第２０トランジスタ２０のコレクタ電極は、イ
ンピーダンス手段２２を介して前述した電源１６に接続
されており、さらに上記第２０トランジスタ２０のコレ
クタ電極は、該スイッチ回路１７の制御端子に接続され
ている。第５図に示すコンパレータ回路の動作および入
力、出力特性は前述した第６図および第４図に示す特性
とほぼ同様である。

第６図は前記第５図で示した実施例の具体的な回路の一
例を示す図である。図において、前記第１．３．５図と
同一の符号は、同一または同等部分をあられしている。

以下、まず構成について説明する。前述した差動対トラ
ンジスタを構成する第３．第４トランジスタ３，４の共
通エミッタには、前述した定電流源５の一端が接続され
ている。前記定電流源５の他端は電源１３に接続されて
いる。

また、該第３トランジスタ３のベース端子ニは、入力端
子１が接続され、そのコレクタにはダイオード接続した
第６トランジスタ６が接続されている。前記第６トラン
ジスタ６のエミッタはエミッタ抵抗２３を介して接地さ
れている。

そして該第４トランジスタ４のベース端子［は、第１９
抵抗１９を介して、基準電圧源１１が接続されている。

前記第４トランジスタ４のコレクタは接地されている。

該第６トランジスタ６のベース、コレクタ接続点には第
２８．５０　）ランジスタ２８．５０のベースが接続さ
れている。該第２８トランジスタ２８のエミッタは、エ
ミッタ抵抗２９を介して接地されており、前記第２８ト
ランジスタ２８のコレクタは、ダイオード接続された第
２７トランジスタ２７のベース、コレクタ接続点に接続
されている。

また、前記第２７トランジスタ２７のエミッタは第２６
抵抗２６を介して電源１６に接続されていも該ｆ４２７
　）ランジスタ２７のベース、コレクタ接続点には、第
２５トランジスタ２５０ペースが接続され、前記第２５
トランジスタ２５のエミッタは、抵抗２４を介して前記
電源１６に接続されている。さらに前記第２５トランジ
スタ２５のコレクタは、該第４トランジスタ４０ベース
と接続されている。

８亥第３０トランジスタ３０のエミッタは、エミッタ抵
抗３１を介して接地され、そのコレクタは負荷抵抗１２
を介して電源１３に接続されている。

また、該トランジスタ３０のコレクタは出力端子１４に
接続されている。

以上、回路の構成について説明したがつぎに動作につい
て説明する。

入力端子１に入力した信号レベルがローレベルの時は、
該肌３トランジスタ６が導通状態であるので該第６トラ
ンジスタ乙に定電流源５で定まる電流が流れる。

この時、周知のように該第６トランジスタ６と該第２８
．３０　）ランジスタ２８および３０はカレントミラー
回路を構成している。したがって、該第６トランジスタ
６のエミッタ抵抗２３と、前記第２８ｊＯ）ランジスタ
２８および３０のそれぞれのエミッタ抵抗２９および３
１との抵抗比で決まる電流が、該第２８．３０　）ラン
ジスタ２Ｂ、ろＯに流れる。

そして、該第２８トランジスタ２８のコレクタには同様
に、該第２７．２５　）ランジスタ２７．２５および該
第２６．２４抵抗２６　、２４で構成されたカレントミ
ラー回路が接続されている。該第２５トランジスタ２５
には、該第２６．２４抵抗２６．２４の抵抗比で決まる
電流Ｌｌが流れろ。

よって該第４トランジスタ４のペース電圧。

つｆ’１ｍ１のスレシホールドレベル（■ＴＨ１）ハ下
記の値となる。

■ｒＨ１”　Ｖｒ、ｆ＋　Ｒ５、ｉ、　　　　　・・・
（５）ここで、亀は該第１９抵抗１９の抵抗値を示す。

また、前述した入力信号がローレベルである時、該第３
０トランジスタろ０も導通状態であるため、そのコレク
タ電圧（すなわち出力のローレベル（ＶＬ）　）は ＶＬ”ＶＣＣ−ＲＬ　、’２・１６１ となる。ここで、ｔ、は負荷抵抗１２を流れる電流であ
る。

例えば、ｖ、、　＝　ｓｖ　、　ｉ、　＝　ｏ、１ｍＡ
、ｒｔＬ＝ｓｏＫｎと仮定すればｖＬ＝　ｏＶとなる。

次に入力信号のレベルを上げてゆく。その値が上述の（
５）式で示した第１のスレシホールド電圧（■ＴＨ１）
以上に達した時、該差動対トランジスタを構成する第６
．第４トランジスタ３，４は反転し、該第６トランジス
タ３は非導通、該第４トランジスタ４は導通となる。

そのために、該第２８．３０　）ランジスタ２８および
３０も非導通となり、それぞれのコレクタ電流が流れな
いため、出力は反転してハイレベル（■Ｈ）ＶＣなる。

また、該第２５トランジスタ２５のコレクタ電流も流れ
ないため、該第４トランジスタ４０ペース端子電圧は該
基準電圧源１１の電圧ＩＰＥＶｒ、ｆとなる。よって第
２のスレシホールドレベル（ＶＴＨ２）ハｖＴＨ２”　
■ｒｅｆ　　　　　　　　　　　　　　・＝　ｆ７１と
なる。

その後続けて入力信号のレベルを上げていっても、出力
はノ・イレベル（■いに保持される。

上述した入力、出力特性は、前記第４図中（Ｃ）で示す
ようになる。

つぎに、入力信号のレベルを下げてゆ（。入力信号のレ
ベルが該第２のスレシホールドレベル（ＶＴＨ２）以下
に達すると前述した該差動対トランジスタを構成する第
３．第４）ランジスタ３．４は反転し、出力端子１４の
出力信号はノ・イレベル（■Ｈ）からローレベルに反転
する。

以上の入力、出力特性を第４図中（ｄ、）に示す。

以上２本発明のコンパレータ回路の動作について説明し
たが、これから明らかなように、不発明回路におけるｆ
ｉｉ、第２のスレシホールドレベル（■ＴＨ１）、（Ｖ
ＴＨ２）および出力の・・イ。

ローレベルＶ、、Ｖゎの値は、それぞれ互いに独立して
設定することができる。

たとえば、第１のスレシホールドレベル（ＶＴＨｌ）は
、前記（５）式より、Ｒ３，ｉ、の値により決まる。

ゆえに、前記Ｒ３およびＬｌのどちらか一方の値を変え
ることで、容易に前記第１のスレシホールドレベル（■
ＴＨ１）の値を設定でき、しかも、これらの値を変えた
としても、他の設定レベルには何ら影響を与えない。

マタ、出力のローレベル（Ｖｚ、）は、前記（ｂ）式よ
りＲｚ、　、Ｌｔの値により決まる。よって前記ＲＬの
値または１．の値を変えることで設定値を任意に可変で
き、しかも、第１．第２のスレシホールドレベル（■Ｔ
Ｈ１）、（■ＴＨ２）の値には影響を与えない。

また、従来回路ではＲ１−１−Ｒ２＞Ｃの関係式カーあ
り、そのためＦＬｂ　＝　５ｏＫｎと設定した場合に（
まＲ１＋　Ｒ２）　５ｏｏＫｎという抵抗値が必要とな
りＩＣ回路には不向きであった。

しかし、本発明のコンパレ−タ回路ではＦＬ５．　ｒ（
ｚが互いに関連がないので、独立した抵抗値に設定する
ことができる。また、抵抗値を小さくすることができる
ためＩＣ回路に適した回路である。

なお、前記の場合においては、差動対トランジスタとし
て、　ＰＮＰ型バイポーラトランジスタを用いたが、こ
れはＮＰＮ型バイポーラトランジスタまたはＰチャネル
、Ｎチャネル絶縁型電界効果トランジスタ等の増幅機能
をもった素子であっても良いことは当然である。

〔発明の効果〕

本発明は前記のように、第１．第２のスレシホールドレ
ベル■ＴＨ１，ＶＴＨ２を決定する回路および出力レベ
／ｌ／Ｖ□、ＶＬを決定する回路をそれぞれ独立回路と
し、しかも、それらの値を互いに独立した抵抗で設定す
るようにしたので、抵抗値を小さく、かつ、消費電力を
少なくすることができるという利点がある。

【図面の簡単な説明】

第１ゝ図は従来のコンパレータ回路図、第２図は前記紀
１図に示す回路の入力、出力特性を示す図、第３図は本
発明の一実施例の回路図、第４図は前記紀３図の実施例
のコンパレータ回路における入力、出力特性を示す図、
第５図は本発明の他の実施例の回路図、第６図は前記他
の実施例の具体的な回路の−１９１１を示す図である。 １・・入力信号 １１・基準電圧源 １４・・・出力端子 １５・・増幅回路 １６・・・市電流源 １７・・・スイッチ回路 １９・・・抵抗 第　７図 第２図 第３図 第４図 第５図 第　　乙　　医ユ

Claims (1)

【特許請求の範囲】
1. （１）抵抗を介して基準電圧源に接続された第１の入力
   端子、入力信号が供給される第２の入力端子、および負
   荷抵抗を介して電源に接続された出力端子を有する差動
   増幅回路と、一方の端子が前記電瀞に接続され、他方の
   端子がスイッチング手段を介して、前記差動増幅回路の
   第１の入力端子に接続された定電流源と、前記差動増幅
   回路の出力レベルに応じて、前記スイッチング手段を開
   閉制御する手段とを具備したことを特徴とするコンパレ
   ータ回路。