JPS59181532A - Surface treatment - Google Patents
Surface treatmentInfo
- Publication number
- JPS59181532A JPS59181532A JP5565583A JP5565583A JPS59181532A JP S59181532 A JPS59181532 A JP S59181532A JP 5565583 A JP5565583 A JP 5565583A JP 5565583 A JP5565583 A JP 5565583A JP S59181532 A JPS59181532 A JP S59181532A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aperture
- photoresist layer
- photoresist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004381 surface treatment Methods 0.000 title description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract 2
- 238000003672 processing method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 23
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 229910010272 inorganic material Inorganic materials 0.000 abstract 1
- 239000011147 inorganic material Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 241001454768 Mentzelia nuda Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は各種半導体装置の製造工程において用いられる
表面処理法に係わる。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a surface treatment method used in the manufacturing process of various semiconductor devices.
背量技術とその問題点
各種半導体装置の製造工程において、その半導体基体に
、相互に所定の位置関係をもって或いはその一部が共通
するように２種以上のパターン、例えば第１のパターン
を有する不純物導入領域パターンと、第２の・母ターン
を有する電極・セターンとを異なる処理工程で形成する
必要がある場合が多々ある。Back weight technology and its problems In the manufacturing process of various semiconductor devices, impurities that have two or more types of patterns, for example, a first pattern, have a predetermined positional relationship with each other or have a part in common on the semiconductor substrate. There are many cases where it is necessary to form the introduction region pattern and the electrode/setan having the second main turn in different processing steps.
この場合、両パターンの相互の位置関係を高精度に設定
できるように、例えば両パターンの開口を有する第１の
フォトレジスト層ヲ、各パターンの処理を施すべき半導
体基体表面に形成し、これの上にこの第１のフォトレジ
スト層の一方の／？パターン開口を閉塞し、他方を開放
する開口を有する第２のフォトレジスト層を形成し゛て
１、第１及び第２のレジスト層をマスクとして１の・ヤ
ターンの処理を施し、その後筒２のレノスト層を除去し
て第２の処理を施すことが考えられている。ところが、
この場合、例えば第２のフォトレジストに対する露光、
現像による／’Ｐターン化において、下層の第１のフォ
トレジスト層が、第２のフォトレノスト層に対する溶剤
によって侵かされることがないように、第１及び第２の
フォトレジスト層の材料選定が難しいなどの欠点がある
。In this case, in order to set the mutual positional relationship of both patterns with high precision, for example, a first photoresist layer having openings for both patterns is formed on the surface of the semiconductor substrate to be processed for each pattern. One of this first photoresist layer on top /? A second photoresist layer having an opening that closes the pattern opening and opens the other is formed, and the first and second resist layers are used as masks to perform the Yaturn process of 1, and then the lens of cylinder 2 is formed. It has been considered to remove the layer and apply a second treatment. However,
In this case, for example, exposure to the second photoresist,
The materials for the first and second photoresist layers are selected so that the underlying first photoresist layer is not attacked by the solvent for the second photorenost layer during the /'P turn formation by development. It has drawbacks such as being difficult.
発明の目的
本発明は上述したように相互に所定の位置関係を有する
或いは一部が共通う“るパターンを有する各種選択的処
理を半導体基体に対して行う場合に適用して確実に２種
類以上のパターンを正確に形成することができるように
し、廿た製造の簡易化を図ることができるようにした表
面処理法を提供するものである。OBJECTS OF THE INVENTION As described above, the present invention can be applied to semiconductor substrates to perform various selective treatments having patterns that have a predetermined positional relationship with each other or that have some parts in common. The purpose of the present invention is to provide a surface treatment method that enables accurate formation of a pattern and simplifies manufacturing.
発明の概襞
本発明においては、例えば半導体弾体の一主面上にｊ！
８１の開口と第２の開口を廟する第１のフォトレジスト
層を形成する工程と、この第１のフォトレノスト層衣匍
に無機物層を形成する工程と、この無機物層上に上述し
た第１の開口に対応する第３の開口を廟する第２のフォ
トレジスト層を形成する工程と、−上述した第１及び第
２のマスクとして上述した例えば半導体基体に不純物等
のイ、オン注入を行う工程とを有する。Overview of the Invention In the present invention, for example, j!
81 and the second opening, forming an inorganic layer on the first photoresist layer, and applying the above-described first photoresist layer on the inorganic layer. a step of forming a second photoresist layer that forms a third opening corresponding to the opening, and a step of implanting impurities, etc., into the semiconductor substrate, for example, as described above as the first and second masks. and has.
実施例
第１図ないし第８図を参照して本発明による表面処理法
の一例を説明する。この例においては、共通の半導体基
体例えば１の導電型、例えばＮ型のシリコン基体（１）
の１主面（１ａ）に対して、第１のパターンを翁゛する
他の導電型、図の例ではＰ型の不純物導入領域を形成す
る処理工程と、更にどれら第１のパターンの領域と他の
選択された第２のパターンの領域との両者に対して金属
層例えばＭ℃極或いはショットキ接合を形成する金属層
を被着する処理工程とを有する半導体装置の製造方法に
適用する場合について説明する。EXAMPLE An example of the surface treatment method according to the present invention will be explained with reference to FIGS. 1 to 8. In this example, a common semiconductor substrate, for example a silicon substrate (1) of one conductivity type, for example N type, is used.
A processing step of forming an impurity-introduced region of another conductivity type, P type in the example shown in the figure, on one main surface (1a) of the first pattern, and further adding a region of the first pattern. and a process step of depositing a metal layer, for example, a metal layer forming an M°C pole or a Schottky junction, on both the selected region of the second pattern and the other selected region of the second pattern. I will explain about it.
捷ず第１図に示すように、１の導電型例えばＮ型のシｉ
）コ／半導体基体（１）の１主面（１ａ）に第１のフォ
トレジスト層（２）を例えば全面的に塗布し、これに対
して周知の露光現像処理を施こして最終的に得ようとす
る上述した第１及び第２の各パターンに対応する第１及
び第２の開口（３）及び（４）を形成する。（尚、図に
おいては、各・セター／の開口（３）及び（４）は夫々
１つの開口のみを示しているが、これは、夫々１つの開
口に限定されるものではない。）第２図に示すように、
第１のフォトレノスト層（２）上に、５ｉ０２ 、 Ｓ
ｉＮ 、金属等の無機物層（５）をフォトレジスト層（
２）の表面を覆って形成する。この無機物層（５）の被
着は、例えばプラズマＣＶＤ法（ケミカルブニー・や−
デポジット）のように等方的に付着できる方法によって
行う。As shown in FIG.
) / The first photoresist layer (2) is applied, for example, over the entire surface of one main surface (1a) of the semiconductor substrate (1), and then a well-known exposure and development process is performed on it to obtain the final product. First and second openings (3) and (4) corresponding to the first and second patterns described above are formed. (In addition, in the figure, each setter/ opening (3) and (4) shows only one opening each, but this is not limited to one opening each.) Second As shown in the figure,
On the first photorenost layer (2), 5i02, S
The inorganic layer (5) such as iN or metal is coated with the photoresist layer (
Formed to cover the surface of 2). This inorganic layer (5) can be deposited using, for example, a plasma CVD method (chemical bonding method, etc.).
This is done by a method that allows for isotropic attachment, such as a
次に第３図に示すように、この無機物層（５）を介して
基体（１）の第１のフォトレノスト層（２）上に全面的
に第２のフォトレノスト層（６）を形成する。ここに第
１及び第２のフォトレノスト層（２）及び（６）ハ、同
−月料よシなるフォトレジスト層或いは異種のものなど
任意のフォトレノスト材より選定することができる。Next, as shown in FIG. 3, a second photorenost layer (6) is formed entirely on the first photorenost layer (2) of the substrate (1) via this inorganic layer (5). Here, the first and second photorenost layers (2) and (6) can be selected from any photorenost material, such as photoresist layers of the same type or different types.
第４図に示すように、第２のフォトレノスト層（６）に
対して同様に露光現像処理を施して少くとも？Ａ＜ １
の７オトレノスト層（２）の第２の開口（４）上を残し
てこの開口（４）を閉塞とするも、第１の開口（３）は
、これを開放するようなパターンすなわちこの開口（３
）に対応する部分にのみ第３の開口（７）を形成する。As shown in FIG. 4, the second photorenost layer (6) is exposed and developed in the same manner. A< 1
7. Although the second opening (4) of the otorenost layer (2) is left and this opening (4) is closed, the first opening (3) is formed in a pattern that opens it, that is, this opening ( 3
) A third opening (7) is formed only in the portion corresponding to the area.
この場合、開口（力は開口（４）上に至ることない大き
さとするも開口（３）よシは充分大きな開口となし得る
ので、このパターン形成の精度は左程高い精度は要求さ
れない。In this case, the aperture (the force is made large enough so that it does not reach the aperture (4), but the aperture (3) can be made sufficiently large, so the accuracy of this pattern formation is not required to be as high as the one shown above.
そして、第５図に示すように、第１及び第２のフォトレ
ノスト層（２）及び（６）をマスクとしてすなわち第３
及び第１の開口（７）及び（３）を通じて酸化物層（５
）を貫通して半導体基体（１）の−全面（ｌａ）に第２
導電型例えばＰ型の不純物をイオン注入して第１のパタ
ーンを有する不純物導入領域（８）を形成する。Then, as shown in FIG. 5, the first and second photorenost layers (2) and (6) are used as masks, that is, the third
and the oxide layer (5) through the first openings (7) and (3).
) to the entire surface (la) of the semiconductor substrate (1).
An impurity-introduced region (8) having a first pattern is formed by ion-implanting an impurity of conductivity type, for example, P-type.
次に第６図に示すように、第２のフォトレノスト層（６
）と無機物Ｘ層（５）とを除去して第１のフォトレノス
ト層（２）を残してそのｐＡｆ；１及び第２の開口（３
）及び（４）を露呈する。Next, as shown in FIG.
) and the inorganic X layer (5) are removed to leave the first photorenost layer (2) and its pAf;
) and (4) are exposed.
次に第７図に示すように基体（１）上に第１の７メトレ
ノスト層（２）の第１及び第２の開口（３）及び（４）
を通じて金属層例えば不純物導入領域（８）に対しては
オーミック接続ができ、またこの領域（８）が存在しな
い部分、基体領域に対してはショットキ接合を形成し得
る金属層（９）を例えば全面蒸着によって被着形成する
。Next, as shown in FIG.
For example, an ohmic connection can be made to the metal layer (9) through which an impurity-introduced region (8) can be formed, and a Schottky junction can be formed in a part where this region (8) does not exist, for example, to the base region. Formed by vapor deposition.
次に第８図に示すように７オトレノスト層（２）を除去
し、これと共にこれの上の金属層（９）を除去する。す
なわちリフトオフする。このようにすれば金属層（９）
の一部によって不純物導入領域（８）に対［７てオーミ
ック接触をもって電極が形成され、また基体領域（１）
に対しては、ショットキー接合（１０）を形成する電＠
１２ｔ：形成された目的とする半導体装置が得られる。Next, as shown in FIG. 8, the 7-otrenost layer (2) is removed, and together with this, the metal layer (9) thereon is removed. In other words, lift off. In this way, the metal layer (9)
An electrode is formed with ohmic contact with the impurity introduced region (8) by a part of the substrate region (1).
For, the voltage forming the Schottky junction (10) is
12t: The formed target semiconductor device is obtained.
尚、上述の無機物層Ｃ５）は、これを第１のフォトレノ
スト層（２）の開口（３）及び（４）の内周面を含んで
層（２）を完全に覆うことのできるように等方的に被着
できること、この被着に際して、その熱や、エネルギー
によって下層の第１のフォトレジスト層（２）が損傷し
たシ変質することが々いこと、更に、第２のフォトレノ
スト（６）に対する現像処理に際して侵かされることの
ない杓料よシ選ばれる。The above-mentioned inorganic layer C5) is formed so that it can completely cover the layer (2) including the inner peripheral surfaces of the openings (3) and (4) of the first photorenost layer (2). The first photoresist layer (2) underneath is often damaged or deteriorated due to the heat and energy during this deposition, and the second photoresist layer (6) A ladle is selected that will not be attacked during the development process.
上述した例においでは、第１のフォトレジスト層によっ
て’Ｆｌｔ＆金属のリフトオフマスクとして用いた場合
であるが、更にこのリフトオフによって、金属層をパタ
ーン化する場合、これの基体（１）に対する・母ターン
の縁部のいわゆる”きれ“が良く々るように第１のフォ
トレノスト層下にひさしを形成する方法を採ることもで
きる。この場合の一例を第９図ないし第１４図を参照し
て説明する。この場合、まず、第９図に示すように、１
の導電型例えばＮ型を有する半導体基体（１）を設け、
その−主面（１ａ）上に８１０２或いはＳｉＮ等の無機
物マスク層（１１）を形成し、これの上に第１のフォト
レノスト層（２）を塗布し、この第１のフォトレノスト
層（２）に対して前述した例の第１図で説、明した第１
及び第２の開口（３）及び（４）を穿設する。In the above example, the first photoresist layer is used as a 'Flt&metal lift-off mask, but when the metal layer is further patterned by this lift-off, the mother turn of this with respect to the substrate (1) is It is also possible to adopt a method of forming an eave under the first photorenost layer so that the so-called "cut" of the edge of the photorenost layer is well formed. An example of this case will be explained with reference to FIGS. 9 to 14. In this case, first, as shown in FIG.
A semiconductor substrate (1) having a conductivity type, for example, N type, is provided,
An inorganic mask layer (11) such as 8102 or SiN is formed on the main surface (1a), and a first photorenost layer (2) is applied on this. On the other hand, the first
and second openings (3) and (4).
そして、第１のレジスト層（２）の第１及び第２の開口
（３）及び（４）を通じてマスク層旧）をエツチングし
て、これに開口（３）及び（４）に対応する開口（１３
）及び（１４）を穿設する。この場合のエツチングは、
オーバーエツチングさせて開口（！９及び側が、夫々開
口（３）及び（４）よシ幅広とされて開口（３）及び（
４）の内縁が開口（１３）及び（１４）の内縁より内１
ｕｌｌに突出してひさしを形成するようにする。Then, the mask layer (old) is etched through the first and second openings (3) and (4) of the first resist layer (2), and the openings ( 13
) and (14) are drilled. In this case, etching is
The opening (!9) and side are made wider than openings (3) and (4) by over-etching, respectively.
The inner edge of 4) is 1 inward than the inner edge of openings (13) and (14).
Make it protrude from the ul to form a canopy.
次に第１１図に示すように前述した実施例における第２
図及び第３図で説明したと同様の無機物層（５）を全面
的に形成し、この無機物層（５）を介して、第２のレノ
スト層（６）を形成する。Next, as shown in FIG.
An inorganic layer (5) similar to that explained in FIGS. 3 and 3 is formed over the entire surface, and a second renost layer (6) is formed via this inorganic layer (5).
次に、第１２図に示すように前述した実施例の第４図に
おけると同様に第１のレノスト層（２）の第２の開口（
４）は少くとも閉塞し、第１の開口（３）を開放するよ
うにこれに対応する第３の開口（力を形成する。そして
、第２及び第１のフォトレジスト層（６）及び（２）を
マスクとして酸化物層（５）を通じて半導体基体（１）
の主面（Ｉａ） ＆て例えばＰ型の不純物をイオン注入
して、第１の・ぞターンを有する不純物導入領域（８）
を形成する。Next, as shown in FIG. 12, the second opening (
4) is at least occluded and the corresponding third opening (forced) to open the first opening (3); and the second and first photoresist layers (6) and ( 2) is used as a mask to pass the semiconductor substrate (1) through the oxide layer (5).
For example, a P-type impurity is ion-implanted into the main surface (Ia) and an impurity-introduced region (8) having a first turn is formed.
form.
次に、第１３図に示すように、第２のフォトレジスト層
（６）とこれの下の酸化物層、すなわち無機物層（５）
を除去して全面的に第７図で説明したと同様な金属層（
９）を例えば蒸着によって被着する。この揚台基体（１
）の上方よシの基体（１）の主面に対して例えば垂直方
向からの蒸着によって金属層（９）の形成ヲ行って、こ
の金属層（９）が第１の７オトレジストｒｆ！ｉ（２＋
のマスク層（ｌυの窓（１３１１及び（１４１より突出
したひさしの下には金属層（９）が形成されない空洞部
（ｌ渇が形成されるようにする。Next, as shown in FIG. 13, a second photoresist layer (6) and an oxide layer below this, that is, an inorganic layer (5) are formed.
is removed and the entire surface is covered with a metal layer (
9) is applied, for example by vapor deposition. This platform base (1
), a metal layer (9) is formed by, for example, vertical vapor deposition on the main surface of the substrate (1) from above, and this metal layer (9) forms the first 7 photoresist rf! i(2+
Under the mask layer (1311) and the eaves protruding from (141), a cavity is formed in which the metal layer (9) is not formed.
その後第１４図に示すように、第１のフオトレソス）７
ｍ（２＋を除去して、これの上の金＋＠Ｍ（９１を除去
すなわちリフトオンする。このようにして、例えば第１
のパターンの不純物導入領域（８）に対してはオーミッ
ク接触をもって、まだ基体（１）自体の基体領域に対し
てはショットキ接合（１０）を有する電極（９）を同時
に形成することができる。この場合、前述したように第
１のフォトレノスト層（２）の除去によるリフトオフに
よって電極金ｌ／ｆｉ層の・セターン化を行うものであ
るが、この例においては、金属層（９）をリフトオフす
る第１のフォトレノスト！ （２） Ｋひさしを設けて
これの下に電極金属層（９）の空洞部（１２を形成する
ようにしたので、そのリフトオフに当たって金属層（９
）の基体（１）に対する縁部が鮮明ないわゆる１きれ”
のよい・母ターンを形成することができる。Thereafter, as shown in FIG.
Remove m(2+ and remove or lift-on the gold+@M(91 above it. In this way, e.g. the first
It is possible to simultaneously form an electrode (9) having an ohmic contact with the impurity introduced region (8) of the pattern and a Schottky junction (10) with respect to the base region of the base body (1) itself. In this case, as described above, the electrode gold l/fi layer is turned into a setan by lift-off by removing the first photorenost layer (2), but in this example, the metal layer (9) is lifted-off. The first photorenost! (2) Since the K-shape is provided and the cavity (12) of the electrode metal layer (9) is formed under this, the metal layer (9) is
) with a sharp edge against the base (1).
A good mother turn can be formed.
発明の効果
上述した本発明方法によれば、下層の第１のフォトレジ
スト層（２）に第１及び第２のノ９ターンを有する開口
（３）及び（４）を形成しおき、一方のパターンの第２
の開口（４）を、第２の７オトレノスト層（６）によっ
て閉塞した第１及び第２のフォトレノスト層（２）及び
（６）による選択的表面処理、すなわち上述した例にお
いては不純物の選択的導入と、第１のフオトレ・シスト
層（２）のみによる選択的処理、上述した例においては
選択的電極の形成を行うようにしたので両ノやターンの
相互の位置合わせが正確に行われると共に、上述し７た
ように、本発明においては、両フメトレノスト層（２）
及び（６）間に両者を隔離する無機物層（５）を介在さ
せるようにしたので上層の第２のフォトレジスト層（６
）に対する第３の開口（７）の穿設に当って、このフォ
トレジスト層（６）に対する溶剤によって第１のフォト
レノスト層（２）が侵されるようなおそれを回避でき、
従って第１及び第２のフォトレノスト層（２）及び（６
）は夫々その溶液が相違するような異質のフォトレジス
ト層よシ選択する必要がなく、同一材料の７オトレノス
ト層を使用し得るので、材料の選定の自由度が高く、ま
た信頼性の高い・卆ター／の形成を行うことができると
いう利益があシ、製造の簡易化、信頼性の高い半導体装
置を得ることができて実用に供してその利益は犬である
。Effects of the Invention According to the method of the present invention described above, openings (3) and (4) having first and second nine turns are formed in the lower first photoresist layer (2), and one second pattern
selective surface treatment with the first and second photorenost layers (2) and (6) whose openings (4) are closed by the second 7-photorenost layer (6), i.e. selective removal of impurities in the above-mentioned example. Since the introduction and selective processing using only the first photoresist layer (2) and selective electrode formation in the above example are carried out, mutual alignment of both corners and turns can be carried out accurately. , as mentioned above, in the present invention, both fumetrenost layers (2)
Since the inorganic layer (5) is interposed between the upper layer and (6), the upper second photoresist layer (6)
), it is possible to avoid the possibility that the first photorenost layer (2) will be attacked by the solvent for this photoresist layer (6),
Therefore, the first and second photorenost layers (2) and (6
) does not require the selection of different photoresist layers with different solutions, and allows the use of 7 otrenost layers made of the same material, giving a high degree of freedom in material selection and a highly reliable There is an advantage in that it is possible to form a semiconductor device, and a semiconductor device with high reliability and simplification of manufacture can be obtained, which has great advantages in practical use.
尚、上述した例においては、第１及び第２のフォトレジ
スト層（２）及び（６）に夫々開口（３）（４）及び（
力を形成して彼に、各処理、この例では、イオン注入処
理と電極形成処理とを行った場合であるが、目的とする
半導体装置、処理の種類に応じて、例えば各処理を、開
口（３）及び（４）を廟する第１の７オトレジスト層（
２）の形成の次の工程で行うとか、無機物層（５）の形
成の次の工程で行うとか種々の変更をなし得ることは云
う迄もないところであろう。In the above example, openings (3), (4) and (6) are formed in the first and second photoresist layers (2) and (6), respectively.
Each process, in this example, ion implantation process and electrode formation process, is performed by forming a force, but depending on the target semiconductor device and the type of process, for example, each process may be The first 7 photoresist layers (3) and (4)
It goes without saying that various changes can be made, such as carrying out the process in the step following the formation of step 2) or in the step following the formation of the inorganic layer (5).
第１図ないし第８図は本発明による表面処理法の一例の
各工程における拡大断面図、第９図表いし第１４図は本
発明による表面処理法の他の例の各工程における拡大断
面図である。
（１）は半導体基体、（２）及び（６）は第１及び第２
のフォトレジスト層、（３） 、 （４）及び（７）は
夫々第１、第２及び第３の開口である。
第１４図
−１４；1 to 8 are enlarged sectional views of each step of an example of the surface treatment method according to the present invention, and FIGS. 9 to 14 are enlarged sectional views of each step of another example of the surface treatment method of the present invention. be. (1) is the semiconductor substrate, (2) and (6) are the first and second
The photoresist layers (3), (4) and (7) are the first, second and third openings, respectively. Figure 14-14;
Claims (1)
トレジスト層を形成する工程と、該第１のフォトレジス
ト層表面に無機物層を形成する工程と、該無機物層上に
上記第１の開口に対応する第３の開口を翁する第２のフ
ォトレジスト層を形成する工程と、上記第１及び第２の
フォトレジスト層をマスクとして上記基体にイオン注入
する工程とを有する表面処理法。forming a first photoresist layer having first and second openings on the whole surface of the substrate; forming an inorganic layer on the surface of the first photoresist layer; a step of forming a second photoresist layer that defines a third opening corresponding to the first opening; and a step of implanting ions into the substrate using the first and second photoresist layers as masks. Processing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5565583A JPS59181532A (en) | 1983-03-31 | 1983-03-31 | Surface treatment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5565583A JPS59181532A (en) | 1983-03-31 | 1983-03-31 | Surface treatment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181532A true JPS59181532A (en) | 1984-10-16 |
Family
ID=13004849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5565583A Pending JPS59181532A (en) | 1983-03-31 | 1983-03-31 | Surface treatment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181532A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6241421A (en) * | 1985-08-15 | 1987-02-23 | Ishikawajima Harima Heavy Ind Co Ltd | Thrust ball bearing |
-
1983
- 1983-03-31 JP JP5565583A patent/JPS59181532A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6241421A (en) * | 1985-08-15 | 1987-02-23 | Ishikawajima Harima Heavy Ind Co Ltd | Thrust ball bearing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4499656A (en) | Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers | |
| US4631806A (en) | Method of producing integrated circuit structures | |
| JPH0529342A (en) | Manufacture of power misfet | |
| JPH01315163A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS5975659A (en) | Manufacture of semiconductor device | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| KR20040014986A (en) | Silicon carbide schottky barrier diode and method of making | |
| JPS59181532A (en) | Surface treatment | |
| JPH0281426A (en) | Manufacture of semiconductor device | |
| JPS6387741A (en) | Manufacture of semiconductor device | |
| JPS6037172A (en) | Manufacture of field effect transistor | |
| JPS5834917A (en) | Manufacture of semiconductor device | |
| JPS5935479A (en) | Manufacture of semiconductor device | |
| JPS60120574A (en) | Manufacture of field effect transistor | |
| JPH01251642A (en) | Manufacture of semiconductor device | |
| KR100253344B1 (en) | Manufacturing method for contact hole of semiconductor memory | |
| JPH0226385B2 (en) | ||
| JPS63175480A (en) | Manufacture of recessed mesfet | |
| JPS6132427A (en) | Manufacture of semiconductor device | |
| JPH01187862A (en) | Manufacture of semiconductor device | |
| JPS6312131A (en) | Manufacture of semiconductor device | |
| JPS63148629A (en) | Method of forming position detection mark | |
| JPS59110171A (en) | Manufacture of semiconductor device | |
| JPH0410629A (en) | Manufacture of semiconductor device |