JPS5917625A - シングルチツプマイクロコンピユ−タ - Google Patents
シングルチツプマイクロコンピユ−タInfo
- Publication number
- JPS5917625A JPS5917625A JP57126159A JP12615982A JPS5917625A JP S5917625 A JPS5917625 A JP S5917625A JP 57126159 A JP57126159 A JP 57126159A JP 12615982 A JP12615982 A JP 12615982A JP S5917625 A JPS5917625 A JP S5917625A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- terminal
- testing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は中央処理装置、プログラムメモリ、データメモ
リ、各種周辺装置全1チツプに格納したシングルチップ
マイクロコンピュータに関する。
リ、各種周辺装置全1チツプに格納したシングルチップ
マイクロコンピュータに関する。
従来、シングルチップマイクロコンピュータには中央処
理装置(以下CPUと記す)、プログラムメモリ、デー
タメモリ、各種周辺装置(以下工10装置と記す)全1
チツプに内蔵しておシ、このヨウなシングルチップマイ
クロコンピュータノテストには汎用LSIテスタや専用
のテスト装置が使用されている。これらのLSIテスタ
やテスト装置による従来のテストでは、テストの対象に
なるマイクロコンピュータにテストプログラムを実行さ
せ、たとえばマイクロコンピュータが内蔵する各種装置
のうちデータメモリのテストにはデータメモリテスト用
プログラムヲ、マた。 I10装置のテストには工1
0装置テスト用のプログラムを実行させ、そのテストプ
ログラムの実行状態や、対象になる装置の動作状態2L
SIテスタやテスト装置が監視して良否の判定全行なっ
ている。
理装置(以下CPUと記す)、プログラムメモリ、デー
タメモリ、各種周辺装置(以下工10装置と記す)全1
チツプに内蔵しておシ、このヨウなシングルチップマイ
クロコンピュータノテストには汎用LSIテスタや専用
のテスト装置が使用されている。これらのLSIテスタ
やテスト装置による従来のテストでは、テストの対象に
なるマイクロコンピュータにテストプログラムを実行さ
せ、たとえばマイクロコンピュータが内蔵する各種装置
のうちデータメモリのテストにはデータメモリテスト用
プログラムヲ、マた。 I10装置のテストには工1
0装置テスト用のプログラムを実行させ、そのテストプ
ログラムの実行状態や、対象になる装置の動作状態2L
SIテスタやテスト装置が監視して良否の判定全行なっ
ている。
通常、マイクロコンピータが内蔵するI10装置は汎用
性を目的に、様々な機能金偏えている。
性を目的に、様々な機能金偏えている。
したがってテストの時には、それが持つすべての機能に
対してテストを行なわなければならない。
対してテストを行なわなければならない。
たとえば、I10%置として汎用カウンタ金側に取ると
、それが持つパルス幅測定機能、周波数測定機能、矩形
波出力機能などの各機能に対してテストが行なう必要が
ある。I10装置が持つ諸機能は、付随する機能設定用
レジスタ(以下モードレジスタと記す)内に格納するデ
ータ(以下モードデータと記す)で設定される。
、それが持つパルス幅測定機能、周波数測定機能、矩形
波出力機能などの各機能に対してテストが行なう必要が
ある。I10装置が持つ諸機能は、付随する機能設定用
レジスタ(以下モードレジスタと記す)内に格納するデ
ータ(以下モードデータと記す)で設定される。
第1図は従来のシングルテップマイクロコンビーータの
テスト方法を説明するためのブロック図である。
テスト方法を説明するためのブロック図である。
テスト装置100がマイクロコンピュータ101内のI
10装置1103 をテストする場合、テスト装置10
0はモードデータやテストに必要なその他のデータ@
I / O装置103内のモードレジスタなどのレジス
タに設定しなければならない。しかし、従来の方法では
、テスH装置100がら、I10装置103内にデータ
を直接設定できないので、マイクロコンピュータ101
のCPU102がテスト装置100からモードデータな
どのデータを入力端子104 ”ik介して受取り、そ
のデータ20PUi02の制御で■10装置103内に
設定するという手順でデータ設定全行なっていた。
10装置1103 をテストする場合、テスト装置10
0はモードデータやテストに必要なその他のデータ@
I / O装置103内のモードレジスタなどのレジス
タに設定しなければならない。しかし、従来の方法では
、テスH装置100がら、I10装置103内にデータ
を直接設定できないので、マイクロコンピュータ101
のCPU102がテスト装置100からモードデータな
どのデータを入力端子104 ”ik介して受取り、そ
のデータ20PUi02の制御で■10装置103内に
設定するという手順でデータ設定全行なっていた。
また、I10装置103として、A/Dコンバータなど
の計測装置のテストにおいては、測定値全テスト装置1
00に転送する為に、マイクロコンピュータ101が持
つ出力端子105 を特別にデータ転送用に割り当てな
ければならなかった。っまシ、マイクロコンピュータ1
01は、テスト装置100との間でデータのやシと多用
として、特別に端子全割当て、さらに、この端子を制御
するプログラムや受取ったデータを所定レジスタに設定
するプログラムや、テスト装置100にデータを転送す
る為に所定レジスタからデータを読み出すプログラムを
必らず用意しなければならなかった。
の計測装置のテストにおいては、測定値全テスト装置1
00に転送する為に、マイクロコンピュータ101が持
つ出力端子105 を特別にデータ転送用に割り当てな
ければならなかった。っまシ、マイクロコンピュータ1
01は、テスト装置100との間でデータのやシと多用
として、特別に端子全割当て、さらに、この端子を制御
するプログラムや受取ったデータを所定レジスタに設定
するプログラムや、テスト装置100にデータを転送す
る為に所定レジスタからデータを読み出すプログラムを
必らず用意しなければならなかった。
従って、単にI10装置103のテストにもかかわらず
、テストの対象でないCPU102や入力端子104を
用いてテスト装置とのデータ転送プログラム及びI10
装置との転送プログラムを実行させねばならない。この
為、マイクロコンピュータのテストでは、これらの制御
プログラム全作成するのに多大の時間を要するばかシで
なく、テスト時間の大部分が入力端子104の制御によ
るI10装置103とテスト装置100との間のデータ
の授受に費され、テスト時間全増大させる大きな原因に
なっていた。tfc、チップの内部状態を端子からの出
力状態で判定するほかに方法がなく、さらに端子数に制
御があるマイクロコンビー−夕にとっては、特定端子を
モードデータの受取多用や、測定データの転送用に特別
に割シ当てる事はテスト効率の大幅な低下の原因になっ
ている。
、テストの対象でないCPU102や入力端子104を
用いてテスト装置とのデータ転送プログラム及びI10
装置との転送プログラムを実行させねばならない。この
為、マイクロコンピュータのテストでは、これらの制御
プログラム全作成するのに多大の時間を要するばかシで
なく、テスト時間の大部分が入力端子104の制御によ
るI10装置103とテスト装置100との間のデータ
の授受に費され、テスト時間全増大させる大きな原因に
なっていた。tfc、チップの内部状態を端子からの出
力状態で判定するほかに方法がなく、さらに端子数に制
御があるマイクロコンビー−夕にとっては、特定端子を
モードデータの受取多用や、測定データの転送用に特別
に割シ当てる事はテスト効率の大幅な低下の原因になっ
ている。
さらに、データの授受用の制御プログラムを含むテスト
プログラムは、テストの対象になっているマイクロコン
ビエータ固有の機械語で書かれているので、他のマイク
ロコンビエータとの互換性がすく、他のマイクロコンビ
エータのテスト時には。
プログラムは、テストの対象になっているマイクロコン
ビエータ固有の機械語で書かれているので、他のマイク
ロコンビエータとの互換性がすく、他のマイクロコンビ
エータのテスト時には。
新うしくそのマイクロコンビエータ固有の機械語で制御
プログラムを作成しなければならず、非常に膨大な時間
と労力を必要としていた。すなわち。
プログラムを作成しなければならず、非常に膨大な時間
と労力を必要としていた。すなわち。
5−
従来のシングルチップマイクロコンピュータのテストで
は、(1)端子数に制限があるにもかかわらず特定端子
をテスト装置とのデータ授受用に割シ当てなければなら
ないこと、(2)上記の端子の制御プログラムが必要と
なシ、テストプログラムを複雑かつ、大きなものにして
いること、(3)テスト時間の中で上述の端子制御に多
くの時間を費やし、テスト時間を増大させていること、
(4)テストプログラムが異なるマイクロコンピュータ
の機種間で互換性がなく別のマイクロコンピュータのテ
ストではヶ別のテストプログラムを作成しなければなら
ないことなどの欠点があった。
は、(1)端子数に制限があるにもかかわらず特定端子
をテスト装置とのデータ授受用に割シ当てなければなら
ないこと、(2)上記の端子の制御プログラムが必要と
なシ、テストプログラムを複雑かつ、大きなものにして
いること、(3)テスト時間の中で上述の端子制御に多
くの時間を費やし、テスト時間を増大させていること、
(4)テストプログラムが異なるマイクロコンピュータ
の機種間で互換性がなく別のマイクロコンピュータのテ
ストではヶ別のテストプログラムを作成しなければなら
ないことなどの欠点があった。
本発明の目的は上記欠点を除去し、特定端子全設定しな
くても他の装置とのデータの授受が可能で端子制御プロ
グラムも必要とせず、極めて短時間でテストが可能でテ
スト効率の高いシングルチップマイクロコンビエータを
提供することにおる。
くても他の装置とのデータの授受が可能で端子制御プロ
グラムも必要とせず、極めて短時間でテストが可能でテ
スト効率の高いシングルチップマイクロコンビエータを
提供することにおる。
本発明は、中央処理装置とメモリと周辺装置を有するシ
ングルチップマイクロコンピュータにおいて、前記中央
処理装置が他の装置のアドレスt指定し、前記中央処理
装置と前記他の装置との間でデータの転送を行なう手段
と、他の情報処理装置から前記メモりと、前記周辺装置
のアドレスを指定し、前記他の情報処理装置で指定され
た前記メモリまたは前記周辺装置と前記他の情報処理装
置との間でデータの転送を行なう手段とを備えたこと全
特徴とする。
ングルチップマイクロコンピュータにおいて、前記中央
処理装置が他の装置のアドレスt指定し、前記中央処理
装置と前記他の装置との間でデータの転送を行なう手段
と、他の情報処理装置から前記メモりと、前記周辺装置
のアドレスを指定し、前記他の情報処理装置で指定され
た前記メモリまたは前記周辺装置と前記他の情報処理装
置との間でデータの転送を行なう手段とを備えたこと全
特徴とする。
次に、本発明の実施例について図面を用いて説明する。
第2図は本発明の一実施例のブロック図である。
マイクロコンピュータ200は、双方向リードライト(
読出書込み)制御回路202.双方向ア)”L/スバッ
ファ203.プログラム全格納するプログラムメモ1J
204.演算データを格納するデータメモリ2051
双方向データバスバッファ206゜中央処理装置(CP
[J)207.I10装置209゜内部アドレスa、内
部データバスb2含んで構成される。
読出書込み)制御回路202.双方向ア)”L/スバッ
ファ203.プログラム全格納するプログラムメモ1J
204.演算データを格納するデータメモリ2051
双方向データバスバッファ206゜中央処理装置(CP
[J)207.I10装置209゜内部アドレスa、内
部データバスb2含んで構成される。
双方向リードライト制御回路202は、テスト端子21
00入力状態に応じてCPU207から出力されるリー
ド信号とライト信号またはリード信号端子211とライ
ト信号端子212から入力するリード信号とライト信号
を切シ換えて、プログラムメモリ204とデータメモリ
205 とI10装置209に供給する。
00入力状態に応じてCPU207から出力されるリー
ド信号とライト信号またはリード信号端子211とライ
ト信号端子212から入力するリード信号とライト信号
を切シ換えて、プログラムメモリ204とデータメモリ
205 とI10装置209に供給する。
テスト端子210にインアクティブノベルが入力されて
いる時は、マイクロコンピユーJ 200は通常の動作
状態にある。すなわち、双方向IJ−ドライド制御回路
202は、CPU207から出力される。リード信号と
ライト信号を、プログラムメモリ204とデータメモリ
205と工10装置209に供給する。CPU207は
プログラムメモリ204に格納されたプログラムメモリ
ヲ遂次実行し、必要に応じてデータメモリ205や、l
10H置209に対するアドレス信号を、内部アドレス
バスa上に出力し、リード信号、ライト信号を制御し、
内部データバスaを介して指定された装置との間でデー
タの転送全行なう。
いる時は、マイクロコンピユーJ 200は通常の動作
状態にある。すなわち、双方向IJ−ドライド制御回路
202は、CPU207から出力される。リード信号と
ライト信号を、プログラムメモリ204とデータメモリ
205と工10装置209に供給する。CPU207は
プログラムメモリ204に格納されたプログラムメモリ
ヲ遂次実行し、必要に応じてデータメモリ205や、l
10H置209に対するアドレス信号を、内部アドレス
バスa上に出力し、リード信号、ライト信号を制御し、
内部データバスaを介して指定された装置との間でデー
タの転送全行なう。
シングルチップマイクロコンピュータ200が外部に接
続されたプログラムメモリやデータメモリをアクセスす
る時は、双方向リードライト制御回路202の制御で内
部アドレスバスa上のアドレス信号を外部アドレスバス
213上に出力する。
続されたプログラムメモリやデータメモリをアクセスす
る時は、双方向リードライト制御回路202の制御で内
部アドレスバスa上のアドレス信号を外部アドレスバス
213上に出力する。
同時に、双方向リードライト制御回路202はCPU2
07のリードサイクルとライトサイクルに応じてCPU
207から出力されたリード信号とライト信号をリード
信号端子211とライト信号端子212から外部に出力
する。双方向データバスバッファ206は、双方向リー
ドライト制御回路202の制御でCPU207のリード
サイクルとライトサイクルに応じて、外部データバス2
14上のデータを内部データバスbに入力したり、内部
データバスbのデータを外部データバス214に出力す
る。
07のリードサイクルとライトサイクルに応じてCPU
207から出力されたリード信号とライト信号をリード
信号端子211とライト信号端子212から外部に出力
する。双方向データバスバッファ206は、双方向リー
ドライト制御回路202の制御でCPU207のリード
サイクルとライトサイクルに応じて、外部データバス2
14上のデータを内部データバスbに入力したり、内部
データバスbのデータを外部データバス214に出力す
る。
テスト端子210にアクティブレベルを入力すると、C
PU207は停止状態になるとともに双方向アト7スバ
スバツフア203は入力状態となn、外sアドレスバス
213上のアドレス信号を内部アドレスバスa上に供給
する。双方向リードライト制御回路202は、リード信
号端子2119− とライト信号端子212から入力するリード信号とライ
ト信号を、プログラムメモリ204とデータメモリ20
5とI10装置209に供給する。
PU207は停止状態になるとともに双方向アト7スバ
スバツフア203は入力状態となn、外sアドレスバス
213上のアドレス信号を内部アドレスバスa上に供給
する。双方向リードライト制御回路202は、リード信
号端子2119− とライト信号端子212から入力するリード信号とライ
ト信号を、プログラムメモリ204とデータメモリ20
5とI10装置209に供給する。
双方向データバスバッファ206は双方向リードライト
制御回路202の制御で、リード信号が入力した時には
内部データバスb上のデータ全外部データバス214上
に出力し、ライト信号が入力した時には、外部データバ
ス214上のデータを内部データバスbに入力する。
制御回路202の制御で、リード信号が入力した時には
内部データバスb上のデータ全外部データバス214上
に出力し、ライト信号が入力した時には、外部データバ
ス214上のデータを内部データバスbに入力する。
マイクロコンピュータ200 のテスト時には、テスト
端子210にアクティブレベルを入力するとともにテス
ト装置100からリード信号とライト信号ヲリード信号
端子211 とライト信号端子212にそれぞれ供給し
、アドレス信号を双方向アドレスバスバッファ203
’に介して内部アドレスバスaに供給する、テスト装置
100からデータ金データメモリ205や工10装置2
09に書込む時には、テス)[置100から上記のデー
タメモリ205やI10装置209のアドレス信号を双
方向アドレスバスバッファ203を介して内−1〇− 部アドレスバスaに供給し、書き込みデータを双方向デ
ータバスバッファ206上に供給し、ライト信号をライ
ト信号端子212から双方向リードライト制御回路20
2に供給することにより指定された装置への書込みが行
なわれる。
端子210にアクティブレベルを入力するとともにテス
ト装置100からリード信号とライト信号ヲリード信号
端子211 とライト信号端子212にそれぞれ供給し
、アドレス信号を双方向アドレスバスバッファ203
’に介して内部アドレスバスaに供給する、テスト装置
100からデータ金データメモリ205や工10装置2
09に書込む時には、テス)[置100から上記のデー
タメモリ205やI10装置209のアドレス信号を双
方向アドレスバスバッファ203を介して内−1〇− 部アドレスバスaに供給し、書き込みデータを双方向デ
ータバスバッファ206上に供給し、ライト信号をライ
ト信号端子212から双方向リードライト制御回路20
2に供給することにより指定された装置への書込みが行
なわれる。
テスト装置100からデータメモ1J205. プロ
グラムメモリ204.I10装置209からデータを読
出す時には、テスト装置100から上記装置のアドレス
信号t″、双方向アドレスバスバッファ203を介して
内部アドレスバスaに供給し、リード信号全リード信号
端子211から双方向リードライト制御回路202に供
給する。このリード信号に同期してアドレス信号で指定
された装置からデータが内部データバスb上に出力され
、双方向データバスバッファ206を介して外部データ
バス214上に出力される。テスト装置100はリード
信号に同期して、そのデータを取り込む。
グラムメモリ204.I10装置209からデータを読
出す時には、テスト装置100から上記装置のアドレス
信号t″、双方向アドレスバスバッファ203を介して
内部アドレスバスaに供給し、リード信号全リード信号
端子211から双方向リードライト制御回路202に供
給する。このリード信号に同期してアドレス信号で指定
された装置からデータが内部データバスb上に出力され
、双方向データバスバッファ206を介して外部データ
バス214上に出力される。テスト装置100はリード
信号に同期して、そのデータを取り込む。
例えば、l10fi置209をテストする時には。
テスト装置100からI10装置209のアドレス信号
とモードデータを、双方向アドレスバスバッファ203
と双方向データバスバッファ206に入力し、ライト信
号をライト信号端子212に入力することにより、l1
0i置209内にモードデータ全直接設定でき、I10
装置209が計測装置の場合には、テスト装置1.00
からI10装置209のアドレス信号を双方向アドレス
バスバッファ203に入力し、リード信号をリード信号
端子211に入力することによ1)I10装置209か
ら測定データ全直接端子に出方できる。
とモードデータを、双方向アドレスバスバッファ203
と双方向データバスバッファ206に入力し、ライト信
号をライト信号端子212に入力することにより、l1
0i置209内にモードデータ全直接設定でき、I10
装置209が計測装置の場合には、テスト装置1.00
からI10装置209のアドレス信号を双方向アドレス
バスバッファ203に入力し、リード信号をリード信号
端子211に入力することによ1)I10装置209か
ら測定データ全直接端子に出方できる。
以上詳細に説明したように1本発明によるシングルチッ
プマイクロコンピュータは、テスト装置とマイクロコン
ピュータのアト1/スバス端子、データバス端子及びリ
ード信号端子、ライト信号端子を接続することにより、
マイクロコンピータが内蔵するプログラムメモリ、デー
タメモリ、工10装置との間で直接データのやシと)を
することができる。従って、(1)特定端子をデータ授
受用に特別に設定する必要がなくなった、(2)端子制
御用プログラムやデータ設定用のプログラムが一切。
プマイクロコンピュータは、テスト装置とマイクロコン
ピュータのアト1/スバス端子、データバス端子及びリ
ード信号端子、ライト信号端子を接続することにより、
マイクロコンピータが内蔵するプログラムメモリ、デー
タメモリ、工10装置との間で直接データのやシと)を
することができる。従って、(1)特定端子をデータ授
受用に特別に設定する必要がなくなった、(2)端子制
御用プログラムやデータ設定用のプログラムが一切。
不要になった。(3)評価装置からモードデータの設定
や、測定データの引き取シが非常に簡単に、しかも短時
間で完了するのでテスト時間が大幅に短縮される、(4
)データ授受用端子の制御プログラムなどマイクロコン
ピュータ自体が実行しなければならないプログラムが不
要となるので、異なるマイクロコンピュータの機種間の
互換性の問題が解決される。(5)前記(4)に原因し
て機種毎のテストプログラム作成に費やしていた時間が
不要になシ、プログラム作成上製していた時間と労力が
大幅に削減できる夕等の効果を有する。
や、測定データの引き取シが非常に簡単に、しかも短時
間で完了するのでテスト時間が大幅に短縮される、(4
)データ授受用端子の制御プログラムなどマイクロコン
ピュータ自体が実行しなければならないプログラムが不
要となるので、異なるマイクロコンピュータの機種間の
互換性の問題が解決される。(5)前記(4)に原因し
て機種毎のテストプログラム作成に費やしていた時間が
不要になシ、プログラム作成上製していた時間と労力が
大幅に削減できる夕等の効果を有する。
第1図は従来のシングルチップマイクロコンピュータの
テスト方法全説明するためのブロック図、第2図は本発
明の一実施例のブロック図である。 100・・・・・・テスト装置、101・・・・・・マ
イクロコンピュータ、102・・・・・・CPU、10
3・・・・・・■10装置、104・・・・・・入力端
子、105・・・・・・出力端子、200−=−・マイ
クロコンピュータ、202・・・・・・双方向リードラ
イト制御回路、203・・・・・・双方13− 向アドレスバスバッファ、204・・・・・・プロクラ
ムメモリ、205・・・・・・データメモリハ 206
・川・・双方向データバスバッファ、2o7・・団・C
PU。 209・・・・・・I10装置、21o・・・・・・テ
スト端子、211 ・・団・リード信号端子、212・
旧・・ライト信号端子、213・・・・・・外部アドレ
スバス、214・・・・・・外部データバス、a・・・
・・・内部アドレスバス、b・・・・・・内部データバ
ス。 14−
テスト方法全説明するためのブロック図、第2図は本発
明の一実施例のブロック図である。 100・・・・・・テスト装置、101・・・・・・マ
イクロコンピュータ、102・・・・・・CPU、10
3・・・・・・■10装置、104・・・・・・入力端
子、105・・・・・・出力端子、200−=−・マイ
クロコンピュータ、202・・・・・・双方向リードラ
イト制御回路、203・・・・・・双方13− 向アドレスバスバッファ、204・・・・・・プロクラ
ムメモリ、205・・・・・・データメモリハ 206
・川・・双方向データバスバッファ、2o7・・団・C
PU。 209・・・・・・I10装置、21o・・・・・・テ
スト端子、211 ・・団・リード信号端子、212・
旧・・ライト信号端子、213・・・・・・外部アドレ
スバス、214・・・・・・外部データバス、a・・・
・・・内部アドレスバス、b・・・・・・内部データバ
ス。 14−
Claims (1)
- 【特許請求の範囲】 中央処理装置とメモリと、周辺装置を有するシングルチ
ップマイクロコンピュータにおいて、前記中央処理装置
が他の装置のアドレス金指定し。 前記中央処理装置と前記他の装置との間でデータの転送
を行なう手段と、他の情報処理装置から前記メモリと前
記周辺装置のアドレスを指定し、前記他の情報処理装置
で指定された前記メモリまたは前記周辺装置と前記他の
情報処理装置との間でデータの転送を行なう手段とを備
えたことf:特徴とするシングルチップマイクロコンピ
ュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57126159A JPS5917625A (ja) | 1982-07-20 | 1982-07-20 | シングルチツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57126159A JPS5917625A (ja) | 1982-07-20 | 1982-07-20 | シングルチツプマイクロコンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5917625A true JPS5917625A (ja) | 1984-01-28 |
Family
ID=14928132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57126159A Pending JPS5917625A (ja) | 1982-07-20 | 1982-07-20 | シングルチツプマイクロコンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5917625A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189039A (ja) * | 1984-03-07 | 1985-09-26 | Hitachi Micro Comput Eng Ltd | 自動不良部品解析装置 |
JPS6262357U (ja) * | 1985-10-04 | 1987-04-17 | ||
EP0265913A2 (en) * | 1986-10-27 | 1988-05-04 | Nec Corporation | Semi-custom-made integrated circuit device |
JPH02178741A (ja) * | 1988-12-29 | 1990-07-11 | Fujitsu Ltd | 内部バスアクセス方式 |
-
1982
- 1982-07-20 JP JP57126159A patent/JPS5917625A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189039A (ja) * | 1984-03-07 | 1985-09-26 | Hitachi Micro Comput Eng Ltd | 自動不良部品解析装置 |
JPH0412490B2 (ja) * | 1984-03-07 | 1992-03-04 | Hitachi Maikon Shisutemu Kk | |
JPS6262357U (ja) * | 1985-10-04 | 1987-04-17 | ||
EP0265913A2 (en) * | 1986-10-27 | 1988-05-04 | Nec Corporation | Semi-custom-made integrated circuit device |
JPH02178741A (ja) * | 1988-12-29 | 1990-07-11 | Fujitsu Ltd | 内部バスアクセス方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6539500B1 (en) | System and method for tracing | |
JPH02287635A (ja) | マイクロコンピュータ,マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置 | |
JPS6052468B2 (ja) | Dmaバス負荷可変装置 | |
JP3072531B2 (ja) | 集積回路試験装置のパターンメモリ回路 | |
KR950009691B1 (ko) | 정보처리장치의 테스트용이화회로 | |
JPS5917625A (ja) | シングルチツプマイクロコンピユ−タ | |
CN112885403B (zh) | 一种Flash控制器的功能测试方法、装置及设备 | |
CN111913097B (zh) | 一种用于测试SoC功能的测试电路、测试方法和SoC | |
JP2004094451A (ja) | オンチップjtagインタフェース回路およびシステムlsi | |
Lixin et al. | Implementation of high speed real time data acquisition and transfer system | |
TWI794996B (zh) | 為固態硬碟裝置除錯的裝置及系統 | |
US20230314513A1 (en) | In-circuit emulator device | |
JPH1040130A (ja) | マイクロコンピュータ | |
KR100189977B1 (ko) | 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법 | |
JP3204308B2 (ja) | マイクロコンピュータ及びそのテスト方法 | |
JPS62192824A (ja) | 処理装置アクセス方式 | |
KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
JPH0285934A (ja) | エミュレータ | |
TW432277B (en) | Pre-boot debugging device and method of computer system | |
TW202343465A (zh) | 測試電路與於記憶體傾印操作中讀取記憶體裝置之資料之方法 | |
CN117667554A (zh) | 一种通信模组同一物理串口智能切换的方法及*** | |
JP2004348635A (ja) | プログラム開発方法 | |
CN116994638A (zh) | 测试电路与在存储器转储操作中读取存储器装置数据的方法 | |
CN117271236A (zh) | 复用jtag调试通道调试cpu核的处理器及应用方法 | |
JPS6212541B2 (ja) |