JPS59167163A - False error detector - Google Patents

Abstract

PURPOSE:To detect a false error with high precision without the influence due to the waveform distortion of a clock signal supplied from a receiver by shaping the waveform of the clock signal inputted to a flase error detector. CONSTITUTION:A base band signal before demodulation of a receiver 2 is supplied to the first sampler 9a and the second sampler 9b from an input terminal 6. A reproduced clock signal given to an input terminal 7 has higher harmonic component eliminated by a tank circuit 12 and becomes a sine wave signal. In this stage, the waveform distortion of the reproduced clock signal is eliminated completely. The second phase shifter 10b shifts slightly the phase of the clock signal supplied to the first sampler 9a, and the second sampler 9b samples the base band signal at a time elapsed by DELTAT from the Nyquist point. The output of the second sampler 9b is the reproduced data having the degraded quality in the sense of increase of a bit error rate, and the error rate of this output signal is called a false error rate, and the false error pulse is outputted to an output terminal 8.

Description

【発明の詳細な説明】 この発明はディジタル通信システム誤り率をオンライン
で監視するために、オフセットサンプリング法によって
受信信号の擬似誤りを検出する擬似誤り検出器に１する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a pseudo-error detector for detecting pseudo-errors in a received signal by an offset sampling method in order to monitor the error rate of a digital communication system on-line.

、この種の装置は例えば第１図に示すような構成で受信
機に接続され、使用される。図において。, this type of device is used by being connected to a receiver in a configuration as shown in FIG. 1, for example. In fig.

（１）は受信信号の入力端子、（２１Ｆｉ受信機、（３
）は受信機（２）の復調前のベースバンド信号の出力端
子、（４）は受信機（２）から出力される再生クロック
信号の出力端子、（５）は擬似誤り検出器、（６）はベ
ースバンド信号の入力端子、（７）は再生クロック信号
の入力端子、（８）は擬似誤りパルスの出力端子である
。(1) is the input terminal of the received signal, (21Fi receiver, (3
) is the output terminal of the baseband signal before demodulation of the receiver (2), (4) is the output terminal of the recovered clock signal output from the receiver (2), (5) is the pseudo error detector, and (6) is an input terminal for a baseband signal, (7) is an input terminal for a reproduced clock signal, and (8) is an output terminal for a pseudo error pulse.

第２図は、この擬似誤シ検出器（５）の従来例を示すも
ので、（９１Ｘ９ｂ）は入力信号が１＃であるか１０＃
でるるかを判定する第１．第２のサンプラ、　（ｔＯａ
）と（ｔａｂ）とはそれぞれ第１のサンプラ（９りと第
２のサンプラ（９ｂ）とにサンプリングのために供給さ
れるクロック信号の位相を設定するための第１．第２の
移相器である。又、α１Ｊは第１のサンプラ（９りと第
２のサンプラ（９ｂ）のサンプリング出力の排他的論理
和をとる排他的論理和ゲートである。FIG. 2 shows a conventional example of this pseudo-false detector (5), where (91X9b) indicates whether the input signal is 1# or 10#.
The first step is to determine if it will come out. second sampler, (tOa
) and (tab) are first and second phase shifters for setting the phase of the clock signal supplied to the first sampler (9) and the second sampler (9b) for sampling, respectively. α1J is an exclusive OR gate that calculates the exclusive OR of the sampling outputs of the first sampler (9) and the second sampler (9b).

次に動作について説明する。受信機（２）の復調前のベ
ースバンド信号は入力端子（６）から第１のサングラ（
９りと第２のサンプラ（９ｂ）とに供給される。Next, the operation will be explained. The baseband signal before demodulation of the receiver (2) is sent from the input terminal (6) to the first sunglasser (
9 and the second sampler (9b).

以下、このベースバンド信号がナイキスト波形であるも
のとして説明する。受信機（２）ではベース１＜ンド信
号をそのナイキスト点でサンプリングしてデータが復調
されるが、第１のサンプラ（９りはこれと全く同一の動
作を行う。第１の移相器（ｌＯりは入力端子（７）に与
えられるクロック信号の位相を調整して第１のサンプラ
（９ａ）のサンプリング時刻がベースバンド信号のナイ
キスト点に一致するようにするためのものである。The following description will be made assuming that this baseband signal has a Nyquist waveform. In the receiver (2), data is demodulated by sampling the base 1<nd signal at its Nyquist point, but the first sampler (9) performs exactly the same operation as this. 1O is for adjusting the phase of the clock signal applied to the input terminal (7) so that the sampling time of the first sampler (9a) coincides with the Nyquist point of the baseband signal.

第２の移相器（１０ｂ罵第１のサンプラ（９ｉＬ）に供
給されるクロック信号の位相を少し偏移させる。従って
、第２のサンプラ（９ｂ）はベースバンド信号をそのナ
イキスト点から例えば△■′だけ離れた時刻にサンプリ
ング・する（オフセットサンプリング）。The second phase shifter (10b) slightly shifts the phase of the clock signal supplied to the first sampler (9iL). Therefore, the second sampler (9b) shifts the baseband signal from its Nyquist point by e.g. ■Sampling is performed at times separated by '' (offset sampling).

ΔＴの大きさはデータ周期Ｔのｌ／２よ如も小さいので
、第２のサンプラ（９ｂ）の出力はビツト誤り率が増加
しているという意味で品質の劣化した再生データである
。このことから第２のサンプラ（９ｂ）の出力信号の誤
り率は擬似誤り率と呼ばれる。Since the magnitude of ΔT is as small as 1/2 of the data period T, the output of the second sampler (9b) is reproduced data of degraded quality in the sense that the bit error rate has increased. For this reason, the error rate of the output signal of the second sampler (9b) is called the pseudo error rate.

第２のサンプラ（９ｂ）の擬似誤り率に対応して擬似誤
りパルスを出力するために設けられているのが排他的論
理和ゲートαυであり、このゲートの出力は２つのサン
カラ（９ａ）、（９ｂ）でともに正しい復調が行われた
時にはＬｏｗレベルとなるが、例えば第１のサンプラ（
９ａ）で正しく復調されている鵡も拘らず、第２のサン
プラ（９ｂ）で誤って復調された時にはＨｉ　ｇ　ｈレ
ベルとなる。An exclusive OR gate αυ is provided to output a pseudo-error pulse corresponding to the pseudo-error rate of the second sampler (9b), and the output of this gate is sent to two samplers (9a), When correct demodulation is performed in both (9b), the level becomes Low, but for example, the first sampler (
Even though the parrot is correctly demodulated in 9a), when it is erroneously demodulated in the second sampler (9b), it becomes High level.

以上のようにして出力端子（８）には受信信号に対応し
て擬似誤りパルスが出力されるので、このノくルスから
擬似誤り率を測定することによって受信信号のビット誤
り率を推定することができる。このことは送信データの
内容を知らなくとも、受信信号のビット誤シ率を常にオ
ンラインで監視できるということを意味している。As described above, a pseudo error pulse is outputted to the output terminal (8) corresponding to the received signal, so the bit error rate of the received signal can be estimated by measuring the pseudo error rate from this pulse. I can do it. This means that the bit error rate of the received signal can be constantly monitored online without knowing the contents of the transmitted data.

ところで、クロック信号は受信機ｆ２＋から例えばツイ
ストペア線で供給されるだめ、擬似誤シ検出器の入力端
子（７）でクロック信号に波形歪が発生することがある
。この波形歪は第１の移相器（ｔＯａ）　。By the way, since the clock signal is supplied from the receiver f2+ via, for example, a twisted pair wire, waveform distortion may occur in the clock signal at the input terminal (7) of the pseudo-false detector. This waveform distortion is caused by the first phase shifter (tOa).

又は第２の移相器（ｌＱｂ）７−らそれぞれ対応するサ
ンプラに供給されるクロック信号の位相誤差の原因とな
るが、このような位相誤差が発生すれば受信信号のビッ
ト誤シ率と擬似筒シ率との関係が変化し、従って擬似筒
シ率から推定されるビット誤シ率の値に誤差が生する。Alternatively, the second phase shifter (lQb) 7- may cause a phase error in the clock signal supplied to the corresponding sampler, but if such a phase error occurs, the bit error rate of the received signal and pseudo The relationship with the cylinder rate changes, and therefore an error occurs in the value of the bit error rate estimated from the pseudo cylinder rate.

この発明は上記のような従来のものの欠点を除去するだ
めになされたもので、擬似誤シ検出器に入力されるクロ
ック信号の波形整形を行うことによシ、受信機から供給
されるクロック信号の波形歪に影響されることなく、高
精度の擬似誤シ検出を行うことができる擬似誤シ検出器
を提供することを目的としている。This invention was made to eliminate the drawbacks of the conventional ones as described above, and by shaping the waveform of the clock signal input to the pseudo error detector, the clock signal supplied from the receiver is It is an object of the present invention to provide a pseudo false alarm detector that can perform pseudo false alarm detection with high accuracy without being affected by waveform distortion.

以下、この発明の一実施例を図について説明する。第３
図において、α力は入力端子（７）に供給される再生ク
ロック信号の周波数に同調しているタンク回路である。An embodiment of the present invention will be described below with reference to the drawings. Third
In the figure, the alpha power is a tank circuit tuned to the frequency of the recovered clock signal applied to the input terminal (7).

（１３ａ）と（１３ｂ）とは第１のサンプラ（９りと第
２のサンプラ（９ｂ）とに供給されるクロック信号を整
形するためのリミタである。(13a) and (13b) are limiters for shaping the clock signals supplied to the first sampler (9) and the second sampler (9b).

以下動作について説明する。入力端子（７）に与えられ
た再生クロック信号はタンク回路Ｏ２によってその高調
波成分が除去されて正弦波信号となる。The operation will be explained below. The reproduced clock signal applied to the input terminal (7) has its harmonic components removed by the tank circuit O2 and becomes a sine wave signal.

この段階で再生クロック信号の波形歪はほぼ完全に除去
される。正弦波信号としてのクロック１は号は第１の移
相器（ｔＯａ）、第２の移相器（ｉｏｂ）で位相偏移を
受けた後、それぞれ第１のリミタ（１３りと第２のリミ
タ（１３ｂ）とにおいて整形されてそれぞれ第１のサン
プラ（９ａ）と第２のサンプラ（９ｂ）とに与えられる
。ぞして第２図の場合と同様にして擬似誤シパルスが出
力端子（８）に出力される。At this stage, waveform distortion of the reproduced clock signal is almost completely removed. Clock 1 as a sine wave signal undergoes a phase shift in the first phase shifter (tOa) and the second phase shifter (iob), and then passes through the first limiter (13 and second limiter), respectively. The pseudo erroneous pulses are shaped at the limiter (13b) and applied to the first sampler (9a) and second sampler (9b), respectively.Then, the pseudo erroneous pulses are shaped at the output terminal (8) in the same way as in the case of FIG. ) is output.

不装置は以上のように構成されているので、受信機から
供給されるクロック信号の品質に影響されることなく高
精度の擬似誤シ検出を行うことができる、従って、擬似
筒シ率から受信信号のビット誤り率を推定することも高
精度で行うことができるっ なお、上記実施例ではタンク回路によって再生クロック
信号からその基本波成分のみを抽出する例を示したが、
一般にはタンク回路以外の帯域通過フィルタを用いても
上記実施例と同様の効果が得られる。Since the device is configured as described above, it is possible to perform highly accurate false detection without being affected by the quality of the clock signal supplied from the receiver. It is also possible to estimate the bit error rate of a signal with high accuracy.Also, in the above embodiment, an example was shown in which only the fundamental wave component is extracted from the recovered clock signal using a tank circuit.
Generally, the same effect as the above embodiment can be obtained even if a band pass filter other than the tank circuit is used.

又、擬似誤シ検出において遅相ｌ進相の２種類のクロッ
クを用いてオフセットサンプリングを行うような回路構
成を採用すると、全体の構成は第４図のようになシ、結
果として更に高精度の擬似誤り検出が達成される。なお
、第４図においてＱ４１は１記２釉類のサンプリング結
果を合成するための論理和ゲートである。In addition, if a circuit configuration is adopted in which offset sampling is performed using two types of clocks, lagging phase and leading phase, in detecting false false alarms, the overall configuration becomes as shown in Figure 4, resulting in even higher accuracy. pseudo-error detection is achieved. In FIG. 4, Q41 is an OR gate for synthesizing the sampling results of 1 and 2 glazes.

以上のように、この発明によれば擬似誤シ検出器に供給
される再生クロック信号をタンク回路においてその基不
波成分のみを抽出して正弦波信号に変えた彼で移相器に
供給し、そして改めてリミタで整形するように擬似誤り
検出器を構成したので、入力される再生クロック信号の
波形歪に影響されることなく高精度の擬似誤り検出を行
える効果があるうAs described above, according to the present invention, only the fundamental wave component of the recovered clock signal supplied to the pseudo false alarm detector is extracted in the tank circuit and converted into a sine wave signal, which is then supplied to the phase shifter. Since the pseudo-error detector is configured to be shaped by a limiter, it is possible to perform highly accurate pseudo-error detection without being affected by the waveform distortion of the input reproduced clock signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は受信機と擬似誤り検出器との接続図、第２図は
従来の擬似誤り検出器のブロック図、第３図はこの発明
の一実施例による擬似誤シ検出器を示すブロック図、第
４図はこの発明の一変形例を示すブロック図である。 （ｅ）、　＋７１　・・・入力端子、＋８１　・・・出
力端子、（９ａ）、（９ｂ）　−・・サンプラ、　（１
０ａ）、（１０ｂ）・・・移相器、圓・・・排他的論理
和ゲート、０２１・・・タンク回路、（１３ａ）　、（
１３ｂ）・・・リミタ。 なお、図中、同一符号は同一、又は和尚部分を示す。 代　理　　人　　　　葛　　野　　信　　−第１図 １０ＣＩ　　　　１（Ｊｌ） 手続補正・書（自発） 特許庁長官殿 １、事件の表示　　　特願昭５８−４１２５８　　号２
、発明の名称 擬似誤り検出器 ３、補正をする者 代表者片山仁へ部 を−一〜＼＼ ｄＪ−１−、・°１． ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第６頁第２０行の「遅相１進相」を［遅相
／進相（ｉ！！相又は／及び進相）」に訂正する。 以　　　上FIG. 1 is a connection diagram between a receiver and a pseudo error detector, FIG. 2 is a block diagram of a conventional pseudo error detector, and FIG. 3 is a block diagram showing a pseudo error detector according to an embodiment of the present invention. , FIG. 4 is a block diagram showing a modified example of the present invention. (e), +71...Input terminal, +81...Output terminal, (9a), (9b) -...Sampler, (1
0a), (10b)...phase shifter, circle...exclusive OR gate, 021...tank circuit, (13a), (
13b)...limiter. In addition, in the figures, the same reference numerals indicate the same parts or the monk parts. Agent Makoto Kuzuno - Figure 1 10CI 1 (Jl) Procedural amendment/writing (spontaneous) Mr. Commissioner of the Japan Patent Office 1, Indication of case Patent application No. 1988-41258 No. 2
, Title of the invention: Pseudo-error detector 3, person making the correction Representative: Hitoshi Katayama -1~\\dJ-1-, ·°1. 5. Column 6, Detailed Description of the Invention in the Specification Subject to Amendment, Contents of the Amendment (1) Change "Low Phase/Advanced Phase" on page 6, line 20 of the specification to [Low Phase/Advanced Phase (i!! Corrected to ``phase or/and phase advance)''. that's all

Claims (1)

【特許請求の範囲】[Claims] （１）オフセットサンプリング法によって擬似誤シを検
出する擬似誤シ検出器において、受信機から入力される
再生クロック信号の基本波成分のみを抽出するタンク回
路と、該タンク回路によシ抽出された正弦波信号をそれ
ぞれ所定位相量ずつ移相する２つの移相器と、この２つ
の移相器出力を整形する２つのり６タと、上記入力信号
を上記２つのリミタからのクロック信号でヤングリング
する２つのサンプラと、この２つのサンプラの出力を合
成して擬似誤シパルスを出力する論理ケートとを備えた
ことを特徴とする擬似誤シ検出器。(1) In a false false alarm detector that detects false false alarms using the offset sampling method, there is a tank circuit that extracts only the fundamental wave component of the reproduced clock signal input from the receiver, and Two phase shifters that shift the sine wave signal by a predetermined phase amount, two phase shifters that shape the outputs of these two phase shifters, and a Young ring that converts the input signal into a Young ring using the clock signals from the two limiters. What is claimed is: 1. A pseudo-false signal detector comprising: two samplers for generating a pseudo-false signal; and a logic gate for synthesizing the outputs of the two samplers and outputting a pseudo-false signal.