JPS59167090A - Printed circuit board - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば電子回路素子等を５直接的に、極小
面積で取り伺けるとともに、放熱性をも改善することが
可能な印刷配線基板に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a printed wiring board on which electronic circuit elements, for example, can be directly accessed in a very small area, and also on which heat dissipation can be improved.

従来例の構成とその問題点 電子回路素子は、通常、単体の場合にはセラミックパッ
ケージ構造ないしは樹脂封止構造が用いられる。ところ
が、集積回路化ならびにその回路密四を高めるために、
電子回路素子は単体としての封止構造を用いずに、素子
チップを、直接、印刷配線基板上の配線部に載置する方
式が採用されるようになり、その適性が新たな問題にな
っている。すなわら、この場合には、電子回路素子の集
積密度が２〜１０倍程度程度められることも関連して、
素子からの放熱量が増大し、印刷配線基板の温Ｉ１．に
、昇をひき起こし、動作特性を害する。その／ζめ、放
熱性の良い印刷配線基板ないしは放熱効率の良い構造が
求められる。Conventional Structure and Problems When an electronic circuit element is a single unit, a ceramic package structure or a resin-sealed structure is usually used. However, in order to integrate circuits and increase their circuit density,
For electronic circuit elements, a method has been adopted in which the element chip is placed directly on the wiring section of the printed wiring board without using a single encapsulation structure, and the suitability of this method has become a new issue. There is. In other words, in this case, it is also relevant that the integration density of electronic circuit elements is about 2 to 10 times higher.
The amount of heat dissipated from the element increases, and the temperature of the printed wiring board increases. , which can cause heat build-up and impair operating characteristics. For this reason, a printed wiring board with good heat dissipation properties or a structure with good heat dissipation efficiency is required.

発明の目的 本発明は、電子回路素子をその素子チップのまま、直接
的に、印刷配線上に載置することが可能で、しかも、゛
放熱特性のよい構造の印刷配線基板を提供するものであ
る。OBJECTS OF THE INVENTION The present invention provides a printed wiring board that allows electronic circuit elements to be placed directly on printed wiring as the element chips are, and that has a structure with good heat dissipation characteristics. be.

発明の構成 本発明は、絶縁性基板の主面上に２層の金属層を絶縁状
態で設け、前記金属層の上層側に所定配線パターンを形
成した構造の印刷配線基板であり、これにより、前記配
線パターン上に電子回路素子の素子チップを、直接的に
、載置し得るとともに、放熱性も格段にすぐれたものに
なる。Structure of the Invention The present invention is a printed wiring board having a structure in which two metal layers are provided in an insulating state on the main surface of an insulating substrate, and a predetermined wiring pattern is formed on the upper layer side of the metal layer. The element chip of the electronic circuit element can be placed directly on the wiring pattern, and the heat dissipation performance is also significantly improved.

実施例の説明 第１図は本発明の実施例構造の断面図である。Description of examples FIG. 1 is a sectional view of a structure according to an embodiment of the present invention.

・−の実施牝では、絶縁基板１として、厚さ０．８ｍｍ
Ｑ紙基材フェノール樹脂積層板を用い、この上に、／ｌ
さ７層μｍの銅Ｔ３２を、接着材３を用いて接着する。・In the case of -, the insulating substrate 1 had a thickness of 0.8 mm.
Q Using a paper-based phenolic resin laminate, on top of this, /l
Seven μm thick copper T32 layers are bonded using adhesive 3.

この段階までの素材は、すでに、絶縁基板１」−に銅箔
２を貼り合わせて一体化されたプリント配線用基板をそ
の′１：、ま用いることもできる。次に、前記銅箔２の
上唇所定の樹脂層４を配し、この上に、ノ厚さ３５μＩ
ｎの卵ｊ箔５を貼り合わせる。As the material up to this stage, a printed wiring board which has already been integrated by bonding copper foil 2 to an insulating substrate 1' can also be used. Next, a predetermined resin layer 4 is placed on the upper lip of the copper foil 2, and a thickness of 35 μI is placed on top of this.
Attach egg j foil 5 of n.

樹脂層４は、性状として、電気絶縁性や接着力のほかに
、銅箔５の選択エツチングに用いられるエツチング液へ
の耐性、ならびに選択エツチング後の配線パターンに金
、銀あるいはニッケル等のめっき層を形成する場合のめ
っき液に対する耐性が求められる。たとえば、芳香族ア
ミン系硬化剤配合のエポキシ樹脂を用いると、上述の樹
脂層性状が満たさ八、本実施例では、芳香族アミン゛ア
ダクトとして、アミノジフェニルメタン・アダクトを０
．５〜２．５当量、好ましくは１．２当量で配合し、こ
れに７リカ微粉末を１０〜８０重量係、好ましくは３０
〜５０重量係に付加し、これらをエポキシ樹脂主剤と混
合して、これに適当な揺変剤を若干添加して、２５°Ｃ
で粘度２，０００〜２０，０００ポイズとなるような接
着剤を用い、この接着剤を′ＪｒＭ肖なノ草みに塗布し
て層状に形成し、この樹脂層がＢステージからＣステー
ジへの硬什進行過程で上層鋼箔５を貼り付ける方法で用
いた。また、２層の金属層、すなわち、本実施例中の銅
箔２および同６の積層化に際しては、前記樹脂層４と同
質材を各層間に笈打ちして、同時接着する方法も利用で
き、その製法には制限がない。In addition to electrical insulation and adhesive strength, the resin layer 4 has properties that include resistance to the etching solution used for selective etching of the copper foil 5, and a plating layer of gold, silver, nickel, etc. on the wiring pattern after selective etching. Resistance to the plating solution is required when forming. For example, when an epoxy resin containing an aromatic amine curing agent is used, the above-mentioned resin layer properties are satisfied.
．． 5 to 2.5 equivalents, preferably 1.2 equivalents, and 10 to 80 parts by weight of 7 Lika fine powder, preferably 30
~50% by weight, mixed with the epoxy resin base resin, added a small amount of a suitable thixotropic agent, and heated at 25°C.
Using an adhesive with a viscosity of 2,000 to 20,000 poise, this adhesive is applied to the 'JrM-like grass to form a layer, and this resin layer moves from the B stage to the C stage. A method was used in which the upper layer steel foil 5 was pasted during the hardening process. Furthermore, when laminating the two metal layers, that is, the copper foils 2 and 6 in this example, it is also possible to use a method of simultaneously adhering the same material as the resin layer 4 by pounding between each layer. , there are no restrictions on its manufacturing method.

つぎに、下層側の銅箔２はそのままで、上層の銅箔５の
みを、周矧の選択エツチング技術によって、所定の配線
パターンを形成する。なお、この上層配線パターンは、
基板を適当なワークサイズに切断した状態で、その切断
端面より十分に内側になるように形成し、同端面と配線
パターンとの間隙に樹脂層４の表面が露出されるように
して、下層銅箔２との絶縁性が十分に保持されるように
する。これＫより、上層配線パターンと下層銅箔２との
間には、許容温度条件下、たとえば１２６パ（７で直流
５ｏｏＶ以−ヒつ耐圧特性が保障される。Next, a predetermined wiring pattern is formed on only the upper layer copper foil 5 by a selective etching technique, leaving the lower layer copper foil 2 as it is. Note that this upper layer wiring pattern is
With the board cut to an appropriate work size, the lower copper layer is formed so that it is sufficiently inside the cut end surface, and the surface of the resin layer 4 is exposed in the gap between the cut end surface and the wiring pattern. Make sure that the insulation with the foil 2 is sufficiently maintained. From this K, voltage resistance characteristics of 5 ooV DC or more are guaranteed between the upper layer wiring pattern and the lower layer copper foil 2 under allowable temperature conditions, for example, 126 Pa (7).

土、１９５金匡層およブ下１※金属層にイ史う材料とし
てＩｆ′、ｌｌシい実ＩＩすを、≠けると、下層１１１
ｊは圧延工程で形成され／こ銅２品を用い、なるべく直
下の絶縁樹脂層面とお・うとつのない状態で接着される
ものがよく、−まだ、配線パターンへのエツチング精度
からみると、３５μｍ〜１０μｍの厚さのものが選定さ
れるのが好適である。一方、下層側は、裏面相変の高い
電着飼司箔を用いた方が、接着強度を高め、放熱面の拡
大につながる性質を有する点で有効である。なお、下層
金属層は、はんた層の付設や電気的接触の対象とならな
いので、接着性ならびに熱伝導性のよいものであればよ
く、たとえばアルミニウム箔であってもよい。Soil, 195 metal layer and lower 1 *If', as the material that is included in the metal layer, ≠ lower layer 111
j is formed by a rolling process, and is preferably bonded to the insulating resin layer directly below the surface of the insulating resin layer in a solid state using two pieces of copper. Preferably, a thickness of 10 μm is selected. On the other hand, for the lower layer side, it is more effective to use electrodeposited foil with a high phase change on the back side, since it has properties that increase adhesive strength and lead to an enlarged heat dissipation surface. Note that since the lower metal layer is not subject to attachment of a solder layer or electrical contact, it may be made of any material that has good adhesiveness and thermal conductivity; for example, it may be made of aluminum foil.

第２図は、所定間５悼パターンの一部に、電子回路素子
の素子チップ６を、たとえば、烏−鉛系は／ｖ　だ（３
６３％、鉛３７％）を介在させて、載置し、同素子チッ
プ６の各電極と他の配線パターンどの間を金の細線７で
接続（いわゆる、ワイヤボンド）したもので、そのＭ面
図である。In Fig. 2, an element chip 6 of an electronic circuit element is placed in a part of the pattern for a predetermined interval.
63% lead, 37% lead), and the respective electrodes of the same element chip 6 and other wiring patterns are connected with thin gold wires 7 (so-called wire bonds). It is a diagram.

さらに、第３図は′電子回路素子の素子テップ６を塔載
し７、かつ、基板の側面に放熱体８を外囲ケース体９で
支承した構造体の利用例断面図である。Furthermore, FIG. 3 is a cross-sectional view of an example of the use of a structure in which an element 6 of an electronic circuit element is mounted 7 and a heat sink 8 is supported by an outer case body 9 on the side surface of the substrate.

放熱体８を設けることによって、温度上昇率を〜段と低
下させることができる。By providing the heat radiator 8, the rate of temperature rise can be significantly reduced.

なお、本発明で、絶縁性基板１には、実施例の紙基材フ
ェノール樹脂積層板のほか、ガラス布基材エポキシ樹脂
積層板、紙基材エポキシ樹脂積層板、ガラスマットエポ
キシ樹脂積層板、ガラス布基材ポリイミド樹脂積層板等
が使用可能である。また、絶縁性基板の構体は、たとえ
ば、はうろう加工された鉄薄板、アルマイト加工のアル
ミニウム板あるいはアルミナ磁器板なども適用できる。In addition, in the present invention, the insulating substrate 1 includes, in addition to the paper-based phenolic resin laminate of the embodiment, a glass cloth-based epoxy resin laminate, a paper-based epoxy resin laminate, a glass matte epoxy resin laminate, A glass cloth-based polyimide resin laminate or the like can be used. Further, as the structure of the insulating substrate, for example, a wax-processed thin iron plate, an alumite-processed aluminum plate, or an alumina porcelain plate can be used.

下表は、単位基板（面積２５ｘ２ｓ（＋ｍｎ）、厚さ１
．０＋＋＋＋ｎ　）上に電子回路素子、たとえば半導体
集積回路素子の素子チップを塔載して、この素子に２．
０ワツトの消費電力を与えたときの３０分後の基板温度
上昇度を比較して示したものであり、同表中、上行欄に
本発明実施各側、下行欄に従来例、すなわち単層の配線
パターン上に素子チップを配しだ、揚台のものを示す。The table below shows the unit substrate (area 25x2s (+mn), thickness 1
．． 0++++n), an electronic circuit element, such as an element chip of a semiconductor integrated circuit element, is mounted on the element, and 2.
This table shows a comparison of the degree of rise in substrate temperature after 30 minutes when 0 watts of power consumption is applied. The device chip is placed on the wiring pattern shown on the platform.

発明の効果 本発明によれば、前述の表にも示されるように、配線パ
ターン層下に金属層を絶縁的に配設したことにより、同
配線パターン層に電子回路素子の素子チップを、直接的
に載置しても、その放熱特性によって十分に放熱可能で
あり、高密度実装の印刷配線用基板が達成できる。Effects of the Invention According to the present invention, as shown in the above table, by insulatingly disposing a metal layer under the wiring pattern layer, an element chip of an electronic circuit element can be directly attached to the wiring pattern layer. Even if the substrate is mounted on a substrate, it can sufficiently dissipate heat due to its heat dissipation properties, and a printed wiring board with high density packaging can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

８ｇ１図は本発明実施例構造の断面図、第２図は本発明
実施例の応用例断面図、第３図は本発明実施例の別の応
用例断面図である。 １・・・・・絶縁基板、２・・・・・銅箔、３・・・・
・接着材、４゛°°゛°°°゛°樹脂・・・・銅箔、６
・・・・・・素子テップ、７・・・・・・金細線、８・
・・・・放熱体、９・・・・・−外囲ケース体。8g1 is a sectional view of a structure according to an embodiment of the present invention, FIG. 2 is a sectional view of an applied example of the embodiment of the present invention, and FIG. 3 is a sectional view of another applied example of the embodiment of the present invention. 1...Insulating substrate, 2...Copper foil, 3...
・Adhesive, 4゛°°゛°°°゛°resin...Copper foil, 6
...Element tip, 7...Gold wire, 8.
...Heat sink, 9...-Outer case body.

Claims (1)

【特許請求の範囲】[Claims] 絶縁性基板の主面上に２層の金属層を絶縁状態で設け、
前記金属層の上層側に所定配線パターンを形成した構造
の印刷配線基板。Two metal layers are provided in an insulating state on the main surface of an insulating substrate,
A printed wiring board having a structure in which a predetermined wiring pattern is formed on the upper layer side of the metal layer.