JPS59160335U - 入出力制御回路 - Google Patents
入出力制御回路Info
- Publication number
- JPS59160335U JPS59160335U JP5347483U JP5347483U JPS59160335U JP S59160335 U JPS59160335 U JP S59160335U JP 5347483 U JP5347483 U JP 5347483U JP 5347483 U JP5347483 U JP 5347483U JP S59160335 U JPS59160335 U JP S59160335U
- Authority
- JP
- Japan
- Prior art keywords
- input
- control circuit
- output control
- output
- magnetic tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図はこの考案の一実施例のブロック回路図、第2図
aは各ブロックの詳細回路図、第2図すはモード表を示
す図、第3図a、 bは夫々、磁気テープモードにおけ
るテープへのデータ書き込み、データ読み取りの各タイ
ムチャートを示す図、第4図a、 bは夫々、R32
32C汚−ドにおける外部機器へのデータ書き込み、デ
ータ読み取りの各タイムチャートを示す図である。 1・・・・・・入出力制御回路、2.6・・・・・・デ
ータセレ −フタ、3.5・・・・・・フリップ
フロップ、14・・・・・・I10データ判定回路、1
6.20・・・・・・セレクタ、17・・・・・・MT
データシフトレジスタ、1B・・・・・・8進カウンタ
、19・・・・・・バイナリカウンタ、22・・・・・
・クロックジェネレータ、24・・・・・・入出力タイ
ミング制御回路、25,34.36・・・・・・フリッ
プフロップ。 −1[二°″□ (90%1 fF115 ”o”」し−」トー
ー印−一 −− ハ八mハ
aは各ブロックの詳細回路図、第2図すはモード表を示
す図、第3図a、 bは夫々、磁気テープモードにおけ
るテープへのデータ書き込み、データ読み取りの各タイ
ムチャートを示す図、第4図a、 bは夫々、R32
32C汚−ドにおける外部機器へのデータ書き込み、デ
ータ読み取りの各タイムチャートを示す図である。 1・・・・・・入出力制御回路、2.6・・・・・・デ
ータセレ −フタ、3.5・・・・・・フリップ
フロップ、14・・・・・・I10データ判定回路、1
6.20・・・・・・セレクタ、17・・・・・・MT
データシフトレジスタ、1B・・・・・・8進カウンタ
、19・・・・・・バイナリカウンタ、22・・・・・
・クロックジェネレータ、24・・・・・・入出力タイ
ミング制御回路、25,34.36・・・・・・フリッ
プフロップ。 −1[二°″□ (90%1 fF115 ”o”」し−」トー
ー印−一 −− ハ八mハ
Claims (1)
- CPUと磁気テープまたは該磁気テープ機器と異なるデ
ータ形式の外部機器とのデータ入出力を制御する入出力
制御回路に於いて、上記磁気テープのデータ入出力を制
御する磁気テープ入出力制御回路と、上記外部機器のデ
ータ入出力を制御する外部機器入出力制御回路と、該外
部機器入出力制御回路と上記磁気テープ入出力制御回路
のうち一方を指定する制御指定回路と、上記磁気テープ
入出力制御回路または外部機器入出力制御回路の各々の
入力と出力のうち一方を指定する入出力指定回路とを具
備してなる入出力制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5347483U JPS59160335U (ja) | 1983-04-12 | 1983-04-12 | 入出力制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5347483U JPS59160335U (ja) | 1983-04-12 | 1983-04-12 | 入出力制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59160335U true JPS59160335U (ja) | 1984-10-27 |
Family
ID=30183819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5347483U Pending JPS59160335U (ja) | 1983-04-12 | 1983-04-12 | 入出力制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59160335U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63257023A (ja) * | 1987-04-15 | 1988-10-24 | Brother Ind Ltd | コンピユ−タの出力装置 |
JPS63196136U (ja) * | 1987-06-02 | 1988-12-16 |
-
1983
- 1983-04-12 JP JP5347483U patent/JPS59160335U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63257023A (ja) * | 1987-04-15 | 1988-10-24 | Brother Ind Ltd | コンピユ−タの出力装置 |
JPS63196136U (ja) * | 1987-06-02 | 1988-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59160335U (ja) | 入出力制御回路 | |
JPS6039163U (ja) | 外部入出力装置 | |
JPS6044268U (ja) | 磁気カ−ドリ−ダ | |
JPS59100306U (ja) | シ−ケンス制御演算装置 | |
JPS5995500U (ja) | 記憶装置 | |
JPS614254U (ja) | 命令判読回路 | |
JPS59140147U (ja) | 表示手段 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS58117526U (ja) | デイジタル情報設定装置 | |
JPS60107896U (ja) | 表示メモリ制御回路 | |
JPS5886687U (ja) | 表示装置 | |
JPS6146631U (ja) | デ−タ読み込み機器 | |
JPS6088634U (ja) | 信号切換回路 | |
JPS59147197U (ja) | 残響効果装置 | |
JPS60150687U (ja) | 磁気テ−プ制御装置 | |
JPS6065848U (ja) | 計算機システム | |
JPS5933551U (ja) | デ−タ読取り装置 | |
JPS601037U (ja) | 二者択一回路 | |
JPS5933334U (ja) | フリツプフロツプ回路 | |
JPS6020654U (ja) | マイクロプロセツサ割込回路 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS5897661U (ja) | メモリ制御装置 | |
JPS5828304U (ja) | 入力数カウント装置 | |
JPS5836437U (ja) | 入力デ−タ消去回路 | |
JPS59100345U (ja) | デイジタル制御装置 |