JPS59158544A - 回路基板及びその製造法 - Google Patents
回路基板及びその製造法Info
- Publication number
- JPS59158544A JPS59158544A JP58031745A JP3174583A JPS59158544A JP S59158544 A JPS59158544 A JP S59158544A JP 58031745 A JP58031745 A JP 58031745A JP 3174583 A JP3174583 A JP 3174583A JP S59158544 A JPS59158544 A JP S59158544A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum foil
- circuit board
- metal
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は回路基板及びその製造法に関するものである
。
。
電子機器の小型化、軽量化、アッセンブリーの自動化、
機器の信頼性の向上等に対する要求がらこれを構成する
プリント基板に対する需要は年々増大しておシ、その生
産量も増えている。しかし電子機器に対する製造コスト
の低減、信頼性の向上、製造工程の減少等の要求ばあい
かわらず強く、これに応える為従来より種々の試みがな
されている。そして近年回路組立の機械化、自動化の方
策としてワイヤーボンディングが広く普及しており、回
路基板もこのワイヤーボンディング自適合する構造を持
つことが必要となっている。このワイシ・−ボンティン
グにおいては回路基板の所定箇所と各種素子の端子とを
アルミ製の細線で接続する為回路基板上にアルミ箔を蒸
着又は液浴させ、ボンディングバンドを形成し、このア
ルミ細線全溶着させやすくする必要がチシ、このボンデ
ィングバンド形成の為の工程が必要である。
機器の信頼性の向上等に対する要求がらこれを構成する
プリント基板に対する需要は年々増大しておシ、その生
産量も増えている。しかし電子機器に対する製造コスト
の低減、信頼性の向上、製造工程の減少等の要求ばあい
かわらず強く、これに応える為従来より種々の試みがな
されている。そして近年回路組立の機械化、自動化の方
策としてワイヤーボンディングが広く普及しており、回
路基板もこのワイヤーボンディング自適合する構造を持
つことが必要となっている。このワイシ・−ボンティン
グにおいては回路基板の所定箇所と各種素子の端子とを
アルミ製の細線で接続する為回路基板上にアルミ箔を蒸
着又は液浴させ、ボンディングバンドを形成し、このア
ルミ細線全溶着させやすくする必要がチシ、このボンデ
ィングバンド形成の為の工程が必要である。
なお、このワイヤーボンティングにアルミ細線使用する
のはアルミ細線が金a1線等とは異な9、常温で超音波
溶着可能である為である。ちなみに金細線においては2
00℃程度に基板を予め加熱しなければ超音波溶着は不
可能である。そして、この常温による超音波溶着が可能
な為、アルミ細線を用いた場合には基板と基板上のアル
ミ箔の接着を熱に弱い接着剤で行うことも可能であり、
この点からもアルミ細線が多く使用されている。
のはアルミ細線が金a1線等とは異な9、常温で超音波
溶着可能である為である。ちなみに金細線においては2
00℃程度に基板を予め加熱しなければ超音波溶着は不
可能である。そして、この常温による超音波溶着が可能
な為、アルミ細線を用いた場合には基板と基板上のアル
ミ箔の接着を熱に弱い接着剤で行うことも可能であり、
この点からもアルミ細線が多く使用されている。
ボンディングバンドを有する従来の回路基板の製造法を
第1図に基づいて説明すると、捷ず第1図(a)に示す
様にアルミ等の金属製の基板1上に絶縁性接着剤20層
を設け、この上に銅箔3を貼り着ける。次(lこ第1図
(b)に示す様にこの銅箔3の表面に所望の回路パター
ンになる様にエツチングレジスト6を印刷する。そして
第1図(c)に示す様にこれをエツチング液で処理し、
エツチングレジスト6によりマスキングされた部分以外
の露出銅箔部分を腐蝕させ、エソチンク完了後、第1図
(d)に示す様にエツチングレジスト6を溶剤によシ銅
箔3の表面から溶解除去し、銅箔3の表面を露出させる
。そして最後に第1図(e)に示す様に銅箔3上のあら
かじめ定められた所定位置にポンディングパッドとして
アルミ箔4′を蒸着又は接着させ回路基板とした。つま
り、従来のポンディングパッド付きの回路基板は基板、
接着剤層、銅箔層、ボンデインクバットの四層からなっ
てお9、ボンデインクバット形成前にエツチングレジス
トを溶剤で溶解除去しなければならず、製造が面倒であ
り、高品質の回路基板を大量に製造する上で大きなネッ
クとなっていた。又銅箔の上にボンディングバンドを形
成する作業は精度が要求され、接続不良が生じない様に
するには細心の注意が必要であった。
第1図に基づいて説明すると、捷ず第1図(a)に示す
様にアルミ等の金属製の基板1上に絶縁性接着剤20層
を設け、この上に銅箔3を貼り着ける。次(lこ第1図
(b)に示す様にこの銅箔3の表面に所望の回路パター
ンになる様にエツチングレジスト6を印刷する。そして
第1図(c)に示す様にこれをエツチング液で処理し、
エツチングレジスト6によりマスキングされた部分以外
の露出銅箔部分を腐蝕させ、エソチンク完了後、第1図
(d)に示す様にエツチングレジスト6を溶剤によシ銅
箔3の表面から溶解除去し、銅箔3の表面を露出させる
。そして最後に第1図(e)に示す様に銅箔3上のあら
かじめ定められた所定位置にポンディングパッドとして
アルミ箔4′を蒸着又は接着させ回路基板とした。つま
り、従来のポンディングパッド付きの回路基板は基板、
接着剤層、銅箔層、ボンデインクバットの四層からなっ
てお9、ボンデインクバット形成前にエツチングレジス
トを溶剤で溶解除去しなければならず、製造が面倒であ
り、高品質の回路基板を大量に製造する上で大きなネッ
クとなっていた。又銅箔の上にボンディングバンドを形
成する作業は精度が要求され、接続不良が生じない様に
するには細心の注意が必要であった。
この発明はこの従来のボンディングバンドを有する回路
基板の欠点を除去したものであり、低コストで製造でき
、信頼性に富み、回路の設計も行いやすい新規な回路基
板及びその製造法を提供することを目白りとする。
基板の欠点を除去したものであり、低コストで製造でき
、信頼性に富み、回路の設計も行いやすい新規な回路基
板及びその製造法を提供することを目白りとする。
以下図面に示すこの発明の実施例に基づいてその構成を
説明する。
説明する。
第2図はこの発明の一実施例の断面図であシ、この回路
基板は熱伝導性の良好なアルミ製の基板1上に絶縁性接
着剤2が塗布されており、その上に所望の回路パターン
を形成したアルミ箔4が接着され、該アルミ箔4がボン
ディングバンドとなっているものである。このアルミ箔
4の裏面は粗化されておし、絶縁性接着剤2への接着性
を高めている。
基板は熱伝導性の良好なアルミ製の基板1上に絶縁性接
着剤2が塗布されており、その上に所望の回路パターン
を形成したアルミ箔4が接着され、該アルミ箔4がボン
ディングバンドとなっているものである。このアルミ箔
4の裏面は粗化されておし、絶縁性接着剤2への接着性
を高めている。
次にこの回路基板の製造法を説明すると、まずはじめに
第3図(a)に示す通り金属製の基板1上に絶縁性接着
剤2を塗布して接着剤層を形成し、次いでこの上に一方
の面を粗化したアルミ箔4をその粗面が絶縁性接着剤2
側になる様にして固着する。そして第3図(b)に示す
通シ、このアルミ箔4の表面に所望の回路パターンにな
る様にエツチングレジスト6を印刷し、エツチング処理
を行い第3図(c)に示す様にアルミ箔4の不要部分を
腐蝕除去する。そして最後にエツチングレジスト6を溶
剤で溶解除去し、アルミ箔4をボンディングパットとし
た第3図(d)に示す回路基板を完成する。
第3図(a)に示す通り金属製の基板1上に絶縁性接着
剤2を塗布して接着剤層を形成し、次いでこの上に一方
の面を粗化したアルミ箔4をその粗面が絶縁性接着剤2
側になる様にして固着する。そして第3図(b)に示す
通シ、このアルミ箔4の表面に所望の回路パターンにな
る様にエツチングレジスト6を印刷し、エツチング処理
を行い第3図(c)に示す様にアルミ箔4の不要部分を
腐蝕除去する。そして最後にエツチングレジスト6を溶
剤で溶解除去し、アルミ箔4をボンディングパットとし
た第3図(d)に示す回路基板を完成する。
この実施例は上記の通シの構成を有するものでアシ、従
来のものの様にエツチング処理が完了した後ボンディン
グバンドを作る工程を必要とせず、回路基板製造の自動
化を一層すすめることができ、又導体がアルミである為
、回路内の電気抵抗が少なく回路設計が容易となり、そ
の自由度が広がる効果をイイする。又従来のものより少
ない工程で製造できる為、製造に伴う品質管理上の問題
を減少させることができ、更に銅箔を用いない為、銅箔
とボンティングバンドの接着不良に伴う諸問題をなくシ
、回路の信頼性を著しく向上させることができる3、次
に第31図に示すこの発明の他の実施例について説明す
ると、この実施例は良熱伝導性の金属製基鈑1上に絶縁
性接着剤2からなる接着剤層が設けもノ1−ており、該
接着剤層の上に所望の回路パターンに形成されたアルミ
箔4か接着されており、更に該アルミ箔4上に同じパタ
ーンのエツチング液によって腐蝕されずかつワイヤーボ
ンティング可能な金属箔5が接着さJtて該金属箔5が
ボンティングバンドとなっているものである。アルミ箔
4は前述の実施例の場合と同様一方の面が粗化されてお
9、この粗面を絶縁性接着剤2に接する様にしており、
接着力を高めている。又表面層を形成している金属箔5
は塩化第2鉄等のエツチング液によって腐蝕せずかつア
ルミ細線を直接ボンティング可能な金属を月いる必要が
ある。金、プラチナ、ニッケルースズ系合金、モリブデ
ン−タングステン系合金が用いられる。このうチ、金又
はプラチナは電気抵抗が少なく回路設計がしやすく、更
にアルミ細線のボンティングが容易であり、ボンディン
グ不良を少なくすることができ最適である3、次にこの
実施例の製造法を第5図に基づいて説明すると、第5図
(a)に示す様にまずはじめに金属性の基板1上に絶縁
性接着剤2を塗布し、この上に一万の面を粗化したアル
ミ箔4をその粗1mが接着剤側になる様に接着する。そ
してこのアルミ箔4の表面iに第5図(b)に示す様に
エツチング液によって腐蝕されず、かつワイヤーボンデ
ィング可能な金属箔5′f:所望の回路パターンになる
様に部分メノー1′等の方法で印刷する。そしてこれに
対してエツチング処理を行い、第5図(c)に示す様に
アルミ箔4の不要部分を除去し、回路基板を完成さぜる
。なおこの場合最上層にエツチング液に腐蝕しない金属
箔5を用いている為、エンチングレジストを用いること
なくエツチング処理を行うことができ、エツチングレジ
ストの印刷及びその溶解、除去の工程を全く必要としな
い。
来のものの様にエツチング処理が完了した後ボンディン
グバンドを作る工程を必要とせず、回路基板製造の自動
化を一層すすめることができ、又導体がアルミである為
、回路内の電気抵抗が少なく回路設計が容易となり、そ
の自由度が広がる効果をイイする。又従来のものより少
ない工程で製造できる為、製造に伴う品質管理上の問題
を減少させることができ、更に銅箔を用いない為、銅箔
とボンティングバンドの接着不良に伴う諸問題をなくシ
、回路の信頼性を著しく向上させることができる3、次
に第31図に示すこの発明の他の実施例について説明す
ると、この実施例は良熱伝導性の金属製基鈑1上に絶縁
性接着剤2からなる接着剤層が設けもノ1−ており、該
接着剤層の上に所望の回路パターンに形成されたアルミ
箔4か接着されており、更に該アルミ箔4上に同じパタ
ーンのエツチング液によって腐蝕されずかつワイヤーボ
ンティング可能な金属箔5が接着さJtて該金属箔5が
ボンティングバンドとなっているものである。アルミ箔
4は前述の実施例の場合と同様一方の面が粗化されてお
9、この粗面を絶縁性接着剤2に接する様にしており、
接着力を高めている。又表面層を形成している金属箔5
は塩化第2鉄等のエツチング液によって腐蝕せずかつア
ルミ細線を直接ボンティング可能な金属を月いる必要が
ある。金、プラチナ、ニッケルースズ系合金、モリブデ
ン−タングステン系合金が用いられる。このうチ、金又
はプラチナは電気抵抗が少なく回路設計がしやすく、更
にアルミ細線のボンティングが容易であり、ボンディン
グ不良を少なくすることができ最適である3、次にこの
実施例の製造法を第5図に基づいて説明すると、第5図
(a)に示す様にまずはじめに金属性の基板1上に絶縁
性接着剤2を塗布し、この上に一万の面を粗化したアル
ミ箔4をその粗1mが接着剤側になる様に接着する。そ
してこのアルミ箔4の表面iに第5図(b)に示す様に
エツチング液によって腐蝕されず、かつワイヤーボンデ
ィング可能な金属箔5′f:所望の回路パターンになる
様に部分メノー1′等の方法で印刷する。そしてこれに
対してエツチング処理を行い、第5図(c)に示す様に
アルミ箔4の不要部分を除去し、回路基板を完成さぜる
。なおこの場合最上層にエツチング液に腐蝕しない金属
箔5を用いている為、エンチングレジストを用いること
なくエツチング処理を行うことができ、エツチングレジ
ストの印刷及びその溶解、除去の工程を全く必要としな
い。
この実施例は上記の通りの構成を有するものであυ、最
上層を構成する金属に直接アルミ細線をボンティングす
ることが可能でアシ、又エツチングレジストの印刷及び
溶解除去の工程を全く必要としないので生産性が著しく
高く、更にこの印刷溶解除去に伴うトラブルも発生しな
い為、回路基板の信頼性も著しく向上されることができ
る効果を有する。又最上層に面1腐蝕性の金属を用いて
いるので経年変化も少なく、回路基板の耐久性も高める
ことができる。
上層を構成する金属に直接アルミ細線をボンティングす
ることが可能でアシ、又エツチングレジストの印刷及び
溶解除去の工程を全く必要としないので生産性が著しく
高く、更にこの印刷溶解除去に伴うトラブルも発生しな
い為、回路基板の信頼性も著しく向上されることができ
る効果を有する。又最上層に面1腐蝕性の金属を用いて
いるので経年変化も少なく、回路基板の耐久性も高める
ことができる。
以上述べた如く、この発明は回路基板の生産性、信頼性
、耐久性を従来のものに比して著しく向上させ、又回路
設刷の自由度を高め、ワイヤーボンディングを容易かつ
確実に行い得る様にし、電子機器の小型化、軽量化、ア
ンセンブリ−の自動化、信頼性の向上に資することがで
きるすぐれた効果を有するものである。
、耐久性を従来のものに比して著しく向上させ、又回路
設刷の自由度を高め、ワイヤーボンディングを容易かつ
確実に行い得る様にし、電子機器の小型化、軽量化、ア
ンセンブリ−の自動化、信頼性の向上に資することがで
きるすぐれた効果を有するものである。
第1図は従来のボンティングパッドを有する回路基板の
製請法を示した製造過程の断面図、第2図はこの発明に
係る回路基板の一実施例の断面図、第3図はその製造過
程を示す断面図、第4図は他の実施例の断面図、第5図
はその製造過程を示す断面図である。 1・・基板、2・・・絶縁性接着剤、3・・銅箔、4゜
4′・・・アルミ箔、5・・・金属箔、6・・エツチン
グレジ特許出・願人 ナイルス部品株式会社同
昭和電工株式会社 第1図 第4図 第5図
製請法を示した製造過程の断面図、第2図はこの発明に
係る回路基板の一実施例の断面図、第3図はその製造過
程を示す断面図、第4図は他の実施例の断面図、第5図
はその製造過程を示す断面図である。 1・・基板、2・・・絶縁性接着剤、3・・銅箔、4゜
4′・・・アルミ箔、5・・・金属箔、6・・エツチン
グレジ特許出・願人 ナイルス部品株式会社同
昭和電工株式会社 第1図 第4図 第5図
Claims (7)
- (1) 金属製の基板上に絶縁性接着剤の層を設け、
該接着剤の層の上に所望の回路パターンを形成したワイ
ヤーボンディング可能な金属の層を設けたことを特徴と
する回路基板。 - (2)金属の層がアルミ箔によって形成されていること
を特徴とする特許請求の範囲第1項記載の回路基板。 - (3)金属の層がアルミ箔、及びこのアルミ箔の上面に
設けられたエツチングレジストによって腐蝕されずかつ
ワイヤーボンティング可能な金属によって構成されてい
ることを特徴とする特許請求の範囲第1項記載の回路基
板。 - (4)爪上層を形成する金属が金、フラチナ、ニッケル
ースズ系合金、又はモリブテン−タングステン系合金で
あることを特徴とする特許請求の範囲第3項記載の回路
基板。 - (5)金属製の基板の上に絶縁性接着剤を塗布し、この
上にアルミ箔を接着し、更にこのアルミ箔上に所望の回
路パターンになる様にエツチング液によって腐蝕されな
い物質の層を印刷した後、これをエツチング液にょシ処
理して回路基板を得ることを特徴とする回路基板の製造
法。 - (6)エツチング液にょシ腐蝕されない物質がエツチン
グレゾストであることを特徴とする特許請求の範囲第5
項記載の回路基板の製造法。 - (7)エツチング液にょシ腐蝕されない物質が耐腐蝕性
を有しかつワイヤーボンディングが可能な金属であるこ
とを特徴とする特許請求の範囲第5項記載の回路基板の
製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58031745A JPS59158544A (ja) | 1983-03-01 | 1983-03-01 | 回路基板及びその製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58031745A JPS59158544A (ja) | 1983-03-01 | 1983-03-01 | 回路基板及びその製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59158544A true JPS59158544A (ja) | 1984-09-08 |
Family
ID=12339558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58031745A Pending JPS59158544A (ja) | 1983-03-01 | 1983-03-01 | 回路基板及びその製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59158544A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362926A (en) * | 1991-07-24 | 1994-11-08 | Denki Kagaku Kogyo Kabushiki Kaisha | Circuit substrate for mounting a semiconductor element |
-
1983
- 1983-03-01 JP JP58031745A patent/JPS59158544A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362926A (en) * | 1991-07-24 | 1994-11-08 | Denki Kagaku Kogyo Kabushiki Kaisha | Circuit substrate for mounting a semiconductor element |
EP1132961A1 (en) * | 1991-07-24 | 2001-09-12 | Denki Kagaku Kogyo Kabushiki Kaisha | Circuit substrate for mounting a semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62188201A (ja) | 多層シ−トコイル | |
JPS6231819B2 (ja) | ||
JPH02275660A (ja) | 電気ピンおよびその製造方法 | |
JPS59158544A (ja) | 回路基板及びその製造法 | |
JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
JPH04144190A (ja) | 配線基板およびその製造方法 | |
WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
JP3443870B2 (ja) | プリント配線板及びその製造方法 | |
JP2974840B2 (ja) | 半導体素子の実装方法 | |
JP3105994B2 (ja) | Tabの製造方法 | |
JPH0653640A (ja) | プリント配線板及びその製造方法 | |
JPH06260741A (ja) | 金属ベース回路基板の製造方法 | |
JPH05283853A (ja) | プリント回路基板 | |
JPH07297524A (ja) | Icカード用プリント配線板 | |
JPS6152977B2 (ja) | ||
JPS6355236B2 (ja) | ||
JPH0855946A (ja) | 半導体装置並びに外部接続用リード及び配線パターン | |
JPH01170035A (ja) | マイクロ入出力ピンおよびその製造方法 | |
JPS59200451A (ja) | 二層構造よりなるボンデイングパツドを有する混成集積回路基板の製造方法 | |
JPH0273690A (ja) | 実装基板の製造方法 | |
JPH05855B2 (ja) | ||
JPS614295A (ja) | プリント配線板の製造方法 | |
JP2001077289A (ja) | リードフレーム部材およびその製造方法 | |
JPS63296346A (ja) | 半導体装置用フィルムキャリア | |
JP2002198400A (ja) | 半導体装置用テープキャリアの製造方法 |