JPS5915411B2 - ケイスウカイロ - Google Patents
ケイスウカイロInfo
- Publication number
- JPS5915411B2 JPS5915411B2 JP50133952A JP13395275A JPS5915411B2 JP S5915411 B2 JPS5915411 B2 JP S5915411B2 JP 50133952 A JP50133952 A JP 50133952A JP 13395275 A JP13395275 A JP 13395275A JP S5915411 B2 JPS5915411 B2 JP S5915411B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- input
- charging
- preset
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はプリセットカウンタ利用の入力周波数の上限カ
ットと下限カット機能を両方もしくは何れか一方のカッ
ト機能を備えた計数回路に関するものである。
ットと下限カット機能を両方もしくは何れか一方のカッ
ト機能を備えた計数回路に関するものである。
一般に工業計測および制御の分野においては、物理量特
に流量等をパルス周波数に変換して伝送し、その信号を
受信側にて分周、積算する場合がある。
に流量等をパルス周波数に変換して伝送し、その信号を
受信側にて分周、積算する場合がある。
このような場合使用されるカウンタは変換器の特性に応
じて低レベル領域をカットする、即ち低パルス周波数範
囲は計数しないようにする必要がしばしば生ずる。
じて低レベル領域をカットする、即ち低パルス周波数範
囲は計数しないようにする必要がしばしば生ずる。
また雑音その他による誤動作防止の目的で、入力パルス
周波数に上限を定めそれ以上の入力パルス周波数は計数
しないようにすることがある。
周波数に上限を定めそれ以上の入力パルス周波数は計数
しないようにすることがある。
本発明はこのような場合実施して好適な計数回路を提供
するもので、以下図面を用いて本発明の実施例を詳細に
説明する。
するもので、以下図面を用いて本発明の実施例を詳細に
説明する。
第１図は本発明の一実施例を示す回路図で、入力周波数
の上限カット機能を備えた計数回路の一例を示すもので
ある。
の上限カット機能を備えた計数回路の一例を示すもので
ある。
図においてＶＱはカウンタ入力信号で、この入力信号と
しては矩形波、台形波、三角波、正弦波などがある。
しては矩形波、台形波、三角波、正弦波などがある。
ＰＣは初期値の設定ができるプリセットカウンタで、こ
のプリセットカウンタＰＣとしては、例えば、沖電気工
業株式会社製のＭＳＭ１５３などが用いられ、このプリ
セットカウンタＰＣのプリセット入力端Ｐ０゜Ｐ２．Ｐ
３．Ｐ４とカウンタ出力Ｑｔ 、Ｑ２？ Ｑ３ｔＱ４は
互に相接続されている。
のプリセットカウンタＰＣとしては、例えば、沖電気工
業株式会社製のＭＳＭ１５３などが用いられ、このプリ
セットカウンタＰＣのプリセット入力端Ｐ０゜Ｐ２．Ｐ
３．Ｐ４とカウンタ出力Ｑｔ 、Ｑ２？ Ｑ３ｔＱ４は
互に相接続されている。
このようにプリセットカウンタＰＣの出力の各ビットと
対応するプリセット入力の各ビットを接続し合うと、プ
リセット・エネーブル（Ｐｒｅｓｅｔ Ｅｎａｂｌｅ）
信号がきたときカウンタ入力があっても計数内容は変ら
なくなる。
対応するプリセット入力の各ビットを接続し合うと、プ
リセット・エネーブル（Ｐｒｅｓｅｔ Ｅｎａｂｌｅ）
信号がきたときカウンタ入力があっても計数内容は変ら
なくなる。
すなわちカウンタ入力は遮断される。なおＩＮは入力信
号ＶＱが印加される入力端子、ＰＥはプリセット・エネ
ーブル端子、ＯＵＴは出力端子である。
号ＶＱが印加される入力端子、ＰＥはプリセット・エネ
ーブル端子、ＯＵＴは出力端子である。
Ｒ１，Ｒ２は抵抗、Ｄはダイオード Ｃはコンデンサで
これらはプリセットカウンタＰＣの入力信号ＶＱを入
力に受ける充放電回路を構成している。
これらはプリセットカウンタＰＣの入力信号ＶＱを入
力に受ける充放電回路を構成している。
ここで上記充放電回路は充電時定数と放電時定数を異に
し、かつその出力はプリセットカウンタＰＣのプリセッ
ト・エネーブル端子ＰＥに印加するように構成されてい
る。
し、かつその出力はプリセットカウンタＰＣのプリセッ
ト・エネーブル端子ＰＥに印加するように構成されてい
る。
第２図は第１図の動作を説明するための各部の波形を示
し、ａは入力信号ＶＱの波形を示したものであり、ｂは
Ｖａ点における波形を示したものである。
し、ａは入力信号ＶＱの波形を示したものであり、ｂは
Ｖａ点における波形を示したものである。
そして第２図１ａにおいて印は入力パルス信号の立上り
時を示し、第２図すにおいてＶｓはプリセット・エネー
ブル信号のスレッショルドレベルを示す。
時を示し、第２図すにおいてＶｓはプリセット・エネー
ブル信号のスレッショルドレベルを示す。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
まずプリセットカウンタＰＣは第２図のａに示される入
力パルス信号の立上り時（印）にトリガされ入力周波数
を計数する。
力パルス信号の立上り時（印）にトリガされ入力周波数
を計数する。
しかしプリセット・エネーブル端子ＰＥの電位がハイレ
ベル１ ｌ“ならカウンタは強制的にプリセット入力の
状態をとる。
ベル１ ｌ“ならカウンタは強制的にプリセット入力の
状態をとる。
そこでプリセット入力端Ｐ１〜Ｐ４としてカウンタ自体
の出力Ｑ１〜Ｑ４を与えれば、カウンタはその時点の計
数状態を保持することになり、入力パルスを計数しな（
なる。
の出力Ｑ１〜Ｑ４を与えれば、カウンタはその時点の計
数状態を保持することになり、入力パルスを計数しな（
なる。
か（して第１図に示すコンデンサＣと抵抗Ｒ１。
Ｒ２およびダイオードＤからなる充放電回路の充放電時
定数と入力パルス周期の関係で第２図のｂに示されるよ
うに入力パルスの立上り時点でのプリセット・エネーブ
ル端子ＰＥの電位が定まり、カウンタとしての動作、停
止が決定される。
定数と入力パルス周期の関係で第２図のｂに示されるよ
うに入力パルスの立上り時点でのプリセット・エネーブ
ル端子ＰＥの電位が定まり、カウンタとしての動作、停
止が決定される。
これにより入力パルス周波数の上限リミットを行なうこ
とができる。
とができる。
つぎに上記コンデンサＣと抵抗Ｒ，１，Ｒ２およびダイ
オードＤによって構成される充放電回路の時定数につい
て詳記すれば、充電時定数Ｔｃと放電時定数ＴＤはそれ
ぞれ Ｔｃ−（Ｒ，□とＲ２の並列抵抗値）ＸＣＴＤ＝Ｒ１Ｃ で表わされ、ＴＣ＜ＴＤの関係にとり、かつその値は遮
断すべき周波数、入力パルスのデユティサイクル（ｄｕ
ｔｙ ｃｙｃｌｅ）およびプリセット・エネーブル信号
のスレッショルドレベル■ｓ等で適宜決まる。
オードＤによって構成される充放電回路の時定数につい
て詳記すれば、充電時定数Ｔｃと放電時定数ＴＤはそれ
ぞれ Ｔｃ−（Ｒ，□とＲ２の並列抵抗値）ＸＣＴＤ＝Ｒ１Ｃ で表わされ、ＴＣ＜ＴＤの関係にとり、かつその値は遮
断すべき周波数、入力パルスのデユティサイクル（ｄｕ
ｔｙ ｃｙｃｌｅ）およびプリセット・エネーブル信号
のスレッショルドレベル■ｓ等で適宜決まる。
かくして充放電時定数の選定によりカウンタ入力信号の
計数される周波数の上限値が定まる入力周波数の上限カ
ット機能を備えた計数回路を実現することができる。
計数される周波数の上限値が定まる入力周波数の上限カ
ット機能を備えた計数回路を実現することができる。
第３図は本発明の他の実施例を示す回路図で、入力周波
数の下限リミット機能を備えた計数回路の一例を示すも
のである。
数の下限リミット機能を備えた計数回路の一例を示すも
のである。
第３図において第１図と同一符号のものは相当部分を示
し、第１図と異なる点はカウンタ入力信号ＶＱをプリセ
ットカウンタＰＣの入力端子ＩＮに印加すると共にその
反転信号ＶＱを充放電回路に印加し、ダイオードＤを逆
向き接続したことである。
し、第１図と異なる点はカウンタ入力信号ＶＱをプリセ
ットカウンタＰＣの入力端子ＩＮに印加すると共にその
反転信号ＶＱを充放電回路に印加し、ダイオードＤを逆
向き接続したことである。
第４図は第３図の動作を説明するための各部の波形を示
し、ａは入力信号ＶＱの波形、ｂは反転信号■ｑの波形
を示したものであり、Ｃ１はＶａ点における波形を示し
たものである。
し、ａは入力信号ＶＱの波形、ｂは反転信号■ｑの波形
を示したものであり、Ｃ１はＶａ点における波形を示し
たものである。
そして第４図ａにおいて印は入力パルス信号の立上り時
を示し、第４図ＣにおいてＶｓはプリセット・エネーブ
ル信号のスレッショルドレベルヲ示ス。
を示し、第４図ＣにおいてＶｓはプリセット・エネーブ
ル信号のスレッショルドレベルヲ示ス。
第４図の波形図から明らかなように、この第３図に示す
実施例は第１図に示す実施例と同様にプリセットカウン
タＰＣの入力端子ＩＮに印加する入力がローレベル１０
″からハイレベノい １“に変る時点でカウントタイミ
ングがとられており、コンデンサＣと抵抗Ｒ１，Ｒ２お
よびダイオードＤからなる充放電回路の時定数と入力パ
ルス周期の関係で第４図のＣに示されるように入力パル
スの立上り時点でのプリセット・エネーブル端子ＰＥの
電位が定まりカウンタとしての動作、停止が決定され、
これにより入力パルス周波数の下限リミットを行なうこ
とができる。
実施例は第１図に示す実施例と同様にプリセットカウン
タＰＣの入力端子ＩＮに印加する入力がローレベル１０
″からハイレベノい １“に変る時点でカウントタイミ
ングがとられており、コンデンサＣと抵抗Ｒ１，Ｒ２お
よびダイオードＤからなる充放電回路の時定数と入力パ
ルス周期の関係で第４図のＣに示されるように入力パル
スの立上り時点でのプリセット・エネーブル端子ＰＥの
電位が定まりカウンタとしての動作、停止が決定され、
これにより入力パルス周波数の下限リミットを行なうこ
とができる。
そしてコンデンサＣと抵抗Ｒ，１、Ｒ２およびダイオー
ド川どよ゛つて構成される充放電回路の充電時定数Ｔｃ
と放電時定数ＴＤはそれぞれ Ｔｃ ＝Ｒ１Ｃ ＴＤ＝（Ｒ１とＲ２の並列抵抗値）ＸＣ で表わされ、Ｔｃ＞ＴＤの関係である。
ド川どよ゛つて構成される充放電回路の充電時定数Ｔｃ
と放電時定数ＴＤはそれぞれ Ｔｃ ＝Ｒ１Ｃ ＴＤ＝（Ｒ１とＲ２の並列抵抗値）ＸＣ で表わされ、Ｔｃ＞ＴＤの関係である。
そしてその値は第１図の場合と同様に遮断すべき周波数
、入力パルスのデユティサイクルおよびプリセット・エ
ネーブル信号のスレッショルドレベルＶｓ等で適宜定ま
る。
、入力パルスのデユティサイクルおよびプリセット・エ
ネーブル信号のスレッショルドレベルＶｓ等で適宜定ま
る。
か（して充放電時定数の選定によりカウンタ入力信号の
計数される周波数の下限値が定まる入力周波数の下限カ
ット機能を備えた計数回路を実現することができる。
計数される周波数の下限値が定まる入力周波数の下限カ
ット機能を備えた計数回路を実現することができる。
第５図は本発明のさらに他の実施例を示す回路図で、充
放電時定数の選定によりカウンタ入力信号の計数される
周波数の上限値および下限値が定まる入力周波数の上限
カットと下限カットの両機能を備えた計数回路の一例を
示すものである。
放電時定数の選定によりカウンタ入力信号の計数される
周波数の上限値および下限値が定まる入力周波数の上限
カットと下限カットの両機能を備えた計数回路の一例を
示すものである。
第１図、第３図と同一部分には同一符号を付して説明を
省略する。
省略する。
第５図においてＯＲは抵抗Ｒ１゜Ｒ２とダイオードＤお
よびコンデンサＣからなる第１の充放電回路の出力と抵
抗Ｒ１“′、Ｒ２′とダイオードＤ′およびコンデンサ
Ｃ′からなる第２の充放電回路の出力を入力とするオア
ーゲートで、その出力端はプリセットカウンタＰＣのプ
リセット・エネーブル端子ＰＥに接続されている。
よびコンデンサＣからなる第１の充放電回路の出力と抵
抗Ｒ１“′、Ｒ２′とダイオードＤ′およびコンデンサ
Ｃ′からなる第２の充放電回路の出力を入力とするオア
ーゲートで、その出力端はプリセットカウンタＰＣのプ
リセット・エネーブル端子ＰＥに接続されている。
この第５図は前述したように、カウンタ入力信号の計数
される周波数の上限値および下限値が定まる入力周波数
の上限カット機能と下限カット機能を備えるため、カウ
ンタ入力信号ＶＱおよびその反転信号■司をそれぞれ入
力する第１および第２の充放電回路とこれら各充放電回
路の出力をそれぞれプリセットカウンタＰＣのプリセッ
トエネーブル端子ＰＥに印加するためのオアゲー）ＯＲ
を設けたものである。
される周波数の上限値および下限値が定まる入力周波数
の上限カット機能と下限カット機能を備えるため、カウ
ンタ入力信号ＶＱおよびその反転信号■司をそれぞれ入
力する第１および第２の充放電回路とこれら各充放電回
路の出力をそれぞれプリセットカウンタＰＣのプリセッ
トエネーブル端子ＰＥに印加するためのオアゲー）ＯＲ
を設けたものである。
つぎにこの第５図に示す実施例の動作を説明する。
まず プリセットカウンタＰＣはカウンタ入力信号■Ｑ
の立上り時にトリガされ入力周波数を計数する。
の立上り時にトリガされ入力周波数を計数する。
しかし、第１および第２の充放電回路の出力をオアゲ゛
−トＯＲを介して入力するプリセットエネーブル端子Ｐ
Ｅの電位がハイレベノい１“ならプリセットカウンタＰ
Ｃは強制的にプリセット入力の状態をとる。
−トＯＲを介して入力するプリセットエネーブル端子Ｐ
Ｅの電位がハイレベノい１“ならプリセットカウンタＰ
Ｃは強制的にプリセット入力の状態をとる。
そこでプリセット入力端Ｐ１〜Ｐ４としてカウンタ自体
の出力Ｑ□〜Ｑ４を与えれば、カウンタはその時点の計
数状態を保持することになり、入力パルスを計数しなく
なる。
の出力Ｑ□〜Ｑ４を与えれば、カウンタはその時点の計
数状態を保持することになり、入力パルスを計数しなく
なる。
かくして、コンデンサＣと抵抗Ｒ１，Ｒ２およびダイオ
ードＤからなる第１の充放電回路の充放電時定数と入力
パルス周期の関係で入力パルスの立上り時点でのプリセ
ットエネーブル端子ＰＥの電位が定まり、カウンタとし
ての動作・停止が決定される。
ードＤからなる第１の充放電回路の充放電時定数と入力
パルス周期の関係で入力パルスの立上り時点でのプリセ
ットエネーブル端子ＰＥの電位が定まり、カウンタとし
ての動作・停止が決定される。
そして、周波数の高い領域においてはカウントを行なわ
ず、周波数の低い領域においてはカウントし、これによ
り入力パルス周波数の上限リミットを行なうことができ
る。
ず、周波数の低い領域においてはカウントし、これによ
り入力パルス周波数の上限リミットを行なうことができ
る。
ここで、上記コンデンサＣと抵抗Ｒ１，Ｒ２およびダイ
オードＤによって構成される第１の充放電回路の充電時
定数ＴＤと放電時定数ＴＤはそれぞれ Ｔｃ＝（Ｒ１とＲ２の並列抵抗値）ＸＣ ＴＤ二Ｒ１Ｃ で表わされ、ＴＣ＜ＴＤの関係にとり、かつその値は遮
断すべき周波数、入力パルスのデユティサイクル（ｄｕ
ｔｙ ｃｙｃｌｅ）およびプリセット・エネーブル信号
のスレッショルドレベル等で適宜決まる。
オードＤによって構成される第１の充放電回路の充電時
定数ＴＤと放電時定数ＴＤはそれぞれ Ｔｃ＝（Ｒ１とＲ２の並列抵抗値）ＸＣ ＴＤ二Ｒ１Ｃ で表わされ、ＴＣ＜ＴＤの関係にとり、かつその値は遮
断すべき周波数、入力パルスのデユティサイクル（ｄｕ
ｔｙ ｃｙｃｌｅ）およびプリセット・エネーブル信号
のスレッショルドレベル等で適宜決まる。
か（して、この第１の充放電回路の充放電時定数の選定
によりカウンタ入力信号の計数される周波数の上限値が
定まる入力周波数の上限カット機能を備えた計数回路を
実現することができる。
によりカウンタ入力信号の計数される周波数の上限値が
定まる入力周波数の上限カット機能を備えた計数回路を
実現することができる。
つぎに、カウンタ入力信号ＶＱをプリセットカウンタＰ
Ｃの入力端子ＩＮに印加すると共にその反転信号ｖ司を
コンデンサＣ′と抵抗Ｒ１’ｔＢ２ｔおよび逆向き接続
のダイオードＤ′によって構成される第２の充放電回路
に印加する。
Ｃの入力端子ＩＮに印加すると共にその反転信号ｖ司を
コンデンサＣ′と抵抗Ｒ１’ｔＢ２ｔおよび逆向き接続
のダイオードＤ′によって構成される第２の充放電回路
に印加する。
そして、プリセットカウンタＰＣの入力端子ＩＮに印加
する入力がローレベル１０“からハイレベル１１“に変
る時点でカウントタイミングがとられており、コンデン
サＣＩと抵抗Ｒ１１’ 、 Ｒ２’よびダイオードＤ′
からなる第２の充放電回路の時定数と入力パルス周期の
関係で入力パルスの立上り時点でのプリセットエネーブ
ル端子ＰＥの電位が定まりカウンタとしての動作・停止
が決定され、周波数の高い領域においてはカウントし、
周波数の低い領域においてはカウントを行なわず、これ
により入力パルス周波数の下限リミットを行なうことが
できる。
する入力がローレベル１０“からハイレベル１１“に変
る時点でカウントタイミングがとられており、コンデン
サＣＩと抵抗Ｒ１１’ 、 Ｒ２’よびダイオードＤ′
からなる第２の充放電回路の時定数と入力パルス周期の
関係で入力パルスの立上り時点でのプリセットエネーブ
ル端子ＰＥの電位が定まりカウンタとしての動作・停止
が決定され、周波数の高い領域においてはカウントし、
周波数の低い領域においてはカウントを行なわず、これ
により入力パルス周波数の下限リミットを行なうことが
できる。
ここで、コンデンサＣ′と抵抗Ｒ□′、Ｒ２′およびダ
イオードＤ′によって構成される第２の充放電回路の充
電時定数Ｔｃと放電時定数ＴＤはそれぞれＴｃ ＝Ｒ１
’Ｃ’ ＴＤ＝（Ｒ１’とＲ２′の並列抵抗値）×Ｃ′で表わさ
れ、ＴＣ＞ＴＤの関係である゛。
イオードＤ′によって構成される第２の充放電回路の充
電時定数Ｔｃと放電時定数ＴＤはそれぞれＴｃ ＝Ｒ１
’Ｃ’ ＴＤ＝（Ｒ１’とＲ２′の並列抵抗値）×Ｃ′で表わさ
れ、ＴＣ＞ＴＤの関係である゛。
そしてその値は第１図の場合と同様に遮断すべき周波数
、入力パルスのデユティサイクルおよびプリセット・エ
ネーブル信号のスレッショルドレベル等で適宜定まる。
、入力パルスのデユティサイクルおよびプリセット・エ
ネーブル信号のスレッショルドレベル等で適宜定まる。
かくして、この第２の充放電回路の充放電時定数の選定
によりカウンタ入力信号の計数される周波数の下限値が
定まる入力周波数の下限カット機能を備えた計数回路を
実現することができる。
によりカウンタ入力信号の計数される周波数の下限値が
定まる入力周波数の下限カット機能を備えた計数回路を
実現することができる。
このように、この第５図に示す実施例においては、第１
および第２の充放電回路の充放電時定数の選定によりカ
ウンタ入力信号の計数される周波数の上限値および下限
値が定まる入力周波数の上限カット機能ならびに下限カ
ット機能の両方を有することができる。
および第２の充放電回路の充放電時定数の選定によりカ
ウンタ入力信号の計数される周波数の上限値および下限
値が定まる入力周波数の上限カット機能ならびに下限カ
ット機能の両方を有することができる。
以上本発明をプリセットカウンタＰＣの入力端子ＩＮに
印加される入力信号がローレベルからハイレベルに変る
時点でカウントタイミングがとられる場合を例にとって
説明したが、本発明はこれに限定されるものではな（、
逆にプリセットカウンタＰＣの入力がハイレベルからロ
ーレベルニ変る時点のタイミングで計数することもでき
る。
印加される入力信号がローレベルからハイレベルに変る
時点でカウントタイミングがとられる場合を例にとって
説明したが、本発明はこれに限定されるものではな（、
逆にプリセットカウンタＰＣの入力がハイレベルからロ
ーレベルニ変る時点のタイミングで計数することもでき
る。
その実施例を第６図および第８図に示す。
第６図は下限リミットの場合を示したものであり、第８
図は上限リミットの場合を示したものである。
図は上限リミットの場合を示したものである。
第７図および第９図は第６図および第８図の動作説明図
で、図において印は入力パルスの立下り点を示す。
で、図において印は入力パルスの立下り点を示す。
そして第６図は抵抗Ｒ，１，Ｒ２とダイオードＤおよび
コンデンサＣからなる充放電回路における充電時定数と
放電時定数の関係は、放電時定数く充電時定数の関係を
とり、また第８図は放電時定数〉充電時定数となってい
る。
コンデンサＣからなる充放電回路における充電時定数と
放電時定数の関係は、放電時定数く充電時定数の関係を
とり、また第８図は放電時定数〉充電時定数となってい
る。
しかして充放電回路の時定数と入力パルス周期の関係で
入力パルスの立下り時点でのプリセットカウンタＰＣの
プリセット・エネーブル端子ＰＥの電位が定まり、カウ
ンタとしての動作・停止が決定され、これにより入力周
波数の下限リミットならびに上限リミットを行なうこと
ができる。
入力パルスの立下り時点でのプリセットカウンタＰＣの
プリセット・エネーブル端子ＰＥの電位が定まり、カウ
ンタとしての動作・停止が決定され、これにより入力周
波数の下限リミットならびに上限リミットを行なうこと
ができる。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることな（簡単な構成によって入力周波数
の上限カットならびに下限カットを行なうことができる
ので、実用上の効果は極めて犬である。
な手段を用いることな（簡単な構成によって入力周波数
の上限カットならびに下限カットを行なうことができる
ので、実用上の効果は極めて犬である。
また構成の簡素化にともなって価格を低減することがで
きると共に、本発明を用いた装置の信頼性を向上すると
いう点においても極めて有効である。
きると共に、本発明を用いた装置の信頼性を向上すると
いう点においても極めて有効である。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作説明図、第３図は本発明の他の実施例を示す回
路図、第４図は第３図の動作説明図、第５図、第６図、
第８図は本発明のさらに他の実施例を示す回路図、第７
図、第９図は第６図および第８図の動作説明図である。 ＰＣ・・・・・・プリセットカウンタ、Ｒ１，Ｒ２、Ｒ
１’。 Ｒ２′・・・・・・抵抗、Ｄ、Ｄ’・・・・・・ダイオ
ード、ｃ、ｃ’・・・・・・コンデンサ。
図の動作説明図、第３図は本発明の他の実施例を示す回
路図、第４図は第３図の動作説明図、第５図、第６図、
第８図は本発明のさらに他の実施例を示す回路図、第７
図、第９図は第６図および第８図の動作説明図である。 ＰＣ・・・・・・プリセットカウンタ、Ｒ１，Ｒ２、Ｒ
１’。 Ｒ２′・・・・・・抵抗、Ｄ、Ｄ’・・・・・・ダイオ
ード、ｃ、ｃ’・・・・・・コンデンサ。
Claims (1)
- 【特許請求の範囲】 １ 入力端子にカウンタ入力信号が供給されかつプリセ
ット入力端子とカウンタ出力を相接続してなるプリセッ
トカウンタと、カウンタ入力信号またはその反転信号を
入力とし出力を前記プリセットカウンタのプリセットエ
ネーブル端子に印加しかつ充電時定数と放電時定数を異
にする充放電回路とを設け、前記充放電回路の充放電時
定数の選定によりカウンタ入力信号の計数される周波数
の上限値または下限値が定まる入力周波数の上限カット
機能ならびに下限カット機能の何れか一方のカット機能
を備えたことを特徴とする計数回路。 ２ 入力端子にカウンタ入力信号が供給されかつプリセ
ット入力端子とカウンタ出力を相接続してなるプリセッ
トカウンタと、前記カウンタ入力信号を入力とする第１
の充放電回路と該カウンタ入力信号の反転信号を入力と
する第２の充放電回路とからなりかつ第１および第２の
充放電回路はそれぞれ充電時定数と放電時定数を異にし
各出力をそれぞれ前記プリセットカウンタのプリセット
エネーブル端子に印加してプリセットエネーブル端子と
する充放電回路部とを設け、前記第１および第２の充放
電回路の充放電時定数の選定によりカウンタ入力信号の
計数される周波数の上限値および下限値が定まる入力周
波数の上限カット機能ならびに下限カット機能の両方を
備えたことを特徴とする計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50133952A JPS5915411B2 (ja) | 1975-11-10 | 1975-11-10 | ケイスウカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50133952A JPS5915411B2 (ja) | 1975-11-10 | 1975-11-10 | ケイスウカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5258351A JPS5258351A (en) | 1977-05-13 |
| JPS5915411B2 true JPS5915411B2 (ja) | 1984-04-09 |
Family
ID=15116900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50133952A Expired JPS5915411B2 (ja) | 1975-11-10 | 1975-11-10 | ケイスウカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915411B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152591A (ja) * | 1985-12-27 | 1987-07-07 | Asahi Glass Co Ltd | 温水循環浴装置 |
| JPH08735U (ja) * | 1993-07-31 | 1996-04-30 | コロナ工業株式会社 | 風呂用の循環温水装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5545915B2 (ja) * | 2007-01-25 | 2014-07-09 | アズビル株式会社 | 計数装置、距離計、計数方法および距離計測方法 |
| JP5545913B2 (ja) * | 2007-10-03 | 2014-07-09 | アズビル株式会社 | 計数装置、距離計、計数方法および距離計測方法 |
-
1975
- 1975-11-10 JP JP50133952A patent/JPS5915411B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152591A (ja) * | 1985-12-27 | 1987-07-07 | Asahi Glass Co Ltd | 温水循環浴装置 |
| JPH08735U (ja) * | 1993-07-31 | 1996-04-30 | コロナ工業株式会社 | 風呂用の循環温水装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5258351A (en) | 1977-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3535658A (en) | Frequency to analog converter | |
| US4529892A (en) | Detection circuitry with multiple overlapping thresholds | |
| US4710653A (en) | Edge detector circuit and oscillator using same | |
| US4524291A (en) | Transition detector circuit | |
| US4011516A (en) | Frequency correction arrangement | |
| US3350651A (en) | Waveform converters | |
| US4626621A (en) | Circuit for generating a position in digital form | |
| JPS5915411B2 (ja) | ケイスウカイロ | |
| US3363187A (en) | Pulse center detector | |
| US5563573A (en) | Pseudo-random switched resistor | |
| JPS62251674A (ja) | 周波数異常検出回路 | |
| US4051386A (en) | Frequency doubling circuit | |
| US3742252A (en) | Signal conversion circuit | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JPS62280656A (ja) | パルス発生器 | |
| SU1223343A1 (ru) | Цифровой управл емый фазовращатель | |
| JPS635298Y2 (ja) | ||
| JPS6233394Y2 (ja) | ||
| US3464017A (en) | Electrical square wave generating circuit | |
| US4039958A (en) | Circuits for decoding pulse signals | |
| KR880003263Y1 (ko) | 리모콘 시그날의 복조회로 | |
| JPS6333804B2 (ja) | ||
| SU396836A1 (ru) | Пересчетная декада | |
| KR920002424B1 (ko) | 주파수 검출회로 | |
| JP2690113B2 (ja) | 周波数てい倍回路 |