JPS5915334A - Programmable frequency generator - Google Patents
Programmable frequency generatorInfo
- Publication number
- JPS5915334A JPS5915334A JP57124660A JP12466082A JPS5915334A JP S5915334 A JPS5915334 A JP S5915334A JP 57124660 A JP57124660 A JP 57124660A JP 12466082 A JP12466082 A JP 12466082A JP S5915334 A JPS5915334 A JP S5915334A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- microcomputer
- counter
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主として可変速のエアコン用コンプレッサモ
ータなどに適用でき、またメロディ合成用としても利用
できるプログラマブル周波数発生器に関するものである
。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a programmable frequency generator that can be mainly applied to variable speed compressor motors for air conditioners, and can also be used for melody synthesis.
従来例の構成とその問題点
従来、分周比が広帯域にわたるプログラマブルタイマを
構成するには第１図に示すように分周率を広範囲とする
か、第２図に示すように低ビットのプログラマブルカウ
ンタと、バイナリカウンタなどの縦続接続による方法が
知られている。ちなみにプログラマブルカウンタにより
分周された周波数出力は次式で表わされる。Conventional configurations and their problems Traditionally, in order to configure a programmable timer with a wide frequency division ratio, it is necessary to use a wide range of frequency division ratios as shown in Figure 1, or to use a low-bit programmable timer as shown in Figure 2. A method using a cascade connection of a counter and a binary counter is known. Incidentally, the frequency output divided by the programmable counter is expressed by the following equation.
ここで、ｆｏｓｃは基準発振器入力、ｆｏＵＴは周波数
出力、ｎは分周比、ａはプログラマブルカウンタのアド
レスビット数である。Here, fosc is the reference oscillator input, foUT is the frequency output, n is the frequency division ratio, and a is the number of address bits of the programmable counter.
第１図は上式のアドレスビット数ａを増加した例である
。FIG. 1 is an example in which the number a of address bits in the above formula is increased.
第１図の回路は基準発振部１で周波数ｆｏｓｃを発生し
、これをプログラマブルカウンタ２に入力スル。一方マ
イクロコンビーータ３の出力端子Φ 〜Φ −よりプロ
グラマブルカウンタ２のＱ （ａｌ）
アドレス人力Ｐ −Ｐ −に２進数のアドレス○ （
ａｌ）
コードが設定されている。ｆＯＵＴはｆｏｓｃを分周し
た出力端子である。In the circuit shown in FIG. 1, a reference oscillator 1 generates a frequency fosc and inputs it to a programmable counter 2. On the other hand, from the output terminals Φ ~ Φ - of the microconbeater 3, the Q (al) address P - P - of the programmable counter 2 is input to the binary address ○ (
al) Code is set. fOUT is an output terminal obtained by frequency-dividing fosc.
ここで、アドレスビット数ａを８とすると分周比ｎは１
〜２５６となり、まだアドレスビット数ａを１０とする
と、分周比ｎは１〜１０２３となり、さらにアドレスビ
ット数ａを１２とすると、分周比ｎは１〜４０９６とな
り、このようにアドレスビット数ａを適当に選ぶことに
より所期の目的を達することはできるが、この構造は市
場に多ビットのプログラマブルカウンタが存在しないこ
トド、マイクロコンビーータのアドレス出力本数が増加
し、ソフトウェアが繁雑となるなどの欠点を有している
。Here, if the number of address bits a is 8, the division ratio n is 1
~256, and if the number of address bits a is still 10, the division ratio n will be 1 to 1023. Furthermore, if the number of address bits a is 12, the division ratio n will be 1 to 4096, and in this way, the number of address bits will be Although it is possible to achieve the desired purpose by appropriately selecting a, this structure requires an increase in the number of address outputs of the microconbeater, as there are no multi-bit programmable counters on the market, and the software becomes complicated. It has disadvantages such as:
次に第２図の構造について説明する。Next, the structure shown in FIG. 2 will be explained.
同図において、１・２・３は第１図と同じ基準発振部、
プログラマブルカウンタ、マイクロコンピュータを示し
、４は数段のバイナリ−カウンタ部である。この回路の
出力ｆｏＵＴはバイナリ−カウンタ部４の各段の出力を
マイクロコンピュータ３の出力ｄ。１〜Φ。□を用いて
選択する出力選択部６により選択出力される。In the figure, 1, 2, and 3 are the same reference oscillation parts as in Figure 1;
A programmable counter and a microcomputer are shown, and 4 is a binary counter section with several stages. The output foUT of this circuit is the output of each stage of the binary counter section 4 and the output d of the microcomputer 3. 1~Φ. Selected output is made by the output selection section 6 which selects using □.
一例としで、プログラマブルカウンタ２が８ビツトで出
力ｆＯＵＴとしてｆＯ８ｃ／ｅｏｏ が必要な場合プ
ログラマブルカウンタ２の分周範囲は分周比ｎが１〜２
６５であるからその出力はｆｏＵＴ−ｆＯ８Ｃ／（１５
０Ｘ２２）となる０
したがって、マイクロコンピュータ３の出力端子０７〜
Ｃ５゜から出力されるアドレスコードは１００１０１１
０となり、マイクロコンピュータ３の出力端子Φ。（ｘ
−２）のみを”Ｈ”とすることにより得られる。この方
法では分周比がある程度任意に作り出せ、市場にある汎
用のＩＣを用いて構成できるという利点はあるものの、
部品点数が多く、マイクロコンビーータの出力端子も多
く占有し、実用的ではない。As an example, if the programmable counter 2 has 8 bits and fO8c/eoo is required as the output fOUT, the frequency division range of the programmable counter 2 is a frequency division ratio n of 1 to 2.
65, its output is foUT−fO8C/(15
0X22) Therefore, the output terminals 07 to 0 of the microcomputer 3
The address code output from C5° is 1001011
0, and the output terminal Φ of the microcomputer 3. (x
-2) can be obtained by setting only "H". Although this method has the advantage that the frequency division ratio can be created arbitrarily to some extent and can be configured using general-purpose ICs on the market,
It has a large number of parts and occupies many output terminals of the microconbeater, making it impractical.
発明の目的
本発明は、上記従来の欠点を克服するべく、汎用のＩＣ
を用い、マイクロコンピュータのソフトウェアに大きな
負担をかけず、まだ出力端子も多く占有せず、簡単な回
路構成のプログラマブルカウンタが得られることを目的
とするものである。Purpose of the Invention The present invention aims to overcome the above-mentioned drawbacks of the conventional IC.
The purpose of this invention is to obtain a programmable counter with a simple circuit configuration that does not place a large burden on the software of the microcomputer and does not occupy many output terminals.
発明の構成
本発明は、マイクロコンピュータで充分追随できる領域
の周波数をマイクロコンピュータのソフトウェアによる
分周で合成し、その周波数以上の周波数領域をプログラ
マブルカウンタの出力を直接出力することにより合わせ
てプログラマブルカウンタとバイナリカウンタの縦続接
続回路を等価的に構成し、ソフトウェア分周を任意の整
数としてバイナリカウンタを使用するよりはより自由度
を高くしたものである。Structure of the Invention The present invention synthesizes frequencies in a range that can be tracked sufficiently by a microcomputer by frequency division using microcomputer software, and directly outputs the output of a programmable counter in a frequency range above that frequency. A cascade circuit of binary counters is equivalently configured, and the software frequency division is set to an arbitrary integer, giving a higher degree of freedom than using a binary counter.
実施例の説明
以下、本発明の一実施例としてルームエアコン用インバ
ータのＰＷＭ方式の原発振回路の構成について第３図に
より説明する。ここでＰＷＭ方式とはパルス巾変調方式
の略語でインバータに加える電圧の時間による積分値が
正弦波に近似するように電圧のチョッピングアルゴリズ
ムを構成した方式である。DESCRIPTION OF EMBODIMENTS The structure of a PWM type original oscillation circuit for a room air conditioner inverter will be described below as an embodiment of the present invention with reference to FIG. The PWM method is an abbreviation for pulse width modulation method, and is a method in which a voltage chopping algorithm is configured so that the integral value over time of the voltage applied to the inverter approximates a sine wave.
同図において、１は基準周波数、ｒｏｓｃを発生する基
準周波数発生器、２はバイナリカウンタを内蔵した汎用
のプログラマブルカウンタ、３はＰ−ＭＯＳのマイクロ
コンピュータ、４はプログラマブルカウンタ２に内蔵さ
れたバイナリカウンタ、６は出力周波数レンジによりデ
ータｆ１．ｆ２およびｆ３を切換え出力する選択出力回
路である。In the figure, 1 is a reference frequency generator that generates a reference frequency and ROSC, 2 is a general-purpose programmable counter with a built-in binary counter, 3 is a P-MOS microcomputer, and 4 is a binary counter built in the programmable counter 2. , 6 are data f1., 6 depending on the output frequency range. This is a selection output circuit that switches and outputs f2 and f3.
上記構成において、基準周波数発振器１により発生した
周波数ｆｏｓｃはプログラマブルカウンタ２のＣＬＫ端
子に入力され、アドレス人力Ｐ。〜Ｐ７ヘマイクロコン
ピユータ３の出力Φ。〜０□よりアドレスコードが入力
され分周比が決定される。In the above configuration, the frequency fosc generated by the reference frequency oscillator 1 is input to the CLK terminal of the programmable counter 2, and the address input P is inputted to the CLK terminal of the programmable counter 2. ~P7 Output Φ of microcomputer 3. An address code is input from ~0□ and the frequency division ratio is determined.
プログラマブルカウンタ２の直接出力はｆｌ であり、
プログラムカウンタ２に内蔵されたバイナリカウンタ４
の出力はｆ２で、この出力ｆ２はマイクロコンピュータ
３の割り込み入カニ。に入力されている。前記出力ｆ２
をマイクロコンピュータ３のソフトウェアにより分周し
た出力がｆ３で、最終周波数出力ｆＯＵＴは周波数レン
ジによりマイクロコンピーータ３の出力端子・Φ。１〜
○ｏ３により指定された選択出力回路５を経て選択出力
される。ここでｆｌ−ｆｏＳＣ／ｎ （ｎ−１〜２６５
）。The direct output of programmable counter 2 is fl,
Binary counter 4 built into program counter 2
The output is f2, and this output f2 is the interrupt input crab for the microcomputer 3. has been entered. Said output f2
The output obtained by dividing the frequency by the software of the microcomputer 3 is f3, and the final frequency output fOUT is determined by the frequency range of the output terminal of the microcomputer 3. 1~
It is selectively outputted via the selective output circuit 5 specified by o3. Here fl-foSC/n (n-1~265
).
’２”ｆＯ８Ｃ／（２ｘｎ）（ｎ＝１〜２６５）、ｆ３
−ｆＯ８Ｃ／ （２ＸｎＸｍ） （ｎ、＝１〜２５５
、ｍ＝１ 、２ 、３・・・・・）となる。ちなみにｎ
はプログラマブルカウンタ２のアドレス入力（Ｐｏ〜Ｐ
７）に加えられるバイナリ−コードであり、ｍはマイク
ロコンピュータ３のソフトウェアによる分周比である。'2"fO8C/(2xn) (n=1~265), f3
-fO8C/ (2XnXm) (n, = 1 ~ 255
, m=1, 2, 3...). By the way, n
is the address input of programmable counter 2 (Po~P
7), where m is a frequency division ratio determined by the software of the microcomputer 3.
ここでマイクロコンピュータ３は通常、他のシステム制
御も受は持っており、スピードもそれほど早くできない
ので、出力ｆ３の出方時における出力ｆ２は比較的低い
周波数に設定する必要がある。Here, the microcomputer 3 usually has control over other systems and cannot operate at a very high speed, so it is necessary to set the output f2 at a relatively low frequency when the output f3 is output.
ルームエアコン用インバータのＰＷＭ方式は通常モータ
の同期周波数ｆ。にキャリアを乗じたものを原発振とす
る場合が多いが、ここでその一実施例の計算結果を第４
図に示す。同図に示すものはキャリアを４２ 、 ｆ
０３ｃ ＝ ３２０ ＫＨｚ 、、周波数出力範囲を同
期周波数に換算して、２〜９０ ＨｚとしてＩＨｚステ
ップで出力できるようにしたものである。分周比の欄に
おいて左側第１項の８５〜２６４はプログラマブルカウ
ンタ分周比、第２項はプログラマブルカウンタに付属し
たバイナリカウンタの出力指定、第３項の２の乗数はマ
イクロコンピュータのソフトウェアにょる分周比ヲ示し
ている６゜
第４図よりｆ３の出力時はマイクロコンピュータに入力
している周波数の最大値が’Ｏ８Ｃ／（２ｘ１３６）−
４１，１ＫＨｚ程度となっており、この程度のｆ直であ
れば市販の４ピツトのマイクロコンピー−タでも充分追
随して処理しうる値である。まだマイクロコンピュータ
３の入カニ。が割り込み入力できない場合は、ソフトウ
ェアによるタイマを使用して出力ｆ３を合成することも
できる。The PWM method of inverters for room air conditioners usually uses the motor's synchronous frequency f. In many cases, the original oscillation is obtained by multiplying
As shown in the figure. The one shown in the same figure has a carrier of 42, f
03c = 320 KHz, the frequency output range is converted into a synchronous frequency, which can be output in IHz steps as 2 to 90 Hz. In the frequency division ratio column, the first term on the left, 85 to 264, is the programmable counter frequency division ratio, the second term is the output specification of the binary counter attached to the programmable counter, and the third term, the multiplier of 2, is determined by the microcomputer software. From Figure 4, which shows the frequency division ratio of 6°, when outputting f3, the maximum value of the frequency input to the microcomputer is 'O8C/(2x136)-
The frequency is approximately 41.1 KHz, which is a value that can be sufficiently followed and processed by a commercially available 4-pit microcomputer with an f-speed of this level. Microcomputer 3 is still in its infancy. If f3 cannot be input as an interrupt, a software timer can be used to synthesize the output f3.
なお、本実施例においてはルームエアコン用インバータ
のＰＷＭ方式について説明したが、ダイナミックレンジ
の広い周波数を必要としている用途、例えばメロディ合
成用としても同様に実施できる。In this embodiment, the PWM method of an inverter for a room air conditioner has been described, but the present invention can be similarly implemented for applications requiring frequencies with a wide dynamic range, such as melody synthesis.
発明の効果
本発明によればプログラマブル周波数発生器により任意
の周波数を発生させる際に比較的周波数の低い部分をマ
イクロコンピュータによる分周で受は持っているため、
構成部品を増加させることなく、システムとしての分周
比を自在に変えることができ、その結果、基本的なプロ
グラマブルカウンタを汎用の安価なもので構成でき、コ
スト的に多大のメリットが得られ、１だソフトウェアに
よる分周比は整数分の１とできるので、従来のようなプ
ログラマブルカウンタとバイナリカウンタの構成に比較
して分周比の自由度が高くなり、さらにソフトウェアに
かかる負担については割シ込み入力を使用した場合は単
に分周指定および出力選択だけであるため、多ビットの
プログラマブルカウンタを使用するよりもいたって簡略
化することができるなど、種々の利点を有するものであ
る。Effects of the Invention According to the present invention, when a programmable frequency generator generates an arbitrary frequency, a relatively low frequency portion is divided by a microcomputer, so that
The frequency division ratio of the system can be changed freely without increasing the number of component parts, and as a result, the basic programmable counter can be configured with a general-purpose, inexpensive one, resulting in a great cost advantage. Since the frequency division ratio by software can be set to 1/integer, there is a higher degree of freedom in the frequency division ratio compared to the conventional configuration of a programmable counter and a binary counter, and the burden on the software can be reduced. When using a built-in input, only the frequency division specification and output selection are required, so it has various advantages such as being much simpler than using a multi-bit programmable counter.
第１図および第２図はそれぞれ異なる従来例を示すプロ
グラマブルタイマの回路図、第３図は本発明の一実施例
を示すプログラマブル周波数発生器の回路図、第４図は
同プログラマブル周波数発生器における具体的な設計例
を示す説明図である。
１・・・・・・基準周波数発生器、２・・・・・・プロ
グラマブルカウンタ、３・・・・マイクロコンピュータ
、４・・・・・・バイナリカウンタ、５・・・・・・選
択出力回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
第３図
第４図1 and 2 are circuit diagrams of a programmable timer showing different conventional examples, FIG. 3 is a circuit diagram of a programmable frequency generator showing an embodiment of the present invention, and FIG. 4 is a circuit diagram of a programmable frequency generator showing an embodiment of the present invention. FIG. 2 is an explanatory diagram showing a specific design example. 1... Reference frequency generator, 2... Programmable counter, 3... Microcomputer, 4... Binary counter, 5... Selective output circuit . Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 3 Figure 4
Claims (1)
出力を備えだマイクロコンピュータとからなり、前記プ
ログラマブルカウンタのアドレス入力を前記マイクロコ
ンピコ、−夕により操作し、前記プログラマブルカウン
タの出力を前記マイクロコンピュータの入力端子に取り
込み、分岐周波数として固定の周波数を設定し、前記マ
イクロコンピュータの選択出力を切換えることにより、
前記分岐周波数以上でかつ上限周波数までの周波数域で
は前記プログラムカウンタの出力をそのまま出力し、前
記分岐周波数以下でかつ下限周波数までの周波数域では
前記プログラマブルカウンタの出力を前記マイクロコン
ピュータのソフトウェアによる分周により出力するよう
にしたプログラマブル周波数発生器。It consists of a programmable counter equipped with an address input and a microcomputer equipped with a selection output, the address input of the programmable counter is operated by the microcomputer, and the output of the programmable counter is sent to the input terminal of the microcomputer. by setting a fixed frequency as the branch frequency and switching the selection output of the microcomputer.
In the frequency range above the branch frequency and up to the upper limit frequency, the output of the program counter is output as is, and in the frequency range below the branch frequency and up to the lower limit frequency, the output of the programmable counter is divided by the software of the microcomputer. A programmable frequency generator that outputs
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124660A JPS5915334A (en) | 1982-07-16 | 1982-07-16 | Programmable frequency generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124660A JPS5915334A (en) | 1982-07-16 | 1982-07-16 | Programmable frequency generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5915334A true JPS5915334A (en) | 1984-01-26 |
| JPH0153810B2 JPH0153810B2 (en) | 1989-11-15 |
Family
ID=14890893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124660A Granted JPS5915334A (en) | 1982-07-16 | 1982-07-16 | Programmable frequency generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915334A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0191991A2 (en) * | 1984-12-21 | 1986-08-27 | Gpt Limited | Control circuit including a memory providing step functions |
| US4998075A (en) * | 1989-10-26 | 1991-03-05 | Western Digital Corporation | Programmable multiple oscillator circuit |
| US5020082A (en) * | 1988-06-15 | 1991-05-28 | Seiko Epson Corporation | Asynchronous counter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5376654A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Asynchronism-type numerical control counter |
| JPS5514758A (en) * | 1978-07-17 | 1980-02-01 | Mitsubishi Electric Corp | Pulse counter |
| JPS5553234U (en) * | 1978-10-05 | 1980-04-10 |
-
1982
- 1982-07-16 JP JP57124660A patent/JPS5915334A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5376654A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Asynchronism-type numerical control counter |
| JPS5514758A (en) * | 1978-07-17 | 1980-02-01 | Mitsubishi Electric Corp | Pulse counter |
| JPS5553234U (en) * | 1978-10-05 | 1980-04-10 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0191991A2 (en) * | 1984-12-21 | 1986-08-27 | Gpt Limited | Control circuit including a memory providing step functions |
| US5020082A (en) * | 1988-06-15 | 1991-05-28 | Seiko Epson Corporation | Asynchronous counter |
| US4998075A (en) * | 1989-10-26 | 1991-03-05 | Western Digital Corporation | Programmable multiple oscillator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0153810B2 (en) | 1989-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| JPH07297642A (en) | Frequency multiplying circuit | |
| JPS5915334A (en) | Programmable frequency generator | |
| JPH0210768A (en) | Semiconductor chip | |
| JPS5916427A (en) | Programmable frequency generator | |
| JPS5917726A (en) | Programmable frequency generator for inverter driving having inductive load | |
| JPH0153812B2 (en) | ||
| JPH0622556A (en) | Pwm pattern generator circuit | |
| JPH05276775A (en) | Circuit for counting revolution number of servo motor | |
| JPS59190724A (en) | Frequency variable pulse generator | |
| JP3132810B2 (en) | Diffuse fractional frequency divider | |
| JPH0338925A (en) | Digital/analog converter | |
| JPS6126476A (en) | Control circuit for inverter | |
| JPS6074973A (en) | Reference signal forming circuit of synchronous pwm inverter | |
| JPH01227627A (en) | Power controlling trigger pulse generator circuit | |
| JP2827968B2 (en) | PLL frequency synthesizer | |
| JPS62132406A (en) | Sinusoidal wave generator | |
| SU1457141A1 (en) | Device for controlling a.c. motor | |
| JPS6399777A (en) | Variable frequency inverter | |
| JPH09116432A (en) | Variable frequency generator and its output frequency control method | |
| KR970008366B1 (en) | Control circuit of stepping motor | |
| JPS6074972A (en) | Reference signal forming circuit of synchronous pwm inverter | |
| JPH0691425B2 (en) | Frequency divider using D-type flip-flop | |
| JP3281833B2 (en) | PLL circuit | |
| JPS63186567A (en) | Output frequency control circuit for inverter |