JPS5915151Y2 - Remote data collection device - Google Patents

Description

【考案の詳細な説明】 本考案は電力、水道、ガス等の使用量を遠隔地で検針す
る場合受信データの誤まりを発見できるようにした遠隔
地データ収集装置に関する。[Detailed Description of the Invention] The present invention relates to a remote data collection device that is capable of detecting errors in received data when measuring usage of electricity, water, gas, etc. at a remote location.

従来、電力、水道、ガス等のメータに取付けた端末機と
受信局とを三本の伝送線で接続し、メータによる計量デ
ータを遠方の受信局で電気的に収集できるようにしたも
のがある。Conventionally, there is a device that connects a terminal attached to a meter for electricity, water, gas, etc. and a receiving station using three transmission lines, allowing the measurement data from the meter to be collected electrically at a distant receiving station. .

このような三線式伝送方式のものにおける従来構成を一
例として挙げると、端末機においてのメータ計量値をデ
ィジタルコードをもってプリセットカウンタにプリセッ
トし、その後、これにクロックパルスを加えて計数内容
０のボロー信号が生ずるまで減算カウントをせしめ、そ
して一方では上記クロックパルスをボロー信号を生ずる
まで受信局に伝送線を介して送出する。To give an example of the conventional configuration of such a three-wire transmission system, the meter measurement value at the terminal is preset to a preset counter with a digital code, and then a clock pulse is added to this to generate a borrow signal with a count of 0. is caused to count down until a borrow signal occurs, and, on the other hand, the clock pulses are transmitted via a transmission line to the receiving station until a borrow signal occurs.

従って受信局では伝送されて来たクロックパルス数を計
数してこれをデータとするものである。Therefore, the receiving station counts the number of transmitted clock pulses and uses this as data.

このような従来方式によると、クロックパルスと識別で
きないノイズパルスが伝送されて来た場合もこれをデー
タとして読取ってしまうと云う欠点を有する。This conventional method has the disadvantage that even when a noise pulse that cannot be distinguished from a clock pulse is transmitted, it is read as data.

本考案は上記の欠点を除去すべくなされたものであり、
その目的は、端末機側で多数のデータ出力端をスキャン
ニングしてデータを検索するためのクロックパルスと同
期した同期用電圧パルスとデータの存在を検知したとき
のデータ検知パルスとを伝送線を介して受信局に伝送す
る構成とすることにより、受信局でのデータ受信誤りを
発見する機能を極めて簡単な手段で遠戚し得るようにな
る遠隔地データ収集装置を提供するにある。The present invention was made to eliminate the above drawbacks,
The purpose of this is to connect a synchronizing voltage pulse synchronized with a clock pulse for scanning a large number of data output terminals on the terminal side to search for data, and a data detection pulse when detecting the presence of data through a transmission line. It is an object of the present invention to provide a remote data collection device that can perform a function of detecting data reception errors at a receiving station by a very simple means by having a configuration in which data is transmitted to a receiving station via a remote data collecting device.

以下本考案を一実施例によって図面を参照しながら具体
的に説明する。Hereinafter, the present invention will be explained in detail by way of an embodiment with reference to the drawings.

尚、第２図及び第３図のブラックボックス内に記入した
符号Ｂ。Note that the symbol B is written in the black box in FIGS. 2 and 3.

、Ｂｌ・・・・・・はバイナリコードの各ビット入出力
端子の桁位置を表わしている。, Bl... represent the digit position of each bit input/output terminal of the binary code.

第１図には三本の伝送線１，２．３によって遠隔地相互
間で接続された受信局４及び端末機５が示されている。FIG. 1 shows a receiving station 4 and a terminal 5 connected between remote locations by three transmission lines 1, 2.3.

上記受信局４において、６は受信端子６ａを有する受信
局側論理回路、７は電源スィッチ８を介して伝送線１と
３との間に直流電圧を印加する直流電源である。In the receiving station 4, 6 is a receiving station logic circuit having a receiving terminal 6a, and 7 is a DC power source that applies a DC voltage between the transmission lines 1 and 3 via a power switch 8.

また、端末機５において、９は端子９ａ、９ｂを有する
端末機側論理回路、１０はパルス伝送回路である。Further, in the terminal 5, 9 is a terminal-side logic circuit having terminals 9a and 9b, and 10 is a pulse transmission circuit.

このパルス伝送回路１０はベースが抵抗１１を介して端
子９ａに接続されたトランジスタ１２と、ベースが抵抗
１３を介して端子９ｂに接続されたトランジスタ１４と
から戒り、両トランジスタ１２．１４のエミッタは接地
された伝送線３に共通接続され、また一方のトランジス
タ１２のコレクタは抵抗１５を介して伝送線２に接続さ
れ、他方のトランジスタ１４のコレクタは伝送線２に直
接接続されている。This pulse transmission circuit 10 consists of a transistor 12 whose base is connected to a terminal 9a through a resistor 11, and a transistor 14 whose base is connected to a terminal 9b through a resistor 13, and emitters of both transistors 12 and 14. are commonly connected to the grounded transmission line 3, the collector of one transistor 12 is connected to the transmission line 2 via a resistor 15, and the collector of the other transistor 14 is directly connected to the transmission line 2.

上記端末機側論理回路９は第３図に示すように構成され
ている。The terminal side logic circuit 9 is constructed as shown in FIG.

即ち、１６はクロックパルス発生部としてのパルス発振
器、１７はパルス発振器１６がら出力されたクロックパ
ルスＰ１を受けるとその立下りでもって計数（これを表
わすために入力端子に丸印を付した。That is, numeral 16 is a pulse oscillator as a clock pulse generator, and numeral 17 receives a clock pulse P1 output from the pulse oscillator 16 and counts at the falling edge of the pulse (a circle is attached to the input terminal to represent this).

）する第一のカウンタで、これは４ビツトすべてが０の
初期状態から１０個のパルスを受けるとキャリ一端子Ｃ
ＲからキャリーパルスＰ２を出力して再び初期状態に戻
る２進化ＩＯ進カウンタであり、その計数内容はバイナ
リ−コードのままでデコーダ１８に供給されるようにな
っている。), this is the first counter that receives 10 pulses from the initial state where all 4 bits are 0, and then returns to the carry terminal C.
It is a binary coded IO counter which outputs a carry pulse P2 from R and returns to the initial state again, and its count contents are supplied to the decoder 18 in binary code.

このテ゛コーダ１８は第１のカウンタ１７が４ビツト構
成でありながらも１０個の入力パルスで初期状態に戻る
１０進カウンタ構威であるので４ビツトコードを数字０
から９までデコードする回路構成になっている。Although the first counter 17 of this coder 18 has a 4-bit structure, it is a decimal counter structure that returns to the initial state with 10 input pulses, so it converts the 4-bit code into the number 0.
The circuit has a circuit configuration that decodes from 9 to 9.

このデコーダ１８の０がら９番までの各出力ライン１９
は例えば水道メータの４桁数字車スイッチ２０ Ａ、２
０ Ｂ 、２０ Ｃ，２０Ｄの各Ｏ〜９の数字に対応し
たデータ出力端に接続されている。Each output line 19 from 0 to 9 of this decoder 18
For example, the water meter's 4-digit number switch 20 A, 2
It is connected to data output terminals corresponding to the numbers 0 to 9 of 0B, 20C, and 20D.

２１は２進化１０進カウンタの下位２ビツトで構成され
た第一の桁指定カウンタで、前記キャリーパルスＰ２を
受けるとその立下りをもって計数しその出力をマルチプ
レクサ２２の入力端子Ａ、Ｂに供給する一方、４個のキ
ャリーパルスＰ２を受けると第三ビット目の出力端から
キャリーパルスＰ３を出力するようになっている。21 is a first digit designation counter composed of the lower two bits of a binary coded decimal counter; upon receiving the carry pulse P2, it counts at the fall of the carry pulse P2 and supplies its output to input terminals A and B of the multiplexer 22; On the other hand, when four carry pulses P2 are received, a carry pulse P3 is output from the output terminal of the third bit.

そして前記マルチプレクサ２２は入力端子Ａ、Ｈの２ビ
ットバイナリ−コードによって前記数字車スイッチ２０
Ａ。The multiplexer 22 then connects the numeric wheel switch 20 to the numeric wheel switch 20 according to the 2-bit binary code at the input terminals A and H.
A.

２０ Ｂ 、２０ Ｃ，２０Ｄの各コモンライン２２Ａ
、２２Ｂ。20B, 20C, 20D common line 22A
, 22B.

２２Ｃ，２２Ｄを順次選択するようになっている。22C and 22D are selected sequentially.

２３は伝送停止回路として作用するＲ−Ｓフリップフロ
ップである。23 is an R-S flip-flop which acts as a transmission stop circuit.

ここで前記第一のカウンタ１７．デコーダ１８．マルチ
プレクサ２２等はデータ検索回路２４をなしている。Here, the first counter 17. Decoder 18. The multiplexer 22 and the like constitute a data search circuit 24.

次に、第２図に示す受信局側論理回路６において、２５
は比較回路で、これは伝送線１と３との間に接続された
三個の直列抵抗２６．２７．２８と、伝送線１，２間に
接続された抵抗２９と、二個の比較器３０．３１とから
成る。Next, in the receiving station side logic circuit 6 shown in FIG.
is a comparator circuit, which consists of three series resistors 26, 27, and 28 connected between transmission lines 1 and 3, a resistor 29 connected between transmission lines 1 and 2, and two comparators. It consists of 30.31.

３２はデータ受信部で、パルスの立上りで計数する第二
のカウンタ３３と、ラッチ３４ Ａ 、３４ Ｂ 、３
４ Ｃ，３４Ｄと、前記第一の桁指定カウンタ２１と同
様の第二の桁指定カウンタ３５と、デコーダ３６とがら
戒り、このデコーダ３６は第二の桁指定カウンタ３５が
ら入力端子Ａ、Ｂに受けた２ビットバイナリ−コードに
応して、そのＥ端子がロウレベルにされたときに前記ラ
ッチ３４ Ａ、３４ Ｂ 、３４ Ｃ，３４Ｄを順次選
択してこれにラッチ信号を与えるようになっている。32 is a data receiving section, which includes a second counter 33 that counts at the rising edge of a pulse, and latches 34 A, 34 B, 3
4C, 34D, a second digit designation counter 35 similar to the first digit designation counter 21, and a decoder 36. When the E terminal is set to low level in accordance with the received 2-bit binary code, the latches 34A, 34B, 34C, and 34D are sequentially selected and a latch signal is given to them. .

この第二のカウンタ３３も１０個のパルスを入力したと
きキャリ一端子ＣＲからキャリーパルスＰ８を出力する
と同時に初期状態に戻る構成になっている。This second counter 33 is also configured to return to its initial state at the same time as it outputs a carry pulse P8 from the carry terminal CR when ten pulses are input.

３７は誤データ判定回路として作用するＲ−Ｓフリップ
フロップ、３７ ａは判定表示部である。37 is an R-S flip-flop which acts as an erroneous data judgment circuit, and 37a is a judgment display section.

次に上記構成の作用につき説明する。Next, the operation of the above configuration will be explained.

今、受信局４側で電源スィッチ８を接点ａ側に投入した
とすると、この瞬間に、スタートパルス発生回路３８．
３９の各インバータ４０．４１からスタートパルスＰ４
゜Ｐ５が出力され、受信局４ではスタートパルスＰ５に
よって第二のカウンタ３３．第二の桁指定カウンタ３５
がリセットされ、また端末機５側ではスタートパルスＰ
４によってフリップフロップ２３がリセットされると共
に、該スタートパルスＰ４がオア回路４２を介してライ
ン４３に供給されることによって第一のカウンタ１７及
び第一の桁指定カウンタ２１がリセットされ、そのスタ
ートパルスＰ４が消滅した後にパルス発振器１６はその
制御端子Ｔがロウレベルにされることによって動作開始
され、クロックパルスＰ１を出力する。Now, if the power switch 8 is turned on to the contact a side on the side of the receiving station 4, at this moment, the start pulse generating circuit 38.
Start pulse P4 from each of the 39 inverters 40 and 41
゜P5 is output, and in the receiving station 4, the second counter 33. Second digit designation counter 35
is reset, and on the terminal 5 side, the start pulse P
4 resets the flip-flop 23, and the start pulse P4 is supplied to the line 43 via the OR circuit 42, thereby resetting the first counter 17 and the first digit designation counter 21. After P4 disappears, the pulse oscillator 16 starts operating by setting its control terminal T to a low level, and outputs a clock pulse P1.

第一のカウンタ１７はこのクロックパルスＰ１を計数す
るので゛テ゛コーダ１８は１０本の出力ライン１９にデ
ータ検索のためのパルスを順に一個づつ出力して各数字
車スイッチ２０Ａ乃至２０ＤのＯから９までのデータ出
力端をスキャンニングする。Since the first counter 17 counts this clock pulse P1, the data coder 18 sequentially outputs pulses for data retrieval one by one to the ten output lines 19 from O to 9 of each number wheel switch 20A to 20D. Scan the data output end of.

このとき、クロックパルスＰ１の最初１０パルスで、第
一の桁指定カウンタ２１によってマルチプレクサ２２が
コモンライン２２Ａを選択していることにより第１桁目
の数字車スイッチ２０Ａのデータを検索し、以下同様に
してクロックパルスＰ１が１０個出力される毎に次の桁
の数字車スイッチ２０Ｂ乃至２０Ｄに関するデータの検
索が順次行なわれるもので、最終的に４０個と云う特定
個数のクロックパルスＰ１によって全桁のデータ検索の
ためのスキャンニングが一巡されるものである。At this time, with the first 10 pulses of the clock pulse P1, the multiplexer 22 selects the common line 22A by the first digit designation counter 21, so the data of the number wheel switch 20A for the first digit is retrieved, and the same goes for the following. Every time 10 clock pulses P1 are output, data related to the numeric wheel switches 20B to 20D of the next digit are sequentially searched, and finally all digits are retrieved by a specific number of 40 clock pulses P1. This is a complete cycle of scanning for data retrieval.

このようなスキャンニングと同期してトランジスタ１２
はクロックパルスＰ１によってオンオフが繰返されてお
り、従って受信局４側の伝送線２に接続された受信端子
６ａの電圧■１は第４図に示す如く、直流電源７の電源
電圧Ｅと抵抗１５と抵抗２９との分圧比で決まる電圧Ｅ
１（Ｅ １−、：Ｅ／２）との間でクロックパルスＰ
１に同期して変化し、以ってこの電圧■１が同期用電圧
パルスＰ６として端末機５から受信局４に伝送されたこ
とに相当するものである。In synchronization with such scanning, the transistor 12
is repeatedly turned on and off by the clock pulse P1, and therefore, the voltage 1 at the receiving terminal 6a connected to the transmission line 2 on the receiving station 4 side is equal to the power supply voltage E of the DC power supply 7 and the resistor 15, as shown in FIG. Voltage E determined by the voltage division ratio of and resistor 29
1 (E 1-, :E/2)
1, and thus corresponds to this voltage (1) being transmitted from the terminal device 5 to the receiving station 4 as the synchronizing voltage pulse P6.

ここで同期電圧パルスＰ６はトランジスタ１２によりク
ロックパルスＰ１に対して位相が反転される。Here, the phase of the synchronizing voltage pulse P6 is inverted with respect to the clock pulse P1 by the transistor 12.

さて、この実施例では第一桁目の数字車スイッチ２０Ａ
は計量値２となっているから、第一のカウンタ１７の内
容が０から数えて２となったときにマルチプレクサ２２
の出力端子ＯＴがハイレベルになり、アンド回路４５か
らクロックパルスＰ１と同一時間幅のパルスが出力され
るので、トランジスタ１４がオンとなり、前記受信局４
の受信端子６ａの電圧■１は第４図に示す如く零電位Ｅ
。Now, in this embodiment, the first digit wheel switch 20A
Since the measured value is 2, when the content of the first counter 17 reaches 2 counting from 0, the multiplexer 22
The output terminal OT of the receiving station 4 becomes high level, and a pulse having the same time width as the clock pulse P1 is output from the AND circuit 45, so the transistor 14 is turned on, and the receiving station 4
The voltage 1 at the receiving terminal 6a is zero potential E as shown in Fig. 4.
.

に変化され、これが受信局４へのデータ検知パルスＰ７
の伝送に相当する。This is the data detection pulse P7 to the receiving station 4.
This corresponds to the transmission of

一方、受信局４では第４図にも示すように、比較器３０
の（→入力端子はＥとＥｌとの間のレベルＬ１に設定さ
れ、また比較器３１の（→入力端子はＥｌとＥＯとの間
のレベルＬ２に設定されているから、同期用電圧パルス
Ｐ６はレベルＬ１を基準にして比較器３０から出力され
、これが第二のカウンタ３３に供給される。On the other hand, at the receiving station 4, as shown in FIG.
Since the (→input terminal of the comparator 31 is set at the level L1 between E and El, and the (→input terminal of the comparator 31 is set at the level L2 between El and EO), the synchronizing voltage pulse P6 is output from the comparator 30 based on the level L1, and is supplied to the second counter 33.

従ってこの第二のカウンタ３３の内容は第一のカウンタ
１７のそれと常に同一で゛あり、しかもこのカウンタ３
３は立上り波形に対して応動するので同期電圧パルスＰ
６により駆動されながらもクロックパルスＰ１の立下り
波形によって駆動されたと同一の位相関係が形成される
。Therefore, the contents of this second counter 33 are always the same as those of the first counter 17;
3 responds to the rising waveform, so the synchronous voltage pulse P
6, the same phase relationship as when driven by the falling waveform of clock pulse P1 is formed.

そして該第二のカウンタ３３の出力は各ラッチ３４Ａ乃
至３４ Ｄに同時に供給される。The output of the second counter 33 is simultaneously supplied to each of the latches 34A to 34D.

今、第二の桁指定カウンタ３５はまだ第二のカウンタ３
３からキャリーパルスＰ８を受けておらず、従ってデコ
ーダ３６の入力端子Ａ、Ｂは共に０となっていて、第１
桁目のラッチ３４Ａを選択しているとする。Now, the second digit designation counter 35 is still the second digit designation counter 3.
3, the input terminals A and B of the decoder 36 are both 0, and the first
Assume that the digit latch 34A is selected.

この状態で前述のように、第一のカウンタ１７の内容が
２となったことにより受信局４の受信端子６ａに第４図
中第１桁目欄に示す如き零電位のデータ検知パルスＰ７
を受けると、比較器３１の出力はこのときにロウレベル
となり、デコーダ３６はそのＥ端子がロウレベルにされ
ることによってはじめてラッチ３４Ａにラッチ信号を送
り、このようにしてラッチ３４Ａには第二のカウンタ３
３の内容、即ち、データ検知パルスＰ７を受信するまで
到来した同期用電圧パルスＰ６の個数が第１桁目の数字
車スイッチ２０Ａの計量値として保持される。In this state, as described above, since the content of the first counter 17 becomes 2, a data detection pulse P7 of zero potential as shown in the first digit column in FIG.
The output of the comparator 31 becomes low level at this time, and the decoder 36 sends a latch signal to the latch 34A only when the E terminal is set to the low level. 3
3, that is, the number of synchronizing voltage pulses P6 that have arrived until the data detection pulse P7 is received, is held as the measured value of the first digit wheel switch 20A.

以下、上記同様の作用によって、４０個のクロックパル
スＰ１が第一のカウンタ１７に供給されるまでの間に数
字車スイッチ２０ Ｂ 、２０ Ｃ，２０Ｄの各計量デ
ータがラッチ３４Ｂ、３４Ｃ，３４Ｄに夫々保持される
ものであり、第２図に示した例によれば２９３２の云う
計量データが収集されたことになる。Thereafter, by the same action as described above, each measurement data of the number wheel switches 20B, 20C, 20D is transferred to the latches 34B, 34C, 34D until the 40 clock pulses P1 are supplied to the first counter 17. According to the example shown in FIG. 2, the measurement data 2932 has been collected.

さて、以上のような動作において、第一の桁指定カウン
タ２１には第一のカウンタ１７からその計数内容が１０
個に達する都度キャリーパルスＰ２を受けこれをその立
下りで計数しており、データ検索のための全桁について
のデコーダ１８によるスキャンニングが一巡されると、
換言すれば第一のカウンタ１７に対するクロックパルス
Ｐ１の供給個数が４０個（前述の特定数）に達すると、
第一の桁指定カウンタ２１の第３ビツト目の出力端から
キャリーパルスＰ３が生じ、この結果、前記電源投入時
に生じたスタートパルスＰ４によって予めリセットされ
ていたフリップフロップ２３はセットされ、その出力端
子Ｑの出力がハイレベルに保持され、これが伝送停止信
号Ｐ９としてオア回路４２を介してパルス発振器１６の
制御端子Ｔに供給されてその発振動作を停止させ、同時
に第一のカウンタ１７及び第一の桁指定カウンタ２１を
夫々リセットせしめる。Now, in the above operation, the first digit designation counter 21 receives the count contents of 10 from the first counter 17.
Each time a carry pulse P2 is reached, it is counted at the falling edge of the carry pulse P2, and when the decoder 18 completes one cycle of scanning for all digits for data retrieval,
In other words, when the number of clock pulses P1 supplied to the first counter 17 reaches 40 (the above-mentioned specific number),
A carry pulse P3 is generated from the output terminal of the third bit of the first digit designation counter 21, and as a result, the flip-flop 23, which had been reset in advance by the start pulse P4 generated when the power was turned on, is set, and its output terminal The output of the pulse oscillator 16 is held at a high level, and this is supplied as a transmission stop signal P9 to the control terminal T of the pulse oscillator 16 via the OR circuit 42 to stop its oscillation operation. The digit designation counters 21 are respectively reset.

従ってこの後は受信局４に対する同期用電圧パルスＰ６
の伝送が停止される。Therefore, after this, the synchronization voltage pulse P6 for the receiving station 4
transmission is stopped.

一方、受信局４では、前述のようなデータ収集動作と併
せて、比較器３０から出力された同期用電圧パルスＰ６
を、インバータ４４を介してフリップフロップ３７のリ
セット入力端子Ｒに受けており、またそのセット入力端
子Ｓには第二のカウンタ３３に４０個目の同期用電圧パ
ルスＰ６を受は終ったときに第二の桁指定カウンタ３５
の第３ビツト目の出力端から生ずるキャリーパルスＰＩ
Ｏを受けてセット状態に反転される。On the other hand, in the receiving station 4, in addition to the data collection operation as described above, the synchronization voltage pulse P6 output from the comparator 30 is
is received at the reset input terminal R of the flip-flop 37 via the inverter 44, and the 40th synchronization voltage pulse P6 is input to the second counter 33 at the set input terminal S thereof. Second digit designation counter 35
The carry pulse PI generated from the output terminal of the third bit of
In response to O, it is inverted to the set state.

以上のように、端末機５ではデータ検索のための一巡す
るスキャンニングに必要な４０個のクロックパルスＰ１
が発生すると受信局４に対する同期用電圧パルスＰ６の
伝送を停止させ、また、受信局４では、その同期用電圧
パルスＰ６の受信個数が４０個に達すると、フリップフ
ロップ３７がセット状態になってその出力端子Ｑからハ
イレベルの判定信号Ｐ１１を判定表示部３７ Ｈに供給
せしめるようにしている。As described above, the terminal device 5 uses 40 clock pulses P1 necessary for one round of scanning for data retrieval.
When this occurs, the transmission of the synchronizing voltage pulse P6 to the receiving station 4 is stopped, and in the receiving station 4, when the number of synchronizing voltage pulses P6 received reaches 40, the flip-flop 37 is set. A high level judgment signal P11 is supplied from the output terminal Q to the judgment display section 37H.

従って全桁データ収集の完了後、判定表示部３７ ａに
て判定信号Ｐ１１がハイレベルになっていることをデー
タ収集動作完了後の適宜のタイミングで表示したとすれ
ば、端末機５から受信局４への伝送パルス発振器と、受
信局４が受信したパルス発振器とが同一であるので、ノ
イズパルスを受信していないことがわかり、受信データ
に誤まりがないことの表示となる。Therefore, if the judgment display unit 37a displays that the judgment signal P11 is at a high level at an appropriate timing after the data collection operation is completed after all digit data collection is completed, then the Since the pulse oscillator transmitted to the receiving station 4 and the pulse oscillator received by the receiving station 4 are the same, it can be seen that no noise pulse has been received, which indicates that there is no error in the received data.

これに対して、受信局４での受信パルス発振器が特定個
数４０個以外の場合はこれが４０個より多くても、また
少なくとも、フリップフロップ３７の最終状態はリセッ
ト状態にあり、その判定信号ｐＨはロウレベルとなるか
ら、受信パルスＰ６にノズルパルスが含まれたり、パル
スが欠落したりすることによって生ずる受信データの誤
りを発見できる。On the other hand, if the number of received pulse oscillators at the receiving station 4 is other than the specified number of 40, even if the number is more than 40, the final state of the flip-flop 37 is at least the reset state, and the determination signal pH is Since it is at a low level, it is possible to discover errors in the received data caused by the inclusion of a nozzle pulse in the received pulse P6 or the omission of a pulse.

このように、受信テ゛−夕の誤まりを発見する機能は端
末機５と受信局４とにフリップフロップ２３及び３７を
一個づつ設ける等と云った極めて簡単な構成によって実
現できるもので、これは伝送線を介して端末機５から受
信局４に同期用電圧パルスをデータ検知パルスと共に伝
送する方式とした故の効果である。In this way, the function of detecting errors in receiving data can be realized by an extremely simple configuration such as providing one flip-flop 23 and one flip-flop 37 in each terminal 5 and receiving station 4. This effect is due to the system in which the synchronization voltage pulse is transmitted together with the data detection pulse from the terminal 5 to the receiving station 4 via the transmission line.

尚、データ収集動作が完了して電源スィッチ８を接点す
に切換えると電源の供給が遮断されると共に、スタート
パルス発生回路３８．３９内の積分用コンデンサ４６．
４７の充電電荷はダイオード４８．４９を介して、更に
低抵抗５０を共通に介して瞬時に放電され、次のデータ
収集のための電源投入に備えられる。Note that when the data collection operation is completed and the power switch 8 is switched to contact, the power supply is cut off and the integrating capacitors 46.
The charged charge of 47 is instantly discharged through diodes 48 and 49 and also through a low resistance 50 in common, and is prepared for power-up for the next data collection.

本考案は以上述べたように、いわゆるデータ受信誤りを
極めて簡単な手段によって発見できる遠隔地テ゛−タ収
集装置を提供することができるものである。As described above, the present invention can provide a remote data collection device that can detect so-called data reception errors by extremely simple means.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本考案の一実施例に関するもので、第１図は装置
の全体的構成図、第２図は受信局の具体的結線図、第３
図は端末機の具体的結線図、第４図は電圧波形図である
。 図中、１．２．３は伝送線、４は受信局、５は端末機、
１０はパルス伝送回路、１６はパルス発振器（クロック
パルス発生部）、２３はフリップフロップ（伝送停止回
路）、２４はデータ検索回路、２５は比較回路、３２は
データ受信部、３７はフリップフロップ（誤データ判定
回路）である。The drawings relate to one embodiment of the present invention; Fig. 1 is an overall configuration diagram of the device, Fig. 2 is a specific connection diagram of a receiving station, and Fig. 3 is a specific wiring diagram of a receiving station.
The figure is a specific wiring diagram of the terminal, and FIG. 4 is a voltage waveform diagram. In the figure, 1.2.3 is a transmission line, 4 is a receiving station, 5 is a terminal,
10 is a pulse transmission circuit, 16 is a pulse oscillator (clock pulse generation section), 23 is a flip-flop (transmission stop circuit), 24 is a data search circuit, 25 is a comparison circuit, 32 is a data reception section, 37 is a flip-flop (error data judgment circuit).

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 端末機と受信局との間を伝送線によって接続したものに
おいて、端末機にはクロックパルス発生部と、そのクロ
ックパルスによって多数のデータ出力端をスキャンニン
グするテ゛−タ検索回路と、前記クロックパルスに同期
して同期用電圧パルスを伝送停止信号を受けるまで前記
伝送線に伝送すると共に前記スキャンニングによってデ
ータを検知する都度前記同期用電圧パルスとは異なるレ
ベルのテ゛−タ検知パルスを前記伝送線に伝送せしめる
パルス伝送回路と、前記スキャンニングの一巡に必要な
特定個数のクロックパルス数を計数して伝送停止信号を
発生する伝送停止回路とを設け、前記受信局には前記同
期用電圧パルスとデータ検知パルスとを識別可能に受信
するための比較回路と、前記データ検知パルスを受信す
るまで到来した前記同期用電圧パルスの個数を計数する
データ受信部と、到来した同期用電圧パルスの個数が前
記特定個数であるや否やを判定する誤データ判定回路と
を設けたことを特徴とする遠隔地データ収集装置。In a device in which a terminal device and a receiving station are connected by a transmission line, the terminal device includes a clock pulse generator, a data search circuit that scans a large number of data output terminals using the clock pulse, and a data search circuit that scans a large number of data output terminals using the clock pulse. A synchronizing voltage pulse is transmitted to the transmission line in synchronization with the transmission stop signal until a transmission stop signal is received, and a data detection pulse of a level different from the synchronizing voltage pulse is transmitted to the transmission line each time data is detected by the scanning. and a transmission stop circuit that counts a specific number of clock pulses necessary for one round of scanning and generates a transmission stop signal, and the receiving station is provided with a pulse transmission circuit that transmits the synchronizing voltage pulses and a comparison circuit for receiving the data detection pulse in a distinguishable manner; a data receiving section for counting the number of the synchronization voltage pulses that have arrived until the data detection pulse is received; A remote data collection device comprising: an erroneous data determination circuit that determines whether or not the specific number is reached.