JPS5914908B2 - インナ−リ−ドボンデイング装置 - Google Patents

インナ−リ−ドボンデイング装置

Info

Publication number
JPS5914908B2
JPS5914908B2 JP55126744A JP12674480A JPS5914908B2 JP S5914908 B2 JPS5914908 B2 JP S5914908B2 JP 55126744 A JP55126744 A JP 55126744A JP 12674480 A JP12674480 A JP 12674480A JP S5914908 B2 JPS5914908 B2 JP S5914908B2
Authority
JP
Japan
Prior art keywords
bonding
heater
inner lead
chip
lead bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55126744A
Other languages
English (en)
Other versions
JPS5750440A (en
Inventor
裕文 本原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP55126744A priority Critical patent/JPS5914908B2/ja
Publication of JPS5750440A publication Critical patent/JPS5750440A/ja
Publication of JPS5914908B2 publication Critical patent/JPS5914908B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、バンプとフィンガをボンディングするテープ
キャリア方式のインナーリードボンディング装置に関す
る。
従来、テープキャリア方式によるインナーリードボンデ
ィングはつぎのように行なわれている。
すなわち、シネフイルムのようなパーフォレーションを
持つたポリイミドテープに銅箔をラミネートし、これに
ボンディングワイヤに相当するリードパターンをホトエ
ッチでつくり、金または錫をめつきする。さらに、第１
図に示すように半導体チップ１１にバンプ１２を形成し
プレート１３に設置する。そしてこのバンプ１２にポリ
イミドテープ１４と錫または金めつきされた銅箔で形成
されるテープキャリアのリード１５を重ね合わせ、上か
らボンディングツール１６で加圧加熱してボンディング
を行なつている。５ ところで、一般にインナーリード
ボンディングで用いられるのは、バンプ側もフィンガ側
も金を使用した金丸−金Ａｕ熱圧着方式と、バンプ側が
金でフィンガ側が錫めつきを使用した金Ａｕ−錫Ｓｎ共
晶方式である。
例えば後者の方式では、ボ１０ンデイング時のボンディ
ングツール温度は大略Ａｕ−Ｓｎ共晶のできる温度、す
なわち２１７℃〜４１８０Ｃの範囲である。この高温の
ボンディングツールをバンプとフィンガの上から加圧し
てボンディングするのが普通である。１５上述した構成
のボンディング装置では、ボンディングツールの熱が短
時間に小さなバンプを伝わつてチップ全体に広がるため
、バンフ丁の半導体チップのパッシベーション膜に熱が
原因のクラック等の不良を発生させる要因の一つとなる
。
さら２０に、第２図ａ、ｂに示すようにボンディング時
にＡｕ−Ｓｎ共晶物ＩＴが溶融して必要以外の場所に流
れ出し、短絡の原因となつてしまう等の欠点があつた。
本発明は上記の事情を考慮してなされたもので、２５そ
の目的とするところは、ボンディング時の熱的ストレス
によるチップの不良発生を防止し、さらに共晶の溶融物
が必要以外の場所に流れ出ることによる不具合を減少で
きるインナーリードボンディング装置を提供することで
ある。
３０以下、本発明の一実施例を図面を参照して説明する
。
第３図ａは本発明によるインナーリードボンディング装
置を示す図である。その構成は、タングステン等で形成
され、ボンディングツールと同程度の温度に設定される
第１のヒータ１８がチ３５ツプ１１の支持体として設け
られ、その上にチップ１１を囲むように枠状に形成され
た第２のヒータ１９が、熱絶縁層２０を介して設けられ
る。こ１り０−の第２のヒータ１９はタングステン等で
形成され、図示するようにバンプ１２より高く、ボンデ
イング時にその端部でフインガ１５と接触してこのフイ
ンガ１５を持ち上げるように構成される。
そして、このヒータ１９は前記第１のヒータ１８より低
い温度に加熱され、例えば、フインガが錫めつきの場合
には錫の融点、２３２℃より低い温度に設定するものと
する。上述のような第１および第２のヒータと熱絶縁層
で構成される加熱体を予め加熱しておき、第１のヒータ
１８上にチツプ１１を設置後、ボンデイングツール１６
によりバンプ１２とフインガ１５を加圧加熱して共晶ボ
ンデイングを行なう。
このときフインガ１５は第３図ｂに示すように、この中
程２１が第２のヒータ１９によつて上に持ち上げられ、
先端部２２が傾けられる。このような構成によれば、被
ボンデイング物のチツプがボンデイングツールと同程度
の温度に加熱されているため、ボンデイング時の熱によ
るパツシベーシヨン膜のクラツクなどの不良発生を防止
でき、ヒータでフインガを持ち上げて傾けることにより
、バンプとフインガの共晶の溶融物がチツプ上に流れ出
ることによる不具合を減少できるインナーリードボンデ
イング装置が得られる。
【図面の簡単な説明】
第１図は従来のインナーリードボンデイング装置を示す
図、第２図Ａ，ｂはボンデイング不良を示す図、第３図
Ａ，ｂは本発明の一実施例に係るインナーリードボンデ
イング装置を示す図、第４図は本発明装置によるボンデ
イング状態を示す図である。 １１・・・・・・チツプ、１２・・・・・・バンプ、１
４・・・・・・ポリイミドテープ、１５・・・・・・フ
インガ、１６・・・・・・ボンデイングツール １８・
・・・・・第１のヒータ、１９・・・・・・第２のヒー
タ、２０・・・・・・熱絶縁層。

Claims (1)

    【特許請求の範囲】
  1. １ テープキャリア方式のインナーリードボンディング
    装置において、被ボンディング物のチップを予めボンデ
    ィングツールと同程度の温度に加熱する第１のヒータと
    、チップを囲むように枠状に形成されて前記第１のヒー
    タより低い温度に設定されこのヒータと熱絶縁層を介し
    て設置された第２のヒータと、バンプとフィンガをボン
    ディングするボンディングツールとを具備することを特
    徴とするインナーリードボンディング装置。
JP55126744A 1980-09-12 1980-09-12 インナ−リ−ドボンデイング装置 Expired JPS5914908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55126744A JPS5914908B2 (ja) 1980-09-12 1980-09-12 インナ−リ−ドボンデイング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55126744A JPS5914908B2 (ja) 1980-09-12 1980-09-12 インナ−リ−ドボンデイング装置

Publications (2)

Publication Number Publication Date
JPS5750440A JPS5750440A (en) 1982-03-24
JPS5914908B2 true JPS5914908B2 (ja) 1984-04-06

Family

ID=14942826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55126744A Expired JPS5914908B2 (ja) 1980-09-12 1980-09-12 インナ−リ−ドボンデイング装置

Country Status (1)

Country Link
JP (1) JPS5914908B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727766Y2 (ja) * 1984-12-13 1995-06-21 株式会社豊田自動織機製作所 ロ−リフト式荷役車輌の走行速度制御装置

Also Published As

Publication number Publication date
JPS5750440A (en) 1982-03-24

Similar Documents

Publication Publication Date Title
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
US3486223A (en) Solder bonding
JPS601849A (ja) 電子部品の接続方法
JPS5914908B2 (ja) インナ−リ−ドボンデイング装置
JP3198555B2 (ja) 半導体装置の実装方法
JP2699726B2 (ja) 半導体装置の実装方法
JPS62169433A (ja) 半導体装置の製造方法
JPS60194543A (ja) バンプ電極形成方法
JPH07122591A (ja) 半導体装置の実装方法
JPH05218136A (ja) フリップチップ・ボンディング方法
JPS5815252A (ja) バンプ構造
JPH0158866B2 (ja)
JPS6313337A (ja) 半導体素子の実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPS6297341A (ja) ボンディング装置及びボンディング方法
JPS5892231A (ja) 半導体素子のボンデイング方法
JPH0214536A (ja) フリップチップ実装構造
JP2841822B2 (ja) 混成集積回路の製造方法
JPH0458573A (ja) 超電導接続方法
JP2581474B2 (ja) Ｔａｂリードの接合方法
JPH0483353A (ja) 半導体集積回路装置の製造方法
JPH05144874A (ja) ハンダバンプ付チツプの接続方法
JPS63293927A (ja) 半導体装置の製造方法
JPS6142432B2 (ja)
JPS5868945A (ja) フリツプチツプボンデイング法