JPS59139640A - Measuring device for integrated circuit - Google Patents
Measuring device for integrated circuitInfo
- Publication number
- JPS59139640A JPS59139640A JP58014325A JP1432583A JPS59139640A JP S59139640 A JPS59139640 A JP S59139640A JP 58014325 A JP58014325 A JP 58014325A JP 1432583 A JP1432583 A JP 1432583A JP S59139640 A JPS59139640 A JP S59139640A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- program
- section
- integrated circuit
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
この発明は、ウェハ上に形成した集積回路素子の中に異
なる品種のものがある場合でも、これらの素子に対応す
る測定プログラムとテストパターンを転送することがで
きる集積回路測定装置についてのものである。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention provides a method for creating measurement programs and test patterns for integrated circuit devices formed on a wafer, even when there are different types of integrated circuit devices. It is about an integrated circuit measurement device that can be transferred.
（ｂ） 発明の目的
集積回路を生産する場合、同じ品種の集積回路素子をウ
ェハ上に形成することが多いが、最近では多品種少量生
産のケースか多くなっており、１つのウェハ上に異なる
品種の集積回路素子を形成するケースが増えている。(b) Purpose of the invention When producing integrated circuits, integrated circuit elements of the same type are often formed on a wafer, but recently there have been many cases of high-mix low-volume production, and different types of integrated circuit elements are formed on a single wafer. Increasingly, integrated circuit devices of various types are being formed.
とのように、１つのウェハ上に異なる品種の集積回路素
子が形成されている場合、これらの素子を従来の集積回
路測定装置でテストするのは困難である。なぜなら、従
来の測定装置では同じ品種の素子かウェハ上に形成され
ていることを前提としてプログラムとテストパターンを
転送するようになっているからである。When different types of integrated circuit devices are formed on a single wafer, it is difficult to test these devices using conventional integrated circuit measurement equipment. This is because conventional measurement equipment transfers programs and test patterns on the assumption that the same type of elements are formed on the wafer.
この発明は、ウェハ上の位置座標から該当する測定プロ
グラムを編集するようにし、ウェハ上に品種の異なる集
積回路素子が形成されている場合でも、これらの素子を
測定できるようにしたものである。The present invention edits a corresponding measurement program based on the position coordinates on the wafer, so that even when integrated circuit elements of different types are formed on the wafer, these elements can be measured.
（ｃ） 発明の実施例 この発明による実施例の構成図を第１図に示す。(c) Examples of the invention A block diagram of an embodiment according to the present invention is shown in FIG.
第１図で、■はウェハ、２はプローバ、３はテスタであ
る。In FIG. 1, ■ is a wafer, 2 is a prober, and 3 is a tester.
第１図の動作概要は次のとおりである。すなわち、ウェ
ハ１内の各集積回路素子の位置をプローバ２から位置座
標としてテスタ３に転送する。テスタ３では位置座標を
もとに測定プログラムを編集し、ウェハ１上の集積回路
素子の試験をする。The outline of the operation in FIG. 1 is as follows. That is, the position of each integrated circuit element within the wafer 1 is transferred from the prober 2 to the tester 3 as position coordinates. The tester 3 edits a measurement program based on the position coordinates and tests the integrated circuit elements on the wafer 1.
ウェハ１上に同じ品種の集積回路素子を形成している場
合の従来の測定装置は、第１図のプローバとテスタ３の
３１〜３４で構成することができ、この発明による装置
は従来装置に３５〜３９０部分を追加し、異なる品種の
素子でもテストできるようにしたものである。A conventional measuring device when integrated circuit elements of the same type are formed on a wafer 1 can be composed of the prober and tester 3 31 to 34 shown in FIG. 1, and the device according to the present invention is different from the conventional device. The parts 35 to 390 are added to enable testing of elements of different types.
次に、第１図の動作を説明する。Next, the operation shown in FIG. 1 will be explained.
プローバ２の測定開始信号発生部２２から測定スタート
信号をテスタ３の測定開始制御部９２に送る。これによ
り、プローバ２の位置座標発生部２１からの位置座標信
号をテスタ３の位置座標認識部３１で読み取る。A measurement start signal is sent from the measurement start signal generation section 22 of the prober 2 to the measurement start control section 92 of the tester 3. Thereby, the position coordinate signal from the position coordinate generation section 21 of the prober 2 is read by the position coordinate recognition section 31 of the tester 3.
詳細は後述するが、テスタ３の測定プログラム編集部３
５はウェハ１内の測定しようとする集積回路素子の測定
用プログラムを編集部３６との対応によって編集する。The details will be described later, but the measurement program editing section 3 of the tester 3
5 edits the measurement program for the integrated circuit element to be measured in the wafer 1 in correspondence with the editing section 36.
編集部３６によって編集されたプログラムが高速処理格
納部３７・３８にないときは、大容量格納部３９から測
定プログラムとテストパターンを高速処理格納部３７−
３８に転送する。When the program edited by the editing section 36 is not in the high-speed processing storage sections 37 and 38, the measurement program and test pattern are transferred from the large-capacity storage section 39 to the high-speed processing storage section 37-38.
Transfer to 38.
測定プログラム編集部３５は、このようにして編集した
測定プログラムを測定部３４へ送る。測定部３４は送ら
れてきた測定プログラムを実行する。The measurement program editing section 35 sends the measurement program edited in this way to the measurement section 34. The measurement unit 34 executes the sent measurement program.
プロ一式２内のプローブカード２４はウェハ１上の集積
回路素子と接触するようになっており、測定部３４から
の測定プログラムはプローブカード２４を介してウェハ
１上の素子へ転送される。The probe card 24 in the professional set 2 is in contact with the integrated circuit elements on the wafer 1, and the measurement program from the measuring section 34 is transferred to the elements on the wafer 1 via the probe card 24.
測定か終ると、測定部３４は測定結果を測定結果処理部
３３へ送る。測定結果処理部３３はプロ一式２内の制御
部２３へ測定結果と測定終了信号を送る。When the measurement is completed, the measurement section 34 sends the measurement result to the measurement result processing section 33. The measurement result processing unit 33 sends the measurement result and a measurement end signal to the control unit 23 in the professional set 2.
制御部２３は測定結果を記録し、次にπ１１定する集積
回路素子の位置座標へ移動するための制御を開始する。The control unit 23 records the measurement results and then starts control for moving to the position coordinates of the integrated circuit element determined by π11.
制御部２３により次に測定する集積回路素子の位置座標
への移動が終ると、位置座標発生部２１からテスタ３内
の位置座標認識部３１へ次に測定する集積回路素子の位
置座標を送る。When the control unit 23 finishes moving the integrated circuit element to the position coordinates to be measured next, the position coordinate generation unit 21 sends the position coordinates of the integrated circuit element to be measured next to the position coordinate recognition unit 31 in the tester 3.
このようにして、ウェハ１内に品種の異なる集積回路素
子がある場合でも、各素子への測定プログラムを編集し
ながら測定を続けてい（。In this way, even if there are integrated circuit elements of different types on the wafer 1, measurement can be continued while editing the measurement program for each element.
次に、第１図の測定プログラム編集部３５とその周辺部
の構成図を第２図に示す。第２図の４１〜４５か第１図
の測定プログラム編集部３５に対応する部分である。Next, FIG. 2 shows a configuration diagram of the measurement program editing section 35 shown in FIG. 1 and its peripheral parts. These portions 41 to 45 in FIG. 2 correspond to the measurement program editing section 35 in FIG.
位置座標認識部３１て位置座標を読み取ると、その位置
座標に対応する符号を編集部３６から選び出す。When the position coordinate recognition section 31 reads the position coordinates, a code corresponding to the position coordinates is selected from the editing section 36.
次に、位置座標と位置座標対応表４１、編集部３６の一
例を第３図〜第５図に示す。Next, examples of the position coordinates, the position coordinate correspondence table 41, and the editing section 36 are shown in FIGS. 3 to 5.
第３図はウェハ１上の集積回路素子の位置をＹ軸とＹ軸
で表したものであり、図の矢印はＸ＝１、Ｙ二５のとこ
ろにあることを示す。FIG. 3 shows the positions of the integrated circuit elements on the wafer 1 using the Y-axis and the Y-axis, and the arrows in the figure indicate that they are located at X=1 and Y25.
第４図はＹ軸に対する位置座標対応表であり、Ｘ＝１の
ときはＨＧになる。FIG. 4 is a position coordinate correspondence table for the Y axis, and when X=1, it becomes HG.
第５図は編集部３６のうちＨＧの部分のｍ１１１定プロ
グラム中テストパタ一７名Ａ−Ｅを示したものである。FIG. 5 shows seven test patterns A to E in the m111 constant program of the HG section of the editing section 36.
編集部３６から測定プログラム彎テストバター／名Ａ−
Ｅを選び出すと、高速処理格納部３７・３８内に第５回
春辺の名前があるかどうかをザーヂする。ある場合は測
定プログラム会テストパターン編集部４４から測定開始
指示部４５を介して測定部３４にテスト信号を転送する
。ない場合は大容量格納部３９から高速処理格納部３７
・３８へ転送する。Measurement program from editorial department 36 test butter/name A-
When E is selected, it is checked whether the name of the fifth Harube is present in the high-speed processing storage units 37 and 38. If there is a test signal, the test signal is transferred from the measurement program association test pattern editing section 44 to the measurement section 34 via the measurement start instruction section 45. If not, the high-speed processing storage unit 37 is transferred from the large-capacity storage unit 39 to the high-speed processing storage unit 37
・Transfer to 38.
この場合、高速処理格納部３７・３８に空き鎖酸があれ
ば、この空き領域に大容量格納部３９から転送処理部４
２の指令により転送するが、空き領域がない場合は編集
部３６で使用しないプログラムを不要プログラム処理部
４３の指令により消去し、空き領域をつくる。In this case, if there is a free chain acid in the high-speed processing storage sections 37 and 38, the transfer processing section 4 is transferred from the large capacity storage section 39 to this free space.
If there is no free space, the editing section 36 erases unused programs according to a command from the unnecessary program processing section 43 to create a free space.
これらの関係をフローチャートで示すと、第６図のよう
になる。A flow chart of these relationships is shown in FIG.
第１図〜第６図に示すように、ウェハ１内の位置座標に
対応して編集部３６−から測定プログラム・テストパタ
ーンを選び出して編集し、ウェハ１内の集積回路素子を
測定する。測定後は測定結果処理部３３て良否を判定し
、その判定信号を制御部２３へ転送することにより１つ
の集積回路表の測定が終了する。As shown in FIGS. 1 to 6, a measurement program/test pattern is selected and edited from the editing section 36- in accordance with the positional coordinates within the wafer 1, and the integrated circuit elements within the wafer 1 are measured. After the measurement, the measurement result processing unit 33 determines the quality, and the determination signal is transferred to the control unit 23, thereby completing the measurement of one integrated circuit table.
（ｄ） 発明の効果
この発明によれば、ウェハ上の位置座標に対応して測定
プログラムとテストバター７を編集するので、１つのウ
ェハ上に異なる品種の集積回路素子が形成されていても
、これらの素子の位置座標と編集部を対応させておけば
、これらの素子を丙 □速で測定することができる。(d) Effects of the Invention According to the present invention, since the measurement program and test butter 7 are edited in accordance with the position coordinates on the wafer, even if different types of integrated circuit elements are formed on one wafer, If the position coordinates of these elements are made to correspond to the editing section, these elements can be measured at a speed of 2□.
第１図はこの発明による実施例の構成図、第２図は第１
図の測定プログラム編集部３５とその周辺部の構成図、
第３図はウェハ１上の位置座標説明図の一例、第４図は
Ｘ軸に対する位置座標対応表の一例、第５図は編集部３
６の測定プログラム−テストパターン名の一例、
第６図は第１図〜第５図のフローチャート。
１・・・・・・ウェハ、２・・・・・・ブローバ、３・
・・テスタ、２１・・・・・位置座標発生部、２２・・
・・測定開始信号発生部、２３・・・・・・制御部、２
４・・・・・・プローブカード、３１・・・・・・位置
座標認識部、３２・・・・・測定開始制御部、３３・・
・・・・測定結果処理部、３４・・・・測定部、３５・
・・・・・測定プログラム編集部、３６・・・・・・編
象
集撮、３７・３８・・・・・・高速処理格納部、３９・
・・・・・大容量格納部、４１・・・・・・位置座標対
応表、４２・・・・・・転送処理部、４３・・・・・不
要プログラム処理部、４４・・・・・・測定プログラム
拳テスト／ｆターン編集部、４５・・・・・・測定開始
指示部。
代理人 弁理士 小 俣 欽 司
第１図
第２図FIG. 1 is a configuration diagram of an embodiment according to the present invention, and FIG.
3 is an example of a diagram explaining the position coordinates on the wafer 1, FIG. 4 is an example of a position coordinate correspondence table for the X-axis, and FIG. 3
6 is a flowchart of FIGS. 1-5. 1...Wafer, 2...Bulova, 3.
...Tester, 21...Position coordinate generator, 22...
...Measurement start signal generation section, 23...Control section, 2
4...Probe card, 31...Position coordinate recognition unit, 32...Measurement start control unit, 33...
...Measurement result processing section, 34...Measurement section, 35.
...Measurement program editing department, 36...Editing collection, 37.38...High-speed processing storage section, 39.
...Large capacity storage unit, 41...Position coordinate correspondence table, 42...Transfer processing unit, 43...Unnecessary program processing unit, 44... -Measurement program fist test/f-turn editorial department, 45...Measurement start instruction section. Agent Patent Attorney Kin Tsukasa KomataFigure 1Figure 2
Claims (1)
の対応で測定する集積回路測定装置において、前記集積
回路素子の位置座標との関係を表示する位置座標対応表
と、 前記位置座標対応表から測定プログラム・テストパター
ン名を選出する編集衣と、 前記編集衣で選出したプログラムを格納する高速処理格
納部と、 前記高速処理格納部に前記プログラムかないときは前記
高速処理格納部に前記プログラノ、を転送する大容量格
納部とを備え、 前記ウェハ内の位置座標に対応して前記編集衣から測定
ブログンム伽テストパターン名を選び出して編集し、前
記編集衣で選び出したプログラムを高速処理格納部から
取り出して前記ウェハ上の集積回路素子を測定すること
を特徴とする集積回路測定装置。[Claims] 1. In an integrated circuit measuring device that measures an integrated circuit element formed on Ueno\ in correspondence with position coordinates, a position coordinate correspondence table that displays the relationship with the position coordinates of the integrated circuit element; , an editing unit that selects a measurement program/test pattern name from the position coordinate correspondence table; a high-speed processing storage unit that stores the program selected by the editing unit; and a high-speed processing unit that stores the program selected by the editing unit; a large-capacity storage section for transferring the program program to a storage section; the program selects and edits a measurement test pattern name from the editing program corresponding to the positional coordinates within the wafer; and the program selected by the editing program; An integrated circuit measuring apparatus characterized in that the integrated circuit measuring device is configured to take out the wafer from a high-speed processing storage unit and measure the integrated circuit elements on the wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014325A JPS59139640A (en) | 1983-01-31 | 1983-01-31 | Measuring device for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014325A JPS59139640A (en) | 1983-01-31 | 1983-01-31 | Measuring device for integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139640A true JPS59139640A (en) | 1984-08-10 |
Family
ID=11857917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014325A Pending JPS59139640A (en) | 1983-01-31 | 1983-01-31 | Measuring device for integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139640A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027538A (en) * | 1988-06-27 | 1990-01-11 | Tokyo Electron Ltd | Inspection device |
| JP2014085180A (en) * | 2012-10-22 | 2014-05-12 | Murata Mfg Co Ltd | Inspection device, inspection method, and inspection program of electronic component |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827501A (en) * | 1971-08-13 | 1973-04-11 | ||
| JPS4991658A (en) * | 1973-01-05 | 1974-09-02 | ||
| JPS568836A (en) * | 1979-07-03 | 1981-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing system for semiconductor device |
| JPS5690269A (en) * | 1979-12-25 | 1981-07-22 | Toshiba Corp | Measuring method for semiconductor integrated circuit |
| JPS5727042A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Inspecting method for wafer |
| JPS582039A (en) * | 1981-06-25 | 1983-01-07 | Fujitsu Ltd | Test method for semiconductor substrate |
-
1983
- 1983-01-31 JP JP58014325A patent/JPS59139640A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827501A (en) * | 1971-08-13 | 1973-04-11 | ||
| JPS4991658A (en) * | 1973-01-05 | 1974-09-02 | ||
| JPS568836A (en) * | 1979-07-03 | 1981-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing system for semiconductor device |
| JPS5690269A (en) * | 1979-12-25 | 1981-07-22 | Toshiba Corp | Measuring method for semiconductor integrated circuit |
| JPS5727042A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Inspecting method for wafer |
| JPS582039A (en) * | 1981-06-25 | 1983-01-07 | Fujitsu Ltd | Test method for semiconductor substrate |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027538A (en) * | 1988-06-27 | 1990-01-11 | Tokyo Electron Ltd | Inspection device |
| JP2014085180A (en) * | 2012-10-22 | 2014-05-12 | Murata Mfg Co Ltd | Inspection device, inspection method, and inspection program of electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0658925B2 (en) | Integrated circuit test equipment | |
| JPS59139640A (en) | Measuring device for integrated circuit | |
| JPS61262671A (en) | Function testing method and function tester | |
| JPS59141077A (en) | Integrated circuit measuring apparatus | |
| JPS58169922A (en) | Automatic prober | |
| JP2523483B2 (en) | Probe point determination device | |
| JPS5857780A (en) | Method and device for inspecting printed board | |
| JPS6387735A (en) | Centralized marking system in wafer testing process | |
| JPH077791B2 (en) | Probe device | |
| JPH0195529A (en) | Test method of wafer | |
| JP3267037B2 (en) | Data display control method for IC test equipment | |
| JPS6110214Y2 (en) | ||
| JPS58169924A (en) | Test device for ic wafer | |
| JPH0250450A (en) | Semiconductor characteristics measurement | |
| JP2796351B2 (en) | Continuity check device | |
| JPH0544171B2 (en) | ||
| JPH0346246A (en) | Inspecting device | |
| JPH09213757A (en) | Method for facilitating wafer probe | |
| JPH0719825B2 (en) | Probing equipment | |
| JP2717884B2 (en) | Semiconductor wafer measurement method | |
| JPH0547867A (en) | Testing method for semiconductor chip | |
| JPH04204271A (en) | Ic test device | |
| JPH10170584A (en) | Data preparing device for inspecting conduction of movable probe type printed wiring board | |
| JPH01250078A (en) | Testing method for integrated circuit element | |
| JPS6022675A (en) | Testing method of integrated circuit device |