JPS59138385A - シヨツトキバリヤダイオ−ド装置 - Google Patents
シヨツトキバリヤダイオ−ド装置Info
- Publication number
- JPS59138385A JPS59138385A JP58013523A JP1352383A JPS59138385A JP S59138385 A JPS59138385 A JP S59138385A JP 58013523 A JP58013523 A JP 58013523A JP 1352383 A JP1352383 A JP 1352383A JP S59138385 A JPS59138385 A JP S59138385A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrodes
- substrate
- groove
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000000926 separation method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 229920001721 polyimide Polymers 0.000 abstract description 5
- 239000009719 polyimide resin Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- -1 hydrazine hydride Chemical compound 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は超高周波の通信装置に使用されるミキサダイオ
ードや位相変調用ダイオードとして有用なショットキバ
リヤダイオード装置に関する。
ードや位相変調用ダイオードとして有用なショットキバ
リヤダイオード装置に関する。
（ロ）従来技術
ミキサダイオードや位相変調用ダイオードを用いる通信
装置の送信出力を増すには大信号動作を必要とする。例
えば、ミキサダイオードにおいては、局部発振用電圧を
１７以上必要とする場合があるが、ミキサダイオードに
印加できる該交流電圧のピーク値は約０．８ｖ以下であ
る。従ってこれ以上を望む場合は、ダイオードを直列結
線して用いなければならない。その際ダイオードの両特
性が極めて類似していること、通信装置用回路としてマ
イクロ波集積回路（Ｍｊｃｒｏｗｏ、ｖｅ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ）が用いられるので、
微小寸法であること、が要求される。然し乍ら斯様な要
求を決す素子は今だに存在していないのが実情であるり （ハ）発明の目的 本発明はこのような袈望を満すべく為されたものであっ
て１．微小寸法で大信号動作をする事の出来るショット
キバリヤダイオード装置を提供するものである。
装置の送信出力を増すには大信号動作を必要とする。例
えば、ミキサダイオードにおいては、局部発振用電圧を
１７以上必要とする場合があるが、ミキサダイオードに
印加できる該交流電圧のピーク値は約０．８ｖ以下であ
る。従ってこれ以上を望む場合は、ダイオードを直列結
線して用いなければならない。その際ダイオードの両特
性が極めて類似していること、通信装置用回路としてマ
イクロ波集積回路（Ｍｊｃｒｏｗｏ、ｖｅ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ）が用いられるので、
微小寸法であること、が要求される。然し乍ら斯様な要
求を決す素子は今だに存在していないのが実情であるり （ハ）発明の目的 本発明はこのような袈望を満すべく為されたものであっ
て１．微小寸法で大信号動作をする事の出来るショット
キバリヤダイオード装置を提供するものである。
に）発明の構成
本発明は同一の基板に複数個のショットキバリヤダイオ
ードを形成し、各ダイオード間隙に動作層を突き抜けて
基板にまで達する溝ををち、この溝に表面保護膜材料を
埋設すると共にこの保護膜材料上を跨いで隣υ合うダイ
オードのオーミック電極とショットキ電極とを外部回路
と接続に用いるビームリード材料にて接続したものであ
る。
ードを形成し、各ダイオード間隙に動作層を突き抜けて
基板にまで達する溝ををち、この溝に表面保護膜材料を
埋設すると共にこの保護膜材料上を跨いで隣υ合うダイ
オードのオーミック電極とショットキ電極とを外部回路
と接続に用いるビームリード材料にて接続したものであ
る。
（（１）実施例
図は本発明ショットキバリヤダイオード装置を製造する
際の工程を示しており、これ等の図を用いて工程順に説
明する。
際の工程を示しており、これ等の図を用いて工程順に説
明する。
第１図は第１の工程を示しており、比抵抗３＝１０７Ω
−ｃｍ程度の半絶縁性ＧａＡｓ基板＋１＋上に液相法或
いは気相法を用いてｎ＋＋−Ｇ ａ Ａ ｓ層（２）並
びにｎ−ＧａＡｓ層（３）から成る動作層を連続エピタ
キシャル成長させる。このｎ＋十層（２）としては比抵
抗 −Ｉ Ｘ １０−８０〜Ｃｍ 以下、厚さは動作
周波数ｆでの表皮深さｄ以上とする。ここで表皮深さｄ
としては、 ここで、Ｘｓは半導体中の透磁率 Ｘｏは真空中の透石塊率 ｆは １２ＧＨｚ ８は ７Ｘ１０ ０−ｃｍ’ で表わされ、ｄ−１２μｍとなる。またｎ層（３）とし
ては、キャリヤ濃度１〜２５×１０１６／ｃｍ８゜厚さ
は１５００〜１ｏｏｏｏＸでろる。
−ｃｍ程度の半絶縁性ＧａＡｓ基板＋１＋上に液相法或
いは気相法を用いてｎ＋＋−Ｇ ａ Ａ ｓ層（２）並
びにｎ−ＧａＡｓ層（３）から成る動作層を連続エピタ
キシャル成長させる。このｎ＋十層（２）としては比抵
抗 −Ｉ Ｘ １０−８０〜Ｃｍ 以下、厚さは動作
周波数ｆでの表皮深さｄ以上とする。ここで表皮深さｄ
としては、 ここで、Ｘｓは半導体中の透磁率 Ｘｏは真空中の透石塊率 ｆは １２ＧＨｚ ８は ７Ｘ１０ ０−ｃｍ’ で表わされ、ｄ−１２μｍとなる。またｎ層（３）とし
ては、キャリヤ濃度１〜２５×１０１６／ｃｍ８゜厚さ
は１５００〜１ｏｏｏｏＸでろる。
次に基板表面から大々所定の間隔を設けてｎ＋十層（２
）にまで達するメサエッチを施し、とのｎ＋＋層（２）
に例えば（Ａｕ＋Ｇｅ／Ｎｉ）から成るオーミック電極
（５）（６）を設け、合金処理後に選択メッキ技術にて
この電極＋５Ｈ５１上に抵抗減少の為の金電極＋６１（
６１を堆積し、更にこの金電極＋６１（６１と５〜１０
μｍ離関した位置にｎ層（３）と接してショットキ障壁
を形成する例えば（Ａｕ−Ｐｔ−Ｔｉ）から成るショッ
トキ電＆ｆ７＋＋７）を設ける（第２図）。尚この電極
（７）の径は２〜１０μｍ１ｚＩであり、このショット
キ電極（７１（７＋をアノードとし、オーミック電極（
５１Ｆ５）、金電極＋６０６１をカソードとするショッ
トキバリヤダイオードが形成される。
）にまで達するメサエッチを施し、とのｎ＋＋層（２）
に例えば（Ａｕ＋Ｇｅ／Ｎｉ）から成るオーミック電極
（５）（６）を設け、合金処理後に選択メッキ技術にて
この電極＋５Ｈ５１上に抵抗減少の為の金電極＋６１（
６１を堆積し、更にこの金電極＋６１（６１と５〜１０
μｍ離関した位置にｎ層（３）と接してショットキ障壁
を形成する例えば（Ａｕ−Ｐｔ−Ｔｉ）から成るショッ
トキ電＆ｆ７＋＋７）を設ける（第２図）。尚この電極
（７）の径は２〜１０μｍ１ｚＩであり、このショット
キ電極（７１（７＋をアノードとし、オーミック電極（
５１Ｆ５）、金電極＋６０６１をカソードとするショッ
トキバリヤダイオードが形成される。
次の工程は第８図に示す如く、各対を為すショットキ電
極（７Ｎ？＋とオーミック電極（６＋（６１との間にｎ
層（３）及びｎ ＋＋階（２）を突き抜けて基板（１）
にまで達する分離溝（８）をドライエツチング技術にて
形成する。尚、この分離溝（８）の幅は約５μｍである
。
極（７Ｎ？＋とオーミック電極（６＋（６１との間にｎ
層（３）及びｎ ＋＋階（２）を突き抜けて基板（１）
にまで達する分離溝（８）をドライエツチング技術にて
形成する。尚、この分離溝（８）の幅は約５μｍである
。
続いて第４図に示すようにポリイミド樹脂から成る表面
保護膜（９）を設けるのであるが、この工程はポリイミ
ドプレポリマー溶液を膜厚２〜８μにヌピンナ塗布した
後、１５０〜２００ ’Ｃにて１５〜８０分間ベーキン
グする処理を３回繰り返し、その後、従来のフォトエツ
チング技術にてオーミック電極（５１（５）に連った金
電極（６）＋６１及びショットキ電極＋７１ ＋７）を
露出すべくこの保護膜（９）にコンタクトホー／Ｉ／（
１０１Ｆｌｏｌ・・・を設ける。この時用いるエッチャ
ントとしては、ヒドラジンヒトラード系を用い、コンタ
クトホー）ｖ 、１１０）・・形成後に８００〜８５０
℃で１時間の熱処理を施す。尚、この工程の結果、上記
分離溝（８）は表面保護膜（９）の形成時にポリイミド
樹脂にて埋められ、隣接するショットキ／＜リヤダイオ
ード間は電気的に完全に分離される。
保護膜（９）を設けるのであるが、この工程はポリイミ
ドプレポリマー溶液を膜厚２〜８μにヌピンナ塗布した
後、１５０〜２００ ’Ｃにて１５〜８０分間ベーキン
グする処理を３回繰り返し、その後、従来のフォトエツ
チング技術にてオーミック電極（５１（５）に連った金
電極（６）＋６１及びショットキ電極＋７１ ＋７）を
露出すべくこの保護膜（９）にコンタクトホー／Ｉ／（
１０１Ｆｌｏｌ・・・を設ける。この時用いるエッチャ
ントとしては、ヒドラジンヒトラード系を用い、コンタ
クトホー）ｖ 、１１０）・・形成後に８００〜８５０
℃で１時間の熱処理を施す。尚、この工程の結果、上記
分離溝（８）は表面保護膜（９）の形成時にポリイミド
樹脂にて埋められ、隣接するショットキ／＜リヤダイオ
ード間は電気的に完全に分離される。
次に第５図に示す如く、第４図の基板全表面に（Ａｕ−
Ｐ ｔ −Ｔ ｉ ）を全面蒸着した後、Ａｕをメッキ
して膜厚８〜１０μｍにし、外側に位置する金電極（６
）及びショットキ電極（７）に連ったビームリート（１
１）（１１）と、内側に位置するショットキ電極（７）
と金電極（６）とを分離溝（８）を埋設すべく設けられ
たポリイミド樹脂を跨いだ状態で短絡した短絡リード０
２）と、を得るべく選択エツチングされる。
Ｐ ｔ −Ｔ ｉ ）を全面蒸着した後、Ａｕをメッキ
して膜厚８〜１０μｍにし、外側に位置する金電極（６
）及びショットキ電極（７）に連ったビームリート（１
１）（１１）と、内側に位置するショットキ電極（７）
と金電極（６）とを分離溝（８）を埋設すべく設けられ
たポリイミド樹脂を跨いだ状態で短絡した短絡リード０
２）と、を得るべく選択エツチングされる。
最後に第６図に示す如く、半絶縁性のＧａＡｓ基板ｍを
その厚みが９０〜１００μｍになるまでＮａ０Ｈ−Ｈ２
Ｏ系のエッチャントでバックエッチし、更に素子のタイ
オード動作に寄与しない外周部分のＧａＡｓ基板（１）
及び動作層（２１＋３＋をエツチング除去して本発明に
係るショットキバリヤダイオード装置を完成する。尚、
斯様にして得られた本発明ダイオード装置は回路的には
第７図に示す如く、ショットキパリャダイオード（Ｄ）
（Ｄ）を２個直列に接続したものとなる。
その厚みが９０〜１００μｍになるまでＮａ０Ｈ−Ｈ２
Ｏ系のエッチャントでバックエッチし、更に素子のタイ
オード動作に寄与しない外周部分のＧａＡｓ基板（１）
及び動作層（２１＋３＋をエツチング除去して本発明に
係るショットキバリヤダイオード装置を完成する。尚、
斯様にして得られた本発明ダイオード装置は回路的には
第７図に示す如く、ショットキパリャダイオード（Ｄ）
（Ｄ）を２個直列に接続したものとなる。
本発明の説明に於てはｎ型層にショットキ電極を設け、
また２個のダイオード管直列接続する場合について記述
したが、Ｐ型層にショットキ電極を設けた９、或いは必
要に応じて８個以上のダイオードを直列接続する事も出
来るであろう。
また２個のダイオード管直列接続する場合について記述
したが、Ｐ型層にショットキ電極を設けた９、或いは必
要に応じて８個以上のダイオードを直列接続する事も出
来るであろう。
（へ）発明の効果
本発明は以上の説明から明らかな如く、同一基板内に同
一工程で形成されたショットキバリヤダイオードをビー
ムリードを構成するリードで短絡しているので、特性が
類似したダイオードを直列接続する事となシ、高耐圧、
即ち大信号動作を行わしめる事の出来るマイクロ波集積
回路が得られる。
一工程で形成されたショットキバリヤダイオードをビー
ムリードを構成するリードで短絡しているので、特性が
類似したダイオードを直列接続する事となシ、高耐圧、
即ち大信号動作を行わしめる事の出来るマイクロ波集積
回路が得られる。
第１図乃至・第６図は本発明ショットキバリヤダイオー
ド装置を製造する際の工程を示す断面図、第７図は本発
明装置の等価回路図であって、（１）は基板、（２＋＋
３１は動作層、（６）はオーミック電極、（７）はショ
ットキ電極、（８）は分離、（９）は保護膜、（１１）
にビームリート′、（１２）は短絡リード、を天々示し
ている。 第１図 第２図 九 右図
ド装置を製造する際の工程を示す断面図、第７図は本発
明装置の等価回路図であって、（１）は基板、（２＋＋
３１は動作層、（６）はオーミック電極、（７）はショ
ットキ電極、（８）は分離、（９）は保護膜、（１１）
にビームリート′、（１２）は短絡リード、を天々示し
ている。 第１図 第２図 九 右図
Claims (1)
- イ）半絶縁性半導体基板と、該基板表面にエピタキシャ
ル成長された動作層と、該動作層にオーミックコンタク
トしたオーミック電極と、上記動作層に接してショット
キ障壁を形成するショットキ電極と、から成るショット
キバリヤダイオードをｔｔ’ｉＪ−基板内に複数個形成
し、各ダイオード間隙に上記動作層を突き抜けて基板に
まで達する分離溝を穿ち、この分離溝にダイオード表面
の保護膜形成菌に同保護膜拐料を埋設すると共に、この
埋設体製膜上を跨いで隣接するダイオードのオーミック
電極とンヨットギ電極とを外部回路と接続の為に用いら
れるビームリード材料にて短絡しで成るショットキバリ
ヤダイオード装動°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013523A JPH07107940B2 (ja) | 1983-01-28 | 1983-01-28 | シヨツトキバリヤダイオ−ド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013523A JPH07107940B2 (ja) | 1983-01-28 | 1983-01-28 | シヨツトキバリヤダイオ−ド装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59138385A true JPS59138385A (ja) | 1984-08-08 |
| JPH07107940B2 JPH07107940B2 (ja) | 1995-11-15 |
Family
ID=11835508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013523A Expired - Lifetime JPH07107940B2 (ja) | 1983-01-28 | 1983-01-28 | シヨツトキバリヤダイオ−ド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107940B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214466A (ja) * | 1985-03-19 | 1986-09-24 | Sanyo Electric Co Ltd | 半導体装置 |
| JPS62131452U (ja) * | 1986-02-13 | 1987-08-19 | ||
| JP2014127607A (ja) * | 2012-12-27 | 2014-07-07 | Univ Of Fukui | 半導体変調素子 |
| CN106653868A (zh) * | 2016-10-14 | 2017-05-10 | 电子科技大学 | 一种自平衡的太赫兹肖特基势垒二极管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4521533Y1 (ja) * | 1967-03-29 | 1970-08-27 | ||
| JPS5676583A (en) * | 1979-11-07 | 1981-06-24 | Philips Nv | Semiconductor device and method of fabricating same |
-
1983
- 1983-01-28 JP JP58013523A patent/JPH07107940B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4521533Y1 (ja) * | 1967-03-29 | 1970-08-27 | ||
| JPS5676583A (en) * | 1979-11-07 | 1981-06-24 | Philips Nv | Semiconductor device and method of fabricating same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214466A (ja) * | 1985-03-19 | 1986-09-24 | Sanyo Electric Co Ltd | 半導体装置 |
| JPS62131452U (ja) * | 1986-02-13 | 1987-08-19 | ||
| JP2014127607A (ja) * | 2012-12-27 | 2014-07-07 | Univ Of Fukui | 半導体変調素子 |
| CN106653868A (zh) * | 2016-10-14 | 2017-05-10 | 电子科技大学 | 一种自平衡的太赫兹肖特基势垒二极管 |
| CN106653868B (zh) * | 2016-10-14 | 2020-01-10 | 电子科技大学 | 一种自平衡的太赫兹肖特基势垒二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107940B2 (ja) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339870A (en) | Series-connected two-terminal semiconductor devices and their fabrication | |
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US2801348A (en) | Semiconductor devices | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| CN100501999C (zh) | 半导体装置及其制造方法 | |
| US2971140A (en) | Two-terminal semi-conductor devices having negative differential resistance | |
| US4127830A (en) | Microstrip switch wherein diodes are formed in single semiconductor body | |
| US4460910A (en) | Heterojunction semiconductor | |
| US3142021A (en) | Monolithic semiconductor amplifier providing two amplifier stages | |
| US3397450A (en) | Method of forming a metal rectifying contact to semiconductor material by displacement plating | |
| JP3913402B2 (ja) | 高周波回路装置 | |
| JPS59138385A (ja) | シヨツトキバリヤダイオ−ド装置 | |
| US3374404A (en) | Surface-oriented semiconductor diode | |
| US6127716A (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| US4238763A (en) | Solid state microwave devices with small active contact and large passive contact | |
| US4152718A (en) | Semiconductor structure for millimeter waves | |
| JP4162439B2 (ja) | 半導体集積回路 | |
| US3375145A (en) | Method of making semiconductor devices | |
| US3435306A (en) | Structure and fabrication of microwave oscillators | |
| US5512776A (en) | Interdigitated IMPATT devices | |
| US3518749A (en) | Method of making gunn-effect devices | |
| US5418181A (en) | Method of fabricating diode using grid recess | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| US3263178A (en) | Unitary semiconductor device providing functions of a plurality of transistors | |
| US3850710A (en) | Method of making a quasi-monolithic integrated circuit structure |