JPS59126317A - Reference voltage generating circuit - Google Patents

Abstract

PURPOSE:To generate a reference voltage having little variation with temperature by using a Wilson type constant current circuit to match the current flowing through a base without ignoring it. CONSTITUTION:Transistors Q13-Q15 constitute a Wilson type, so the current I12 flowing through the TRQ13 becomes equal to the current I11 flowing through a resistance R12. Further, the output V0 of a constant voltage circuit utilizes a Band Gap Reference voltage, so an equation (1) holds. A reference voltage V0 can be made independent of temperature by adjusting resistances R1 and R2 and an emitter area ratio (n).

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明の半導体回路に係り、特に温渡補償がなされた基
準電圧発生回路に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a semiconductor circuit, and particularly relates to a temperature-compensated reference voltage generation circuit.

（２）技術の背景 半導体製造技術の進歩に伴い、アナログやデジタルの各
回路のほとんどが集積回路化されてきている。これらの
集積回路には特にデジタル回路にはそのデジタルのハイ
レベル、ローレベルを検出するためのスレッシホールド
レベルを必要とする。(2) Background of technology With advances in semiconductor manufacturing technology, most analog and digital circuits are becoming integrated circuits. These integrated circuits, especially digital circuits, require a threshold level for detecting their digital high and low levels.

このスレッシホールドレベルを決めるのは特定の基準電
圧であり、この基準電圧を発生する回路を必要とする。A specific reference voltage determines this threshold level and requires a circuit to generate this reference voltage.

また、アナログ回路においてもコンパレータやバイアス
回路の為の基準電圧が必要であり、デジタル回路と同様
に基準電圧を発生する回路が用いられている。Further, analog circuits also require reference voltages for comparators and bias circuits, and similar to digital circuits, circuits that generate reference voltages are used.

（３）従来技術と問題点 従来、前述の様な基準電圧発生回路には第１図に示す電
流れるトランジスタＱ１〜Ｑ５、ダイオードＤ＋、抵抗
Ｒｏ　ＳＲＩ−、Ｒ２、定電流負荷回路１ｃｏｎｓより
成る定電圧回路が用いられている。(3) Prior art and problems Conventionally, the reference voltage generating circuit as described above has a constant current load circuit consisting of transistors Q1 to Q5, diodes D+, resistors Ro SRI-, R2, and a constant current load circuit 1cons as shown in FIG. A voltage circuit is used.

この回路において定電圧ＶｏはトランジスタＱ２のコレ
クタより出力される。これはバンドギャップレフアラン
スミ圧を利用する方法である。この定電圧Ｖｏは使用す
る電圧と異る場合があり、一般的には第１図に示す様に
その出力をトランジスタＱＩｌのベースに加えてそのコ
レクタに流れる電３− 流を一定にし、その電流を抵抗Ｒｏに流して他の基準電
圧■を抵抗Ｒｏの一端より発生している。In this circuit, constant voltage Vo is output from the collector of transistor Q2. This is a method that utilizes band gap reflex pressure. This constant voltage Vo may be different from the voltage used, but generally, as shown in Figure 1, its output is applied to the base of the transistor QIl to make the current flowing to its collector constant, and the current is passed through the resistor Ro, and another reference voltage (2) is generated from one end of the resistor Ro.

すなわち抵抗Ｒｏを変化させることによってその電圧を
変えることができる。That is, the voltage can be changed by changing the resistance Ro.

前述の従来の基準電圧発生回路の定電圧Ｖｏは一般的に
　（１）式の様に表わされる。The constant voltage Vo of the conventional reference voltage generation circuit described above is generally expressed as in equation (1).

ＶＱ＝　（Ｒ２／Ｒ＋）Ｖｔ　Ｉｎｎ＋２Ｖｄ−（１）
ここでＶｔ＝ＫＴ／Ｑであり、Ｋはボルツマン定数、Ｔ
は温度、ｑは電荷を示す。さらにＶ　はダイオードＤ＋
のジャンクション電圧と、トランジスタＱ３のベース・
エミッタ間のジャンクション電圧を、ｎはトランジスタ
Ｑ３とトランジスタＱ４の　面積比を示す。VQ= (R2/R+)Vt Inn+2Vd-(1)
Here, Vt=KT/Q, K is Boltzmann's constant, and T
is the temperature and q is the charge. Furthermore, V is the diode D+
junction voltage and the base voltage of transistor Q3.
The emitter junction voltage is represented by n, and n represents the area ratio of transistor Q3 and transistor Q4.

一般的に基準電圧すなわち定電圧は温度による変動も少
なくする様になされている。すなわち、（１）式を（２
）式に示す様に定電圧Ｖｏを温度Ｔで微分する。Generally, the reference voltage, that is, the constant voltage, is designed to reduce fluctuations due to temperature. In other words, equation (1) can be changed to (2
) Differentiate the constant voltage Vo with respect to the temperature T as shown in the equation.

ｄＶｏ　／ｄＴ＝Ｒ２／ＲＩ　Ｖ／Ｔ１ｎｎ＋２　ｄＶ
ｄ　／ｄＴ−（２）で微分値ｄ　Ｖ　ｏ　／　ｄ　Ｔが
零となる様に抵抗Ｒ１、Ｒ２、エミッタ面積ｎを設計時
に調４− 整することによって温度による変化を低下させている。dVo /dT=R2/RI V/T1nn+2 dV
Changes due to temperature are reduced by adjusting the resistors R1 and R2 and the emitter area n at the time of design so that the differential value dVo/dT becomes zero at d/dT-(2).

（２）式における右辺第２項は負（一般的に一２ｍＶ／
”Ｃ）であるので簡単に（２）式を零とすることができ
る。前述の従来の方式はトランジスタの電流増幅率βが
大きい場合における理想的な状態で得られるものであり
、実際にはトランジスタＱ３に流れるベース電流があり
、誤差を生じる。すなわち、（２）式を満足する様に設
計や調整がなされていても温度に対する変化を零とする
ことはできない。The second term on the right side of equation (2) is negative (generally -2mV/
``C), so equation (2) can be easily set to zero.The conventional method described above is obtained in an ideal state when the current amplification factor β of the transistor is large, and in reality, There is a base current flowing through the transistor Q3, which causes an error.That is, even if the design and adjustment are made to satisfy equation (2), the change with temperature cannot be made zero.

（４）発明の目的 本発明は前記問題点を解決するものであり、その目的は
ダイオードを必要とせず、温度に対する出力電圧の変動
が小さい基準電圧発生回路を提供することにある。(4) Purpose of the Invention The present invention is intended to solve the above-mentioned problems, and its purpose is to provide a reference voltage generation circuit that does not require a diode and whose output voltage varies little with respect to temperature.

（５）発明の構成 本発明の特徴とするところは定電流源にエミッタが接続
された第１、第２のトランジスタのそれぞれのベースと
該第２のトランジスタのコレクタが接続され、前記第２
のトランジスタのコレクタ５− は第３のトランジスタのコレクタに接続され、前記第１
の抵抗を介して前記第３のトランジスタのベースとエミ
ッタが接地された第４のトランジスタのコレクタに接続
され、前記第３のトランジスタのエミッタは前記第３の
トランジスタのベースと第５のトランジスタのベースと
コレクタに接続され、前記第５のトランジスタのエミッ
タは第５の抵抗を介して接地されたことを特徴とした基
準電圧発生回路にある。(5) Structure of the Invention The feature of the present invention is that the base of each of the first and second transistors whose emitters are connected to a constant current source and the collector of the second transistor are connected;
The collector of the transistor 5- is connected to the collector of the third transistor, and the collector of the first transistor is connected to the collector of the third transistor.
The base and emitter of the third transistor are connected to the grounded collector of a fourth transistor through a resistor, and the emitter of the third transistor is connected to the base of the third transistor and the base of the fifth transistor. The reference voltage generating circuit is characterized in that the fifth transistor is connected to the collector thereof, and the emitter of the fifth transistor is grounded via a fifth resistor.

（６）発明の実施例 以下図面を用いて本発明の詳細な説明す。(6) Examples of the invention The present invention will be described in detail below using the drawings.

第２図は本発明の実施例の回路図を示す。第２図はトラ
ンジスタＱ５、Ｑ＋＋〜Ｑ１５、抵抗Ｒ１、Ｒ２、定電
流回路１ｓｅｃより成り、本発明の基準電圧すなわち定
電圧Ｖｏを発生する回路は前述のトランジスタＱ＋＋〜
Ｑ１５、抵抗Ｒｌ　、Ｒ２定電流回路１ｓｅｃによって
構成されている。一端が電源Ｖｃｃに接続された定電流
回路■ｓｃｃの他端はトランジスタＱｌｌ、Ｑ１２のエ
ミッタに共通に加わる。そのトランジスタＱｌｌ、Ｑ１
２のベース６− は共通に接続されてトランジスタＱ１２のコレクタに加
わる。トランジスタＱ１２のコレクタはトランジスタＱ
１−１のコレクタに接続されている。FIG. 2 shows a circuit diagram of an embodiment of the invention. Figure 2 consists of transistors Q5, Q++~Q15, resistors R1, R2, and a constant current circuit of 1 sec.
It is composed of Q15, resistor Rl, and R2 constant current circuit for 1 sec. Constant current circuit ■scc has one end connected to the power supply Vcc, and the other end is commonly applied to the emitters of transistors Qll and Q12. The transistor Qll, Q1
The bases 6- of the transistors 2 and 2 are connected together and added to the collector of the transistor Q12. The collector of transistor Q12 is transistor Q
1-1 collector.

トランジスタＣ＋＋のコレクタはトランジスタＱ５のベ
ースに接続されるとともに、抵抗Ｒ１２を介してトラン
ジスタＱ＋　３のベースとトランジスタＱｌｔのコレク
タに接続される。トランジスタＱ１３のエミッタ、トラ
ンジスタＱ＋ａのコレクタとベース並びにトランジスタ
Ｑ１４のベースは共通に接続されている。トランジスタ
Ｑ＋ａのエミッタは接地され、トランジスタＱ＋＋１の
エミッタは抵抗Ｒ＋＋を介して接地されている。トラン
ジスタＱ５のエミッタは抵抗Ｒｏを介して接地され、そ
のコレクタは図示しないが、電流Ｔｏが流れる電源に接
続されている。尚、トランジスタＱＩｌｌのエミッタの
面積はトランジスタＱ１４のエミッタ面積のｎ倍を有す
る。The collector of transistor C++ is connected to the base of transistor Q5, and also to the base of transistor Q+3 and the collector of transistor Qlt via resistor R12. The emitter of transistor Q13, the collector and base of transistor Q+a, and the base of transistor Q14 are commonly connected. The emitter of transistor Q+a is grounded, and the emitter of transistor Q++1 is grounded via resistor R++. The emitter of the transistor Q5 is grounded via a resistor Ro, and its collector, although not shown, is connected to a power source through which a current To flows. Note that the area of the emitter of transistor QIll is n times the area of the emitter of transistor Q14.

ト、ランジスタＱ　１＋　、Ｑ　＋　２の回路構成並び
にその出力は従来のトランジスタＱ２、Ｑｌの回路構成
とその出力に同じである。本発明の特に温度依存性の少
ない効果は特にトランジスタＱ１３、Ｑｌ４、Ｑｌ５に
よって発生する。第３図はＷｉｌｓｏｎ型の定電流回路
を示す。この回路におけるトランジスタＱ２’ｌ、Ｑ２
２、Ｑ２３の構成は第２図におけるトランジスタＱ＋ａ
、Ｑｌ　３、ＱＩｌｌの構成と同しである。この回路の
電流関係は１２＝１　＋　＋　（Ｉ　　Ｂ＋　＋Ｔ　　
Ｉ’ｈ−２１Ｉ２）　　−（３）を有する。ここでＩ１
、Ｉ２は図の左側回路を、Ｉ２は右側回路の電流値であ
る。またＩＢ＋Ｔ　８２　、　　Ｉ　８３はランジスタ
Ｑ２１、Ｑ２２、Ｑ２３のベースにそれぞれ流れる電流
値を示す。The circuit configurations and outputs of transistors Q 1+ and Q + 2 are the same as those of conventional transistors Q 2 and Ql. A particularly low temperature-dependent effect of the invention is produced in particular by transistors Q13, Q14, Q15. FIG. 3 shows a Wilson type constant current circuit. Transistors Q2'l, Q2 in this circuit
2. The configuration of Q23 is the transistor Q+a in FIG.
, Ql 3, and QIll. The current relationship in this circuit is 12=1 + + (I B+ +T
I'h-21I2) -(3). Here I1
, I2 is the current value of the circuit on the left side of the figure, and I2 is the current value of the circuit on the right side of the figure. Further, IB+T 82 and I 83 indicate the current values flowing through the bases of transistors Q21, Q22, and Q23, respectively.

（３）式において、トランジスタＱ２１、Ｑ２２゜Ｑ２
３の電流増幅率βの整合がとれていると、ＩＢｌ＝　　
ＩＢ４＝　　ＩＢ３　　　　　　　　　（４）となり、
Ｉ１とＩ２の差はなく、等しくなる。これはベース電流
の誤差すなわち第１図の従来例において述べた様な電流
増幅率βが大きく、ベースに流れる電流を無視したもの
ではない。すなわち（３）、（４）式より得られる結果
であるＩ＋＝■２は前述のトランジスタＱ２１〜Ｑ２３
のベースに流れる電流を無視しないで得られる結果であ
るので、誤差がなくなるのである。第２図にもどって、
さらに説明すると、前述した様に第２図における本発明
の実施例のトランジスタＱ＋３〜Ｑ１５はＷ　ｔ　ｌ　
ｓ　ｏ　ｎ型を構成しているので、トランジスタＱＩ３
に流れる電流１１２と抵抗Ｒ１２に流れる電流！＋＋は
等しくなる。また、定電圧回路の出力Ｖｎはｌ１ａｎｄ
　　Ｇａｐ　　’Ｒｅｆｅｒｅｎｃｅ電圧を利用してい
るので（１）も本発明において成立する。従来の回路お
いては電流増幅率βが大であると仮定して求めた近似式
であるが、本発明の実施例においては近似式ではなく、
等式となる。すなわち、本発明の実施例における基準電
圧Ｖｏは（２）式が零となる様に抵抗Ｒ＋、Ｒ２、エミ
ツタ面積比ｎを調整することによって温度に依存しない
ものとする。この電圧は前述の従来の例と同様であるが
、必要とする定電圧に変換する為、トランジスタＱ５の
ベースに加えてトランジスタＱ１１にバイアスをあたえ
、そこに流れる電流Ｉｏを抵抗Ｒｏに流し、出力電圧Ｖ
を得て９− いる。トランジスタＱ５のベースに加わる電圧が一定で
あるので、この出力電圧も一定となる。これはこの抵抗
Ｒｏを変えることによって電圧を変えることができる。In equation (3), transistors Q21, Q22゜Q2
If the current amplification factor β of 3 is matched, IBl=
IB4= IB3 (4),
There is no difference between I1 and I2, and they are equal. This is because the error in the base current, that is, the current amplification factor β as described in the conventional example of FIG. 1 is large, and the current flowing through the base is not ignored. In other words, I+=■2, which is the result obtained from equations (3) and (4), is the result of the above-mentioned transistors Q21 to Q23.
This result is obtained without neglecting the current flowing to the base of the circuit, so there is no error. Returning to Figure 2,
To explain further, as mentioned above, the transistors Q+3 to Q15 of the embodiment of the present invention in FIG.
Since it constitutes an SON type, the transistor QI3
Current 112 flowing through and current flowing through resistor R12! ++ becomes equal. Also, the output Vn of the constant voltage circuit is l1and
Since the Gap 'Reference voltage is used, (1) also holds true in the present invention. In the conventional circuit, this is an approximate formula obtained assuming that the current amplification factor β is large, but in the embodiment of the present invention, it is not an approximate formula,
This becomes an equation. That is, the reference voltage Vo in the embodiment of the present invention is made independent of temperature by adjusting the resistors R+, R2, and emitter area ratio n so that equation (2) becomes zero. This voltage is the same as the conventional example described above, but in order to convert it to the required constant voltage, a bias is applied to the transistor Q11 in addition to the base of the transistor Q5, and the current Io flowing there is passed through the resistor Ro, and the output is Voltage V
I got 9-. Since the voltage applied to the base of transistor Q5 is constant, this output voltage is also constant. The voltage can be changed by changing this resistance Ro.

本発明の実施例においては電源Ｖｃｃに定電流回路１ｃ
ｓｓが接続された回路を用いているが、これは定電流源
を用いても可能である。In the embodiment of the present invention, the constant current circuit 1c is connected to the power supply Vcc.
Although a circuit connected to ss is used, this can also be done using a constant current source.

（７）発明の効果 以上述べた様に本発明によればＷｉｌｓｏｎ型の定電流
回路を用いることによって、ベース流れる電流を無視す
ることなく整合をとっているので温度による変動のほと
んどない基準電圧を発生することができる。さらに、本
発明はダイオードを必要とせず、全てトランジスタによ
って構成することができる。(7) Effects of the Invention As described above, according to the present invention, by using a Wilson type constant current circuit, matching is achieved without ignoring the current flowing through the base, so that a reference voltage with almost no fluctuation due to temperature can be obtained. can occur. Furthermore, the present invention does not require diodes and can be constructed entirely from transistors.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の基準電圧発生回路図、第２図は本発明の
実施例の基準電圧発生回路図、第３図はＷｉｌｓｏｎ型
の定電流回路図である。 １０− Ｃ＋＋　　翫　Ｑ１２　、　Ｑ１３　、　Ｑ＋ａ　、　
Ｑ　１５−−−−−−−−−−−　）ランジスクＲ１１
、Ｒ１２・−・−一一一・・−抵抗Ｉｃ５ｓ　　−−−
−−−−−−−−−一定電流回路１１−FIG. 1 is a diagram of a conventional reference voltage generation circuit, FIG. 2 is a diagram of a reference voltage generation circuit according to an embodiment of the present invention, and FIG. 3 is a diagram of a Wilson type constant current circuit. 10- C++ 翫 Q12, Q13, Q+a,
Q 15------------) Ranjisk R11
, R12...-111...-Resistor Ic5s ---
−−−−−−−− Constant current circuit 11−

Claims (5)

【特許請求の範囲】[Claims] （１）定電流源にエミッタが接続された第１、第２のト
ランジスタのそれぞれのベースと該第２のトランジスタ
のコレクタが接続され、′前記第２のトランジスタのコ
レクタは第３のトランジスタのコレクタに接続され、前
記第１のトランジスタのコレクタは第１の抵抗を介して
前記第３のトランジスタのベースとエミッタが接地され
た第４のトランジスタのコレクタに接続され、前記第３
のトランジスタのエミッタは前記第３のトランジスタの
ベースと第５のトランジスタのベースとコレクタに接続
され、前記第５のトランジスタのエミッタは第２の抵抗
を介して接地されたことを特徴とした基準電圧発生回路
。(1) The bases of the first and second transistors whose emitters are connected to a constant current source are connected to the collectors of the second transistors, and the collectors of the second transistors are connected to the collectors of the third transistors. , the collector of the first transistor is connected via a first resistor to the collector of a fourth transistor whose base and emitter are grounded, and the collector of the third transistor is connected to
A reference voltage characterized in that the emitter of the transistor is connected to the base of the third transistor and the base and collector of the fifth transistor, and the emitter of the fifth transistor is grounded via a second resistor. generation circuit. （２）前記第１、第２のトランジスタは前記第３、第４
、第５のトランジスタの反対導電型であることを特徴と
する特許請求の範囲第１項記載の基準電圧発生回路。(2) The first and second transistors are the third and fourth transistors.
, the reference voltage generating circuit according to claim 1, wherein the reference voltage generating circuit is of a conductivity type opposite to that of the fifth transistor. （３）前記第１、第２のトランジスタはＰＮＰ型のトラ
ンジスタであることを特徴とする特許請求の範囲第２項
記載の基準電圧発生回路。(3) The reference voltage generating circuit according to claim 2, wherein the first and second transistors are PNP type transistors. （４）基準出力電圧は前記第１のコレクタ電圧であるこ
とを特徴とする特許請求の範囲第１項記載の基準電圧発
生回路。(4) The reference voltage generation circuit according to claim 1, wherein the reference output voltage is the first collector voltage. （５）前記第５のトランジスタのエミッタ面積は前記第
４のトランジスタのエミッタ面積のｎ倍であり、前記第
１、第２の抵抗値Ｒ１，Ｒ２はＲ２／ＲＩ−ＶＴ　／Ｔ
　　Ｉｎ　ｎ＋　２　ｄ　Ｖｄ　／ｄＴが一定となる様
に設定されたことを特徴とする特許請求の範囲第１項記
載の基準電圧発生回路。(5) The emitter area of the fifth transistor is n times the emitter area of the fourth transistor, and the first and second resistance values R1 and R2 are R2/RI-VT/T
2. The reference voltage generating circuit according to claim 1, wherein In n+ 2 d Vd /dT is set to be constant.