JPS5912217B2 - ディジタル型鋸歯状波フェイズロックル−プ - Google Patents
ディジタル型鋸歯状波フェイズロックル−プInfo
- Publication number
- JPS5912217B2 JPS5912217B2 JP53104458A JP10445878A JPS5912217B2 JP S5912217 B2 JPS5912217 B2 JP S5912217B2 JP 53104458 A JP53104458 A JP 53104458A JP 10445878 A JP10445878 A JP 10445878A JP S5912217 B2 JPS5912217 B2 JP S5912217B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input signal
- signal
- output
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0274—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit with Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はディジタル型鋸歯状波付フェイズロックループ
、さらに詳しく同期信号再生回路などのバースト信号に
対する高速同期信号再生に用いられる7エイズロツクル
ープ(PLL)に関するものである。
、さらに詳しく同期信号再生回路などのバースト信号に
対する高速同期信号再生に用いられる7エイズロツクル
ープ(PLL)に関するものである。
一般に入力信号をフェーズロックする場合にはフェーズ
ロックループ系の安定点は第2図のaにおいて口または
二の2点であってイおよびハは不安定点となる。
ロックループ系の安定点は第2図のaにおいて口または
二の2点であってイおよびハは不安定点となる。
これは従来は系に用いられる位相器の感度特性が正弦波
形である。
形である。
したがって初期位相がイ、ハ附近にあるとき口または二
の安定点に移行するまではかなりの時間がか\り実用的
でなく高速同期信号の再生において不都合であった。
の安定点に移行するまではかなりの時間がか\り実用的
でなく高速同期信号の再生において不都合であった。
このために従来は第1図aのごとき鋸歯状波付フェーズ
ロックループが用いられる。
ロックループが用いられる。
これは第1図aのごとく第1の位相器1と第2の位相器
2と、位相器1に接続される沖波器3と、それに接続さ
れる電圧制御発振器4と、該発振器4に接続される9讃
移相器5および180°移相器6と、発振器4および1
8^相器6に接続されその出力により位相器1を制御す
る切換器7と、90°移相器5および位相器2に接続さ
れその出力が切換器7に供給される比較器8を含んで構
成される。
2と、位相器1に接続される沖波器3と、それに接続さ
れる電圧制御発振器4と、該発振器4に接続される9讃
移相器5および180°移相器6と、発振器4および1
8^相器6に接続されその出力により位相器1を制御す
る切換器7と、90°移相器5および位相器2に接続さ
れその出力が切換器7に供給される比較器8を含んで構
成される。
このように構成されたフェイズロックループ系において
位相器1および位相器2の出力波形はそれぞれ第2図a
およびbのごとき正、余弦波であり且つこのときの入力
信号は電圧制御発信器の発振周波数に近いものが用いら
れている。
位相器1および位相器2の出力波形はそれぞれ第2図a
およびbのごとき正、余弦波であり且つこのときの入力
信号は電圧制御発信器の発振周波数に近いものが用いら
れている。
すなわち位相器2の出力を位相器1の出力に対して90
の位相差をもたせ位相器2の出力波形が正側にあるとき
は位相器1の出力波はそのま\にして位相器2の出力波
形が負側にあるときにのみ位相器1の出力波形を反転さ
せると第2図dのごとき鋸歯状波形を位相器1の出力で
得ることができる。
の位相差をもたせ位相器2の出力波形が正側にあるとき
は位相器1の出力波はそのま\にして位相器2の出力波
形が負側にあるときにのみ位相器1の出力波形を反転さ
せると第2図dのごとき鋸歯状波形を位相器1の出力で
得ることができる。
これにより位相器の引込み位相範囲が従来の±180°
から±90°になり最高η倍の引込み時間ですむことに
なる。
から±90°になり最高η倍の引込み時間ですむことに
なる。
さてとの鋸歯状波付のフェーズロックループの180°
移相器6および9^相器5としては第1図す、cに示す
ものが用いられてきた。
移相器6および9^相器5としては第1図す、cに示す
ものが用いられてきた。
しかし第1図Cのごとき90°移相器5は発振周波数が
7定でなく常に90°位相がずれるとは限らす鋸歯状波
形が非対称になることが多く非常に不安定であり切換器
も制御電圧を交流で制御するためにあまり実用的でなか
った。
7定でなく常に90°位相がずれるとは限らす鋸歯状波
形が非対称になることが多く非常に不安定であり切換器
も制御電圧を交流で制御するためにあまり実用的でなか
った。
本発明の目的はこの従来の鋸歯状波付フェイズロックル
ープにおける移相器および切換器をディジタル型とし安
定且つ無調整な回路にて構成することにある。
ープにおける移相器および切換器をディジタル型とし安
定且つ無調整な回路にて構成することにある。
本発明によればフェイズをロックすべき入力信号を受信
し該入力信号より90度位相のおくれた信号を発生し、
該信号により前記入力信号の1サイクルの2点すなわち
前記入力信号の正方向傾斜側と負方向の傾斜側において
安定点を有する鋸歯状波をつくり該鋸歯状波により前記
入力信号をロックするフェイズロックループにおいて、
前記90度位相のおくれだ信号を発生する手段が前記入
力信号の4倍の周波数を発生する電圧制御発生器と、該
電圧制御発生器の出力を2分周する第1の分周器と、該
第1の分周器の出力およびその反転出力を2分周する第
2および第3の分周器と、該第2および第3の分周器の
リセット信号を切換え90°の位相差を有する信号を得
る手段とを含んでなることを特徴とするディジタル型鋸
歯状波付フェイズロックループが提案される。
し該入力信号より90度位相のおくれた信号を発生し、
該信号により前記入力信号の1サイクルの2点すなわち
前記入力信号の正方向傾斜側と負方向の傾斜側において
安定点を有する鋸歯状波をつくり該鋸歯状波により前記
入力信号をロックするフェイズロックループにおいて、
前記90度位相のおくれだ信号を発生する手段が前記入
力信号の4倍の周波数を発生する電圧制御発生器と、該
電圧制御発生器の出力を2分周する第1の分周器と、該
第1の分周器の出力およびその反転出力を2分周する第
2および第3の分周器と、該第2および第3の分周器の
リセット信号を切換え90°の位相差を有する信号を得
る手段とを含んでなることを特徴とするディジタル型鋸
歯状波付フェイズロックループが提案される。
以下本発明にか\るディジタル型鋸歯状波フェイズロッ
クループの実施例について図面により詳細に説明する。
クループの実施例について図面により詳細に説明する。
本発明にか\るフェーズロックループ系ハ第3図に示す
ごとく、入力信号の印加される位相器11および12と
、位相器11に接続されるろ波器13と、沖波器13に
接続される電圧制御発振器14と、発振器14に接続さ
れる1/2分周器15と、位相器12に接続される比較
と、分周器15および比較器16にその入力が接続され
その出力が位相器11および12に接続される移相器お
よび切換器17を含んで構成される。
ごとく、入力信号の印加される位相器11および12と
、位相器11に接続されるろ波器13と、沖波器13に
接続される電圧制御発振器14と、発振器14に接続さ
れる1/2分周器15と、位相器12に接続される比較
と、分周器15および比較器16にその入力が接続され
その出力が位相器11および12に接続される移相器お
よび切換器17を含んで構成される。
第3図において電圧制御発振器14は入力信号の4倍の
周波数に発振させその出力は分周器15および移相器お
よび切換器17に印加される。
周波数に発振させその出力は分周器15および移相器お
よび切換器17に印加される。
ここに分周器15および移相器切換器17の回路を第4
図に且つ第4図の各部波形を第5図に示す。
図に且つ第4図の各部波形を第5図に示す。
第4図において、分周器15はフリップ70ツブ15a
により構成され、そのQおよび4端子出力はそれぞれフ
リップフロップ17a、17bのC入力端子に印加され
る。
により構成され、そのQおよび4端子出力はそれぞれフ
リップフロップ17a、17bのC入力端子に印加され
る。
フリップフロップ17aのQ出力端子は位相器11に印
加されるとともにゲーN7cの入力端子に印加される。
加されるとともにゲーN7cの入力端子に印加される。
またフリップフロップ17bのQ出力端子は位相器12
に印加されるとともにゲート17dの1つの入力端子に
接続される。
に印加されるとともにゲート17dの1つの入力端子に
接続される。
一方においてゲーN7cの他の入力およびゲー)17d
のインヒビット入力端子には比較器よりの制御信号が印
加されゲート17cの出力はモノマルチ17fを介して
フリップフロップ17bのリセット端子に、ゲート17
dの出力はモノマルチ17eを介してフリップフロップ
17aのリセット端子に接続される。
のインヒビット入力端子には比較器よりの制御信号が印
加されゲート17cの出力はモノマルチ17fを介して
フリップフロップ17bのリセット端子に、ゲート17
dの出力はモノマルチ17eを介してフリップフロップ
17aのリセット端子に接続される。
以上のごとく構成された回路において、まず電圧制御発
振器14の発振周波数を従来の入力信号周波数に一致さ
せるのではなく入力信号周波数の4倍の周波数を発振さ
せこれを第4図のととく1/2分周器15により分周し
た信号をさらにフリップ70ツブ17a、17bにより
1/2分周するとおのおのπ/2ずれた信号波を作り出
すことができる。
振器14の発振周波数を従来の入力信号周波数に一致さ
せるのではなく入力信号周波数の4倍の周波数を発振さ
せこれを第4図のととく1/2分周器15により分周し
た信号をさらにフリップ70ツブ17a、17bにより
1/2分周するとおのおのπ/2ずれた信号波を作り出
すことができる。
この場合に分周時に位相の不確定性が生じ第5図Aおよ
びBに示すように位相がπ/2進んだり遅れたシするた
めこれを除去する必要がある。
びBに示すように位相がπ/2進んだり遅れたシするた
めこれを除去する必要がある。
このために第4図のごとくフリップフロップ17bの出
力eを7リツプ70ツブ17aのリセット入力に第4図
fのごとく出力eの前縁を用いてモノマルチ17eを同
図fの波形を得ることができこの波形を7リツプフロツ
プ17aのリセット信号に用いると波形eは波形dよす
必ずπ/2遅れることになる。
力eを7リツプ70ツブ17aのリセット入力に第4図
fのごとく出力eの前縁を用いてモノマルチ17eを同
図fの波形を得ることができこの波形を7リツプフロツ
プ17aのリセット信号に用いると波形eは波形dよす
必ずπ/2遅れることになる。
また逆に7リツプフロツプ17aの出力eを7リツプフ
ロツプ17bのリセット信号に用いれば波形eは波形d
より必ずπ/2進むことになる。
ロツプ17bのリセット信号に用いれば波形eは波形d
より必ずπ/2進むことになる。
この詳しいダイアグラムは第5図A、Bに示すごとくで
あり各波形a −fは第4図の回路の各点a = fに
対応する波形である。
あり各波形a −fは第4図の回路の各点a = fに
対応する波形である。
したがって第4図に示すごとく比較器16よりの制御信
号を用いて移相器および切換器17を制御すれば前述の
第1図とまったく同じ機能をもっことができる。
号を用いて移相器および切換器17を制御すれば前述の
第1図とまったく同じ機能をもっことができる。
かくして本発明によれば位相器11および12に供給さ
れる波形は90°の位相差を有し、且つ発振周波数によ
ってもフィルタ型や遅延型の移相器と異なり完全な鋸歯
状波を得ることができる。
れる波形は90°の位相差を有し、且つ発振周波数によ
ってもフィルタ型や遅延型の移相器と異なり完全な鋸歯
状波を得ることができる。
第1図は従来の鋸歯状波フェイズロックループのブロッ
ク図、第2図は第1図のブロックの動作説明図、第3図
は本発明にか\る鋸歯状波フェイズロックループのブロ
ック図、第4図は第3図の分周器および移相器・切換器
のブロック図、第5図は第3図および第4図のブロック
の動作説明図である。 図において14が電圧制御発振、15が分周器、17が
移相器および切換器である。
ク図、第2図は第1図のブロックの動作説明図、第3図
は本発明にか\る鋸歯状波フェイズロックループのブロ
ック図、第4図は第3図の分周器および移相器・切換器
のブロック図、第5図は第3図および第4図のブロック
の動作説明図である。 図において14が電圧制御発振、15が分周器、17が
移相器および切換器である。
Claims (1)
- 1 フェイズをロックすべき入力信号を受信し該入力信
号より90度位相のおくれだ信号を発生し、該信号によ
り前記入力信号の1サイクルの2点すなわち前記入力信
号の正方向傾斜側と負方向の傾斜側において安定点を有
する鋸歯状波をつくり該鋸歯状波により前記入力信号を
ロックするフェイズロックループにおいて、前記90度
位相のおくれた信号を発生する手段が前記入力付の4倍
の周波数を発生する電圧制御発生器と、該電圧制御発生
器の出力を2分周する第10分周器と、該第1の分周器
の出力およびその反転出力を2分周する第2および第3
の分周器と、該第2および第3の分周器のリセット信号
を切換え90の位相差を有する信号を得る手段とを含ん
でなることを特徴とするディジタル型鋸歯状波フェイズ
ロックループ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53104458A JPS5912217B2 (ja) | 1978-08-29 | 1978-08-29 | ディジタル型鋸歯状波フェイズロックル−プ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53104458A JPS5912217B2 (ja) | 1978-08-29 | 1978-08-29 | ディジタル型鋸歯状波フェイズロックル−プ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5531325A JPS5531325A (en) | 1980-03-05 |
JPS5912217B2 true JPS5912217B2 (ja) | 1984-03-21 |
Family
ID=14381152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53104458A Expired JPS5912217B2 (ja) | 1978-08-29 | 1978-08-29 | ディジタル型鋸歯状波フェイズロックル−プ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5912217B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4902179A (en) * | 1987-07-08 | 1990-02-20 | Jtb, Inc. | Drywall fastener |
JPH0355909U (ja) * | 1989-10-04 | 1991-05-29 | ||
DE4117503A1 (de) * | 1991-05-29 | 1992-12-03 | Fischer Artur Werke Gmbh | Spreizduebel aus kunststoff |
-
1978
- 1978-08-29 JP JP53104458A patent/JPS5912217B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5531325A (en) | 1980-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04507333A (ja) | 位相検波器 | |
JPS6363137B2 (ja) | ||
JPS5912217B2 (ja) | ディジタル型鋸歯状波フェイズロックル−プ | |
US4884035A (en) | Wide range digital phase/frequency detector | |
JPH03284083A (ja) | サンプリングクロック発生回路 | |
JPH0645930A (ja) | 周波数シンセサイザ | |
JPH07264063A (ja) | 周波数シンセサイザ | |
JPS6333739B2 (ja) | ||
JP2704000B2 (ja) | 位相同期ループ回路 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JP2669060B2 (ja) | フェーズ・ロックド・ループ回路 | |
JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
JPS5967730A (ja) | Pll回路 | |
JPH0434589Y2 (ja) | ||
JPH0681045B2 (ja) | 位相同期回路 | |
JPS6327477Y2 (ja) | ||
JPH02153627A (ja) | 位相同期ループ装置 | |
JPS5915218B2 (ja) | 位相ロツクル−プ回路 | |
JPH09246967A (ja) | Pll周波数シンセサイザ回路 | |
JPH0443716A (ja) | 周波数逓倍回路 | |
JPH04142813A (ja) | フェーズロックドループ | |
JP2940220B2 (ja) | Fsk変調器 | |
JPS62295517A (ja) | 同期発振回路 | |
JPH03113975A (ja) | クロック発生回路 | |
JPH0271614A (ja) | 帯域幅切替形2次位相同期回路 |