JPS59119624U - 電圧制限回路 - Google Patents
電圧制限回路Info
- Publication number
- JPS59119624U JPS59119624U JP1238183U JP1238183U JPS59119624U JP S59119624 U JPS59119624 U JP S59119624U JP 1238183 U JP1238183 U JP 1238183U JP 1238183 U JP1238183 U JP 1238183U JP S59119624 U JPS59119624 U JP S59119624U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- zener diode
- voltage
- voltage limit
- limit circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は電圧制限特性を示す図、第２図、第３図は従来
の電圧制限回路の一例を示す回路図、第４図は本考案に
よる電圧制限回路の一実施例を示す回路図である。 ４・・・定電圧回路、５・・・ツェナーダイオード、６
゜８、 ９． １２． １３・・・抵抗、？、１０．１
１・・・トランジスタ。
の電圧制限回路の一例を示す回路図、第４図は本考案に
よる電圧制限回路の一実施例を示す回路図である。 ４・・・定電圧回路、５・・・ツェナーダイオード、６
゜８、 ９． １２． １３・・・抵抗、？、１０．１
１・・・トランジスタ。
Claims (1)
- 入力端と出力端との間に接続された第１トランジスタと
、前記入力端とアース間に接続されたツェナーダイオー
ドと抵抗の直列体と、前記ツェナーダイオードのオフ時
には前記第１トランジスタをオン制御し、かつ前記ツェ
ナーダイオードのオン時には前記第１トランジスタをオ
フ制御する第２トランジスタと、□前記第１トランジス
タに対して並列に接続されて出力電圧を前記ツェナーダ
イオードのツェナー電圧よりも高い値に一定化する定電
圧回路とを備えた電圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238183U JPS59119624U (ja) | 1983-01-31 | 1983-01-31 | 電圧制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238183U JPS59119624U (ja) | 1983-01-31 | 1983-01-31 | 電圧制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119624U true JPS59119624U (ja) | 1984-08-13 |
| JPH0145156Y2 JPH0145156Y2 (ja) | 1989-12-27 |
Family
ID=30143783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238183U Granted JPS59119624U (ja) | 1983-01-31 | 1983-01-31 | 電圧制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119624U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014052841A (ja) * | 2012-09-07 | 2014-03-20 | Fujitsu Semiconductor Ltd | 電圧生成回路 |
-
1983
- 1983-01-31 JP JP1238183U patent/JPS59119624U/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014052841A (ja) * | 2012-09-07 | 2014-03-20 | Fujitsu Semiconductor Ltd | 電圧生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145156Y2 (ja) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59119624U (ja) | 電圧制限回路 | |
| JPS6028483U (ja) | 直列制御式チョッパ−回路 | |
| JPS5854714U (ja) | 定電圧回路 | |
| JPS5857289U (ja) | スイツチングレギユレ−タ | |
| JPS5914411U (ja) | 増幅器の電力制限回路 | |
| JPS6066126U (ja) | リセツト回路 | |
| JPS5959014U (ja) | 増幅器の電力制限回路 | |
| JPS6079819U (ja) | 負荷電流制限回路 | |
| JPS6071944U (ja) | 出力端子制御回路 | |
| JPS58111530U (ja) | ヒステリシス付き比較器 | |
| JPS60132018U (ja) | 電圧可変回路 | |
| JPS593790U (ja) | 電源回路 | |
| JPS6122147U (ja) | Ｄ／ｄコンバ−タの保護回路 | |
| JPS59165015U (ja) | 定電圧電源回路 | |
| JPS5866712U (ja) | ミユ−テイング回路 | |
| JPS59154932U (ja) | 不要動作禁止回路 | |
| JPS5850719U (ja) | ミユ−テイング回路 | |
| JPS5918539U (ja) | コンデンサ充電回路 | |
| JPS6039121U (ja) | プロテエクシヨン回路 | |
| JPS5871225U (ja) | 可変減衰器の制御回路 | |
| JPS59104218U (ja) | 電流制限付定電圧電源回路 | |
| JPS60187915U (ja) | 定電圧電源装置 | |
| JPS5942646U (ja) | 入力回路 | |
| JPS6071923U (ja) | 簡易帰還型定電圧回路 | |
| JPS5854716U (ja) | 定電圧回路 |