JPS59119466A - Inter-unit communication system of hardware logic simulator - Google Patents
Inter-unit communication system of hardware logic simulatorInfo
- Publication number
- JPS59119466A JPS59119466A JP57226617A JP22661782A JPS59119466A JP S59119466 A JPS59119466 A JP S59119466A JP 57226617 A JP57226617 A JP 57226617A JP 22661782 A JP22661782 A JP 22661782A JP S59119466 A JPS59119466 A JP S59119466A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- units
- controller
- sent
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims description 9
- 230000009466 transformation Effects 0.000 claims description 5
- 230000008450 motivation Effects 0.000 claims 1
- 238000004088 simulation Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000003205 fragrance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はハードウェア論理シミュレータのユニット間変
信方式に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an inter-unit transformation system of a hardware logic simulator.
（２）従来技術と問題点
従来、ノミュレーシミンの方式としてコンパイラ方式と
イベント方式があることはよく知られている。コンパイ
ラ方、ｔｔよ予めシミュレートするダートの順１１を予
め決０ておくのに対し、イベント方式はあるダートの入
出力信号が変わった場合だけ１亥回路をシミュレートす
る方式である。(2) Prior Art and Problems It is well known that conventionally, there are a compiler method and an event method as Nomura Simin methods. On the compiler side, the order 11 of darts to be simulated is determined in advance by tt, whereas the event method is a method in which a circuit is simulated only when the input/output signal of a certain dart changes.
不発明はイベント方式に係るものであり、このイベント
方式は処理時′Ｉ−１が早いという利点もあるがいつは
号の変化がどのダートで発生するか予め予測できない。The invention is related to the event system, and although this event system has the advantage that 'I-1' is fast during processing, it is not possible to predict in advance when and on which dart a change in number will occur.
）！１ｊも、どの時刻にユニット１１１にまたがる信号
性に変化が起こるかも予測できない。従ってイベント方
式で、シミュレータを徊ｒｉＺするフＡｈ合どのユニッ
ト間で父１に吹型が生じるか予想できず、ハードウェア
購成上Ｗ ：ｉｉであるという問題点がある。)! 1j, it is also impossible to predict at what time a change in signal quality across units 111 will occur. Therefore, in the event system, it is impossible to predict which unit will cause a blow mold to occur between units when the simulator is roamed, and there is a problem in terms of hardware purchase.
（：（ｊ 発明の目的
不健明の目的は、イベント方式の７ミ二レータにおいて
各ユニット間に変信スイッチを設けることによシュニッ
ト間の父・１６を４易ｔ′こしてハードウェア；、・１
里シミュレータを９Ｇ現することにある。(:(j Purpose of the Invention The unsound purpose of the invention is to provide a transformation switch between each unit in an event-type 7-miniature generator, thereby converting the Schnitt father 16 into hardware;・1
The goal is to create a 9G version of the village simulator.
（４）発明の構成
不発明によれば、ハードウェア論理シミュレータを構成
する袂数個のユニットをコントローラで制御しつつ又信
スイッチで交信するようにしたユニット間交信方式であ
って、全てのユニットにおける一単位時間内のシミュレ
ーションが終了すると上記コントローラの開始指令によ
シ該当ユニットが交信スイッチにデータを送シ、交信ス
イッチは対応するユニットを選択してそのユニットにデ
ータを送り、全データの送出が終了すると１亥当ユニツ
トから終了指令がコントローラへ送イハされることを特
徴とするハードウェア論Ｊ■！シミュレータのユニット
団交１ざ方式が提供される。(4) Structure of the invention According to the invention, it is an inter-unit communication method in which several units constituting a hardware logic simulator are controlled by a controller and communicated by a communication switch, and all the units When the simulation within one unit time is completed, the corresponding unit sends data to the communication switch according to the start command from the controller, and the communication switch selects the corresponding unit and sends data to that unit, and sends out all data. A hardware theory J■! characterized in that when the unit completes, a termination command is sent from the unit to the controller. A simulator unit collective bargaining method is provided.
（５）発明の実施例
以下、本発明を実施例によシ添伺図面全参照して説明す
る。(5) Embodiments of the Invention The present invention will be explained below by way of embodiments and with reference to all accompanying drawings.
第１図は本発明に係る方式の概、意図である。各ユニッ
）１１．１２．１３・・・ＩＮは、その動作がコントロ
ーラ２によシ制御されつつ交信スイッチ３を介して交信
を行うようになっている。FIG. 1 shows the general idea of the scheme according to the invention. Each unit) 11, 12, 13, . . . IN communicates via a communication switch 3 while its operation is controlled by a controller 2.
ユニットはその中にロードされた部分論理回路について
の論理シミュレーションをする機能を廟する。The unit provides functionality for performing logic simulations on the partial logic circuits loaded into it.
コントローラ２０は各ユニットの瞳年の動作と、ユニッ
ト間の交信の同期をとる。The controller 20 synchronizes the operations of each unit and the communication between the units.
７＝スイツチ３０は各ユニットからの出力を他の適当な
いくつかのユニットへ入力する。7=Switch 30 inputs the output from each unit to several other appropriate units.
、■１図全体の動作は制御指令ｃ、 ＋Ｃ２、ｃ、に従
って行われる。ν１」ち、指令Ｃ７は各ユニットに単位
時間分のシミュレーションの開始の指令であシ、この指
令により各ユニットは１単位時間分のシミュレーション
を開始し、外部へ交信すべきデータを用７転してシミー
レーションを終了する。指令ｃ１は各ユニットが一却位
時間分のシミュレーションを終了したことをコントロー
ラに伝える指令であり、全てのユニットのシミュレーシ
ョンが終了シたことをＣ１によってコントローラ は察
知する。, ■ The entire operation in Figure 1 is performed according to control commands c, +C2, c. ν1'', command C7 is a command for each unit to start a simulation for a unit time. With this command, each unit starts a simulation for a unit time, and transfers data to be communicated to the outside. to end the simulation. The command c1 is a command to inform the controller that each unit has finished the simulation for one hour, and the controller detects that the simulation of all the units has finished by C1.
指令０２ はまた各ユニットの交信開始の指令でもあり
、全てのユニットのシミュレーションｙｙｉＰ了した後
にこの指令にょシ変信スイッチを通してデータの交信が
始まる。指令ｃ１ はまた各ユニットが又信作業を終
了したことをコントローラに伝える指令でもあり、その
一単位時間のシミュレーションでたまった送出データを
又信スイッチに送出した時、又信作業終了を０１ でコ
ントローラに伝える。このユニット間の交信は極力並列
に行なわれるが、いくつかのユニットが同一のユニット
へデータを転送するとデータが衝突して父・はに失敗す
る。そこで交信失敗を冴けかつ極力多くのユニットがア
ーが同時にデーグ又信をできるように、指令Ｃ８が同時
に出力するユニットを選ぶ。Command 02 is also a command to start communication between each unit, and after the simulation yyiP of all units is completed, data communication starts through this command's transformation switch. The command c1 is also a command to notify the controller that each unit has finished the communication work, and when the sending data accumulated in the simulation for one unit time is sent to the communication switch, the controller indicates the end of the communication work with 01. tell to. Communication between these units is performed in parallel as much as possible, but if several units transfer data to the same unit, the data will collide and fail. Therefore, in order to avoid communication failures and to enable as many units as possible to communicate with each other at the same time, select units that will output the command C8 at the same time.
先ずシミュレーション開始指令としてのＣ１がコントロ
ーラから全てのユニッ）１１．１２．・・・ＩＮに送信
される。各ユニット例えばユニット１３はユニット内に
ロードされている部分回路の該当単位時間のシミーレー
ションを開始し、結果として出力すべてビン番号ＯＰＮ
とその：／Ｊｉ Ｌ、い１直ＮＶを格納し、シミュレー
ションを終了したことを指令Ｃ１を通してコントローラ
に通知する。First, C1 as a simulation start command is sent from the controller to all units) 11.12. ...Sent to IN. Each unit, for example, unit 13, starts the simulation of the corresponding unit time of the partial circuit loaded in the unit, and as a result, all the outputs are bin numbers OPN.
and its :/Ji L, I1 store the NV, and notify the controller through the command C1 that the simulation has ended.
全てのユニットのシミーレーション終了の通知がコント
ローラに集まると、コントローラは指令Ｃ２全通して、
ユニット間交信の開始を指令する。When the notification of the completion of simulation of all units is collected in the controller, the controller sends all commands C2,
Commands the start of communication between units.
ユニッ） ＩｆＪＪ父信が変信すると指令Ｃ５によって
選ばれたいくつかのユニット４アーの間で同時に交信が
発生する。たとえば、ユニッ）１３．１１が選ばれたと
する（第２１閃）。Unit) When the IfJJ father's message is transmuted, communication occurs simultaneously among several units 4A selected by the command C5. For example, suppose that unit) 13.11 is selected (21st flash).
ユニット１３の出力メモリ１３２には出力すべきビン番
号ＯＰＮとその新しい値ＮＹが格納されている。１３２
の１アドレスをさすカウンタ１３３により一組のＯＰＮ
、ＮＶが選ばれる。この出力ビン番号ＯＰ Ｎ１−１又
信スイツチ３０の選択ベクトル発生器３０２へ送られる
と共にＯＮ した出力ビン番号に対応したりましい値Ｎ
Ｖが選択器３０１へ送られる。The output memory 132 of the unit 13 stores the bin number OPN to be output and its new value NY. 132
A set of OPNs is set by a counter 133 pointing to one address of
, NV is selected. This output bin number OP N1-1 is also sent to the selection vector generator 302 of the communication switch 30 and is the preferred value N corresponding to the output bin number turned ON.
V is sent to selector 301.
選択ベクトル発生器３０２は、入力された出力ピン香料
をアドレスとして選択ベクトルをＳ＋ｓ選択器３０１へ
送信する。選択器３０１は、上記ＯＮしている選ｈ＜ベ
クトルＳＩｓに対応するデータをデータ線りへ送ると共
に書き込み制御信号を制御線Ｗへ送る。上記選択ベクト
ル発生器３０２は仮出力ビン蜀号ＴＯＰＮが格納されて
いる出力スケヅュールメモリ３０３により動作する。The selection vector generator 302 sends a selection vector to the S+s selector 301 using the inputted output pin fragrance as an address. The selector 301 sends data corresponding to the ON selection h<vector SIs to the data line, and also sends a write control signal to the control line W. The selection vector generator 302 is operated by an output schedule memory 303 in which a temporary output bin number TOPN is stored.
次にユニノ）１１のイベントメモリ１１２の人力ビン番
号ＩＰＮのうち、上記ユニット１３のＯＮした出力ビン
番号に勾＋、〔：するものへ新しい値が入力される。こ
の勾応動作は入カピン’？Ｉ’Ｆ号メモリ１１１によシ
行われる。Next, among the manual bin numbers IPN of the event memory 112 of the unit 11, a new value is input to the output bin number where the unit 13 is turned on. Is this responsive movement an input pin'? The data is stored in the I'F memory 111.
このような動作が栄位Ｗ＋間当たり終了するとユニット
１１．１３０カウンタから、それぞｔＬｆｐダｒ指令Ｃ
１がコントローラ２０へ送信さ、Ｉしユニット間父信は
終了する。When such an operation is completed for the time W + time, the unit 11.130 counter sends the tLfpdar command C.
1 is sent to the controller 20, and the inter-unit communication ends.
（６）発明の効果
上記の通シ、不発明によれば谷ユニノ） １ｆｉｌに又
信スイッチを設けたので、イベント方式のシミュレータ
でも各ユニット間の９．信が容易となりハードウェア論
理シミュレータが実現できる。(6) Effects of the invention According to the above-mentioned communication and non-invention, a communication switch is provided in 1fil, so even in an event-based simulator, 9. communication becomes easy and a hardware logic simulator can be realized.
第１図は不発明に係るハードウェア論理シミーレータの
ユニット同文＜ｇ方式の概念図、第：ｌ′ｌｉｄ第１図
の詳細図である。
１１．１２．１３・・・ＩＮ・・・ユニット、２０・・
・コントローラ、３ｏ・・・変信スイッチ。
１！ｆ ｉ’ｆ出粕人
冨士通株式会社
二Ｌ！Ｆ訂出願代理人
弁理士 ｂ′ 木 朗
弁理士 西 舘 和 之
升刊１士 内 １） 卒 男
弁理士 山 口 昭 之FIG. 1 is a detailed diagram of FIG. 1, which is a conceptual diagram of a hardware logic simulator according to the present invention. 11.12.13...IN...Unit, 20...
・Controller, 3o...Transformation switch. 1! f i'f Izukasuto Fujitsu Co., Ltd. 2L! Patent attorney representing the F revision application b' Akira Ki Patent attorney Kazuyuki Nishidate 1) Graduated male patent attorney Akira Yamaguchi
Claims (1)
ットをコントローラで制御しっつ又信スイッチで変信す
るようにしたユニット間交信方式であって、上記コント
ローラの開始指令により該当ユニットが又信スイッチに
データを送り、変信スイッチは対応するユニットを選択
してそのユニットニデータを送シ、１単位時間内のシミ
ュレータが終了すると両ユニットから終了指令がコント
ローラへ送信されることを動機とするハードウェア論理
シミュレータのユニット間父１６方式。This is an inter-unit communication method in which the first few units constituting a hardware logic simulator are controlled by a controller and transmuted by a multi-channel switch, and the corresponding unit is switched to the multi-channel switch by a start command from the controller. A hardware whose motivation is to send data, the transformation switch selects the corresponding unit and sends the data to that unit, and when the simulator ends within one unit time, a termination command is sent from both units to the controller. A logic simulator with 16 inter-unit methods.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226617A JPS59119466A (en) | 1982-12-27 | 1982-12-27 | Inter-unit communication system of hardware logic simulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226617A JPS59119466A (en) | 1982-12-27 | 1982-12-27 | Inter-unit communication system of hardware logic simulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119466A true JPS59119466A (en) | 1984-07-10 |
Family
ID=16848006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226617A Pending JPS59119466A (en) | 1982-12-27 | 1982-12-27 | Inter-unit communication system of hardware logic simulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119466A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155462A (en) * | 1987-10-28 | 1989-06-19 | American Teleph & Telegr Co <Att> | Method and system for simulation |
-
1982
- 1982-12-27 JP JP57226617A patent/JPS59119466A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155462A (en) * | 1987-10-28 | 1989-06-19 | American Teleph & Telegr Co <Att> | Method and system for simulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750159B2 (en) | Test pattern generator | |
| DE112020004065T5 (en) | Complex daisy chain commands | |
| US4365312A (en) | Sequence controller | |
| CA1139891A (en) | Memory system for programmable controller | |
| JPS59119466A (en) | Inter-unit communication system of hardware logic simulator | |
| CN1307800C (en) | Integrated circuit timing debug apparatus and method | |
| US5784591A (en) | Parallel simulator for semiconductor integrated circuit | |
| JPS62117001A (en) | Input and output processing method for programmable sequence controller | |
| JPS58182709A (en) | Robot control method with program editing and transfer function | |
| JPS58178408A (en) | Programmable controller having simulating function | |
| JP2837455B2 (en) | Distributed control device and program test method thereof | |
| US20060041323A1 (en) | Method of inputting same data to a plurality of programmable logic controllers | |
| JPS6244359B2 (en) | ||
| JPH05119827A (en) | Work program selecting method for industrial robot | |
| JPH0980123A (en) | Semiconductor testing device | |
| JPS5850699A (en) | Data writing device | |
| JPS6345603A (en) | Program storing system for programmable controller | |
| JPH04304510A (en) | System constitution setting method | |
| JPH0329021A (en) | Printer server | |
| JPS6034122B2 (en) | How to set delay time in information processing equipment | |
| JPH08161006A (en) | Program control unit | |
| JPH05209938A (en) | Pattern generator for semiconductor test device | |
| JPS60100236A (en) | Storage system for state history | |
| JPH08328793A (en) | Machine controller | |
| JPH04320527A (en) | Central arithmetic processing unit |