JPS59117875A - Automatic gain control circuit - Google Patents
Automatic gain control circuitInfo
- Publication number
- JPS59117875A JPS59117875A JP22629182A JP22629182A JPS59117875A JP S59117875 A JPS59117875 A JP S59117875A JP 22629182 A JP22629182 A JP 22629182A JP 22629182 A JP22629182 A JP 22629182A JP S59117875 A JPS59117875 A JP S59117875A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- level
- ago
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、テレビジョン受像機に用いて好適な自動利得
制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic gain control circuit suitable for use in a television receiver.
テレビジョン受像機において、アンテナに誘起される電
波に強弱があると、映像検波出力も同様に変動し、受像
管に現われる画面のコントラストも変化してしまう。自
動利得制御回路（以下においてＡＧＣ回路という）は、
上記画面のコントラストの変化を補償するために設けら
ｈ、受像機のオＵ得を制御して、常に一定の映像検波出
力を得るように動作する。そして、通常のＡＧＣ回路は
、映像検波出力の電圧レベルに対応して、高周波増幅回
路と映像中間増幅回路の利得を自動制御するように構成
されている。In a television receiver, if the strength of the radio waves induced in the antenna varies, the video detection output will similarly fluctuate, and the contrast of the screen appearing on the picture tube will also change. The automatic gain control circuit (hereinafter referred to as AGC circuit) is
It is provided to compensate for the change in contrast of the screen and operates to control the output of the receiver so as to always obtain a constant video detection output. A normal AGC circuit is configured to automatically control the gains of the high frequency amplification circuit and the video intermediate amplification circuit in accordance with the voltage level of the video detection output.
ところで、上記ＡＧＣ回路において、いわゆるＡＧＯＯ
ツクと言われる現象が発生することが知られている。こ
のＡＧＯロックは、ＡＧＣ回路の利得が飽和状態になり
、高周波増幅回路や中間周波増幅回路の利得側ｉｆ［１
１ｔ行な−得ない状況？いう。By the way, in the above AGC circuit, the so-called AGOO
It is known that a phenomenon called tsuku occurs. This AGO lock occurs when the gain of the AGC circuit becomes saturated, and the gain side of the high frequency amplifier circuit or intermediate frequency amplifier circuit if[1
1t row - no advantageous situation? say.
上記ＡＧＯロックは、映像信号に対し音声信号が高レベ
ルで受信され１ヒ時、特に発生し易い。このような、Ａ
ＧＯロククが生じると、チューナのオートプリセットも
しくはイニシャルサーチが困難となる。The AGO lock is particularly likely to occur when the audio signal is received at a higher level than the video signal. Like this, A
When a GO error occurs, auto presetting or initial search of the tuner becomes difficult.
一方、現在では、中間周波増幅回路や検波回路等は、殆
んど半導体集積回路化されている。本発明者の検討によ
ると、上記ＡＧＯロックに関して各種の対策が力されて
いるが、何れも半導体集積回路外に外付は回路として設
けられていることが判明し穴。故に、外部補正回路が必
要となり、生産コストが上昇する一因となる。On the other hand, at present, most intermediate frequency amplification circuits, detection circuits, etc. are implemented as semiconductor integrated circuits. According to the inventor's study, various countermeasures have been taken regarding the AGO lock, but it has been found that in all of them, an external circuit is provided outside the semiconductor integrated circuit. Therefore, an external correction circuit is required, which causes an increase in production costs.
本発明の目的とするところは、外付は回路を設けること
なく、半導体集積回路（以下ＩＣという）化に好適な自
動利得制御回路を提供することにある。An object of the present invention is to provide an automatic gain control circuit that is suitable for implementation in a semiconductor integrated circuit (hereinafter referred to as an IC) without providing an external circuit.
以下、図面全参照して本発明の一実施例を述べる。尚、
二点釦ｉＩＯ内部の回路ブロック及び回路素子はＩＣ化
されている。第１図は本発明を適用しｆＣ八〇 ０回路
の回路図であるが、以下においてはテレビジョン受像機
における高周波増幅回路の利得を制御するための、いわ
ゆるＲＦ−ＡＧＯについて述べる。Hereinafter, one embodiment of the present invention will be described with reference to all the drawings. still,
The circuit blocks and circuit elements inside the two-point button iIO are integrated circuits. Although FIG. 1 is a circuit diagram of an fC800 circuit to which the present invention is applied, a so-called RF-AGO for controlling the gain of a high frequency amplifier circuit in a television receiver will be described below.
１はＩＣ外部のアンテナ、２は工０外部のチューナの高
周波増幅回路（以下においてＲＦ回路という）、３はＩ
Ｃ内の中間周波増幅回路（以下において１７回路という
）、ＩＣ内の４は映像検波回路である。1 is an antenna external to the IC, 2 is a high frequency amplification circuit for a tuner external to the IC (hereinafter referred to as an RF circuit), and 3 is an I
C is an intermediate frequency amplification circuit (hereinafter referred to as 17 circuits), and 4 in IC is a video detection circuit.
映像検波回路４から得られる検波出力は、正常な受信状
態の時と、異常な受信状態の時、すなわち映像信号に対
し音声信号のレベルが高いときとで異る。検波出力は、
ＩＣ内の映像増幅回路（以下においてＶ−ＡＭＰという
）５を構成するトランジスタＱＩ％Ｑ２０ベースに、互
いに逆位相で入力される。なお、トランジスタＱｌ 、
Ｑ、＊ （’）ペース電圧（直流電圧）は、正常状
態ではトランジスタＱ２のペース電圧が多少高レベルに
設定されている。The detection output obtained from the video detection circuit 4 differs between a normal reception state and an abnormal reception state, that is, when the level of the audio signal is higher than the video signal. The detection output is
The signals are input in opposite phases to the base of a transistor QI%Q20 that constitutes a video amplifier circuit (hereinafter referred to as V-AMP) 5 in the IC. Note that the transistor Ql,
Q, *(') In the normal state, the pace voltage of transistor Q2 is set to a somewhat high level.
トランジスタＱｌ、Ｑ＊は、差動増幅動作全行うトラン
ジスタＱ ３ 、Ｑ ４は駆動するためのものである。The transistors Ql and Q* are for driving the transistors Q3 and Q4, which perform all differential amplification operations.
トランジスタＱＬｋ流れる電流は、定電流回路ａＳ、で
決定され、トランジスタＱｖｋＨれる電流は定電流回路
ａＳ２で決定される。検波出力によるトランジスタＱ＋
の電済変化は、抵抗Ｒ３を弁してトランジスタＱ３のベ
ース電流の変化となる。検波出力によるトランジスタＱ
ｇの電流変化は、抵抗Ｒ４の介してトランジスタＱ、４
（７）べ−ヌ電流の変化となる。抵抗Ｒ５は、トランジ
スタＱｌのコレクタ電圧の変化に対応し、トランジスタ
Ｑ、３のエミッタ電圧全決定する。抵抗Ｒ６は、トラン
ジスタＱ、、のコレクタ電圧の変化に対応し、トランジ
スタＱ４のエミッタ電圧を決定する。抵抗Ｒ７は、トラ
ンジスタＱ３、Ｑ４のエミッタ電圧の電圧差が大幅にな
らないように設けられている。カレントミラー回路全構
成するダイメートＤ１％）ランジスタＱ、５は、Ｖ−Ａ
ＭＰ５の負荷として動作する。The current flowing through the transistor QLk is determined by a constant current circuit aS, and the current flowing through the transistor QvkH is determined by a constant current circuit aS2. Transistor Q+ by detection output
The change in current through the resistor R3 results in a change in the base current of the transistor Q3. Transistor Q by detection output
The current change in g is caused by the transistor Q, 4 through the resistor R4.
(7) Changes in vane current. The resistor R5 responds to changes in the collector voltage of the transistor Ql and determines the total emitter voltage of the transistors Q and 3. Resistor R6 responds to changes in the collector voltage of transistors Q, , and determines the emitter voltage of transistor Q4. The resistor R7 is provided so that the voltage difference between the emitter voltages of the transistors Q3 and Q4 does not become large. Dimate D1%) transistors Q and 5 that make up the entire current mirror circuit are V-A
Operates as an MP5 load.
そして、トランジスタＱｌ、Ｑ２の各ベースに入力され
た映像検波出力は、カレントミラー回路ＤＩ 、ＱＳ
を流れる電流量の変化に変換さノ］る。The video detection outputs input to the bases of transistors Ql and Q2 are then connected to current mirror circuits DI and QS.
is converted into a change in the amount of current flowing through it.
上記電流量の変化は、負荷抵抗Ｒ３ａによって出力重圧
に変換され、出力端子Ｔ１からＡＧＯ検波回路８の入力
に印加される。ラインｔｉ上に送出される第１ＡＧＯ検
波出力＠月によって中間周波増幅回路３のＡＧＯが実行
てれる。The change in the amount of current is converted into an output pressure by the load resistor R3a, and is applied to the input of the AGO detection circuit 8 from the output terminal T1. The AGO of the intermediate frequency amplification circuit 3 is executed by the first AGO detection output sent on the line ti.
ラインｔ２上の第２ＡＧＯ検波出力信号はＲ’Ｆ−ＡＧ
Ｏ００回路トランジスタＱｚａのベースニ抵抗Ｒｚｚｋ
弁して印加される。ＲＦ−ＡＧＯ回路の出カラインｔ４
上にはフォワードＡＧＯｔ圧が得られ、他の出カライン
ｔ５上にはリバースＡＧＯ電圧が得られる。The second AGO detection output signal on line t2 is R'F-AG
Base resistance Rzzk of O00 circuit transistor Qza
It is applied with a valve. Output line t4 of RF-AGO circuit
The forward AGOt pressure is obtained on the top, and the reverse AGO voltage is obtained on the other output line t5.
一方、トランジスタＱ ｌ ％ Ｑ ２のエミッタ間
には、各エミッタ雷、圧の電圧差を検出して動作するト
ランジスタＱ目が設けられている。トランジスタＱｌｌ
は、異状な受信状態？検出して、棚連のＡＧＯＣＩツク
全防止するためのものである。従って、正常な受信が行
われ、中間周波増幅回路３につきライン１．上の第１Ａ
ＧＯ検波出力信号およびラインｔｚ上の第２ＡＧＯ検波
出力信号によるＡＧＣ制御が行われている間、トランジ
スタＱ１．Ｑ２の各エミッタ電圧に大幅な電圧差は表わ
れない。On the other hand, a Q-th transistor is provided between the emitters of the transistor Q1%Q2, which operates by detecting the voltage difference between the respective emitters. Transistor Qll
Is there an unusual reception condition? This is to detect and completely prevent the AGOCI of the shelf. Therefore, normal reception is performed, and line 1. 1st A above
While AGC control is being performed using the GO detection output signal and the second AGO detection output signal on line tz, transistors Q1. No significant voltage difference appears in each emitter voltage of Q2.
そして、トランジスタＱ目はオフ状態を保持し、ＡＧＯ
Ｏツク解除のための回路動作は行われない。Then, the Q-th transistor remains off, and the AGO
No circuit operation is performed to release the lock.
次に異状な受信状態のときの回路動作全述べる。Next, we will describe the entire circuit operation during abnormal reception conditions.
異状な受信状態、例えば映像信号に対し音声信号が高レ
ベルになったときなど、検波回路４は音声信号について
検波動作を行ない、この為検波効座が低下する。そして
、正常な検波出力が得られず、高周波増幅回路２および
中間周波増幅回路３の利得が次第に上昇する。このまま
放置すれば、ＡＧＯロック状態となるが、本発明全適用
することにより、上記ＡＧＯロックが未然に防止される
。In an abnormal reception state, for example, when the audio signal becomes higher in level than the video signal, the detection circuit 4 performs a detection operation on the audio signal, thereby reducing the detection efficiency. Then, a normal detection output cannot be obtained, and the gains of the high frequency amplification circuit 2 and the intermediate frequency amplification circuit 3 gradually increase. If left as is, the AGO lock state will occur, but by fully applying the present invention, the AGO lock can be prevented.
すなわち、異状受信状態になると、検波出力に映像信号
と音声信号とによるビート信号が発生する。この結果、
トランジスタＱ１のベース電圧力トランジスタＱ２のベ
ース電圧（直流電圧）よりも上昇する。また、信号成分
（交流成分）も、工状な受信状態時に比較すると、上記
ビート成分のため大となる。That is, when an abnormal reception state occurs, a beat signal consisting of a video signal and an audio signal is generated in the detection output. As a result,
The base voltage of transistor Q1 rises higher than the base voltage (DC voltage) of transistor Q2. Furthermore, the signal component (AC component) also becomes large due to the beat component when compared with the case of a rough reception state.
トランジスタＱ１のベース電圧が高レベルになると、ト
ランジスタＱｌのコレクタ電流が増大し、基慈電位とな
るアースラインからみてトランジスタＱ【のエミッタ電
圧、言い換えればトランジスタＱ１＋のエミッタ電圧が
上昇する。これに対し、アースラインからみたトランジ
スタＱ２のエミッタ電圧、言い換えればトランジスタＱ
目のベース重、圧が低下し、トランジスタＱｌｌにベー
ス・エミッタ間電圧ｖＢｌ！ｌ ｌ Ｉ がかかること
になる。トランジスタＱ、ｔｔはオン状態に動作し、＋
ｖｃｏ’ｉｉ源から、抵抗Ｒ１、トランジスタＱ Ｉ
％ Ｑｔ ｔと電、源が流れる。When the base voltage of the transistor Q1 becomes high level, the collector current of the transistor Q1 increases, and the emitter voltage of the transistor Q[, in other words, the emitter voltage of the transistor Q1+] increases as seen from the ground line which is the base potential. On the other hand, the emitter voltage of transistor Q2 seen from the ground line, in other words, the transistor Q
The base weight and pressure of the eye decrease, and the base-emitter voltage vBl of the transistor Qll! It will take l l I. Transistors Q and tt operate in the on state, +
From the vco'ii source, resistor R1, transistor Q I
% Qt t and power flows.
トランジスタＱ目のコレクタ電流ＩＣ１ｌは、抵抗Ｒｚ
５に弁してアースラインへ流れる。抵抗ＵＺＳの電圧降
下分によって、トランジスタＱｔｌ、Ｑ！雪にベース電
圧ｖＢ１１！２１、ｖＢｌｌｉｌ！１が供給される。The collector current IC1l of the Qth transistor is the resistor Rz
5 and flows to the ground line. Depending on the voltage drop across the resistor UZS, the transistors Qtl and Q! Snow base voltage vB11!21, vBllil! 1 is supplied.
差動対に構成されたトランジスタＱ、ｇｓ＼ Ｑ１４は
、すでにのベア’ｃＲＢ’−ＡＧＯ回路６を構成する。The transistors Q and gs\Q14 configured in a differential pair already constitute the bare 'cRB'-AGO circuit 6.
なお、トランジスタＱｚｓのベースには、抵抗ＦＬｓｚ
を介してラインｔ、の第２ＡＧＯ検波出力信号が印加さ
れている。トランジスタＱＨのベースは、抵抗Ｒｚｓｋ
弁してＲＦ−ＡＧＯ基準電圧設定回路７に接続されてい
る。ＲＦ−ＡＧＯ基き電１圧設定回路７は、抵抗Ｒ１１
Ｉ％ Ｒ３！、可変抵抗器ＶＲ，によって構成してい
る。Note that a resistor FLsz is connected to the base of the transistor Qzs.
A second AGO detection output signal of line t is applied via the line t. The base of transistor QH is resistor Rzsk
The valve is connected to the RF-AGO reference voltage setting circuit 7. The RF-AGO-based voltage 1 voltage setting circuit 7 includes a resistor R11.
I%R3! , and a variable resistor VR.
上記ＲＦ−ＡＧＣ！回路６は、フォワードＡＧＯとリバ
ースＡＧＯと會行い得るように構成されている。なお、
フォワードＡＧＯは、高周波増幅回路２を構成する増幅
用トランジスタのコレクタ電流全増大させることにより
、該増幅用トランジス〃の利得を低下させる方法である
。Above RF-AGC! The circuit 6 is configured to be able to interact with a forward AGO and a reverse AGO. In addition,
Forward AGO is a method of reducing the gain of the amplifying transistor constituting the high frequency amplifying circuit 2 by increasing the total collector current of the amplifying transistor.
リバースＡＧＯは、高周波増幅回路２を構成する増幅用
トランジスタのコレクタ電流全減少させることにより、
該増幅用トランジスタの利得を低下させる方法である。The reverse AGO reduces the total collector current of the amplification transistor that constitutes the high frequency amplification circuit 2.
This is a method of reducing the gain of the amplification transistor.
次にフォワードＡＧＯ及びリバースＡＧＯ’ｉ行う場合
の回路動作を述べる。Next, the circuit operation when performing forward AGO and reverse AGO'i will be described.
可変抵抗器ＶＲ，′（Ｉｌ−調整して、ＲＦ−ＡＧＯ基
迩市圧を所望の雷、正値に設定する。この基慈電圧に対
し、ラインｔ２上の工Ｆ−ＡＧＯ検出重圧が高い場合は
、トランジスタＱｖｓがオン状態に動作する。＋ｖｏｏ
ｔ渭から、抵抗Ｒ２４、トランジスタＱ ２ Ｎ 、抵
抗Ｒ２５ｋ弁してアースラインへ電流が流れ、抵抗Ｒ４
４の電圧降下分によってトランジスタＱ２５がオン状態
になる。トランジスタＱ２１ のコレクタ電圧が■レベ
ルになシ、この電圧変化によってフォワードＡＧＯが行
われる。Adjust the variable resistor VR,'(Il-) to set the RF-AGO base voltage to the desired positive value.For this base voltage, the load pressure detected by the F-AGO on line t2 is high. , the transistor Qvs operates in the on state.+voo
Current flows from t to the ground line through resistor R24, transistor Q2N, resistor R25k, and resistor R4.
The voltage drop of 4 turns transistor Q25 on. The collector voltage of the transistor Q21 is at level 2, and forward AGO is performed by this voltage change.
一方、上述の状況では、トランジスＺ Ｑｇ＜ハオフ状
態であるから、抵抗Ｒ１７に重圧降下は発生せず、トラ
ンジスタＱ２１１はオフ状態になる。＋ｖｏａ＠源から
、抵抗ＲＡＰ、トランジスタＱ１？６ に電流が流れ
ス、トランジスタＱ４６のコレクタ電圧がＬレベルにな
る。この電圧変化により、リバースＡＧＣが行われる。On the other hand, in the above-mentioned situation, since the transistor Z Qg is in the off state, no heavy pressure drop occurs across the resistor R17, and the transistor Q211 is turned off. A current flows from the +voa@ source to the resistor RAP and the transistor Q1?6, and the collector voltage of the transistor Q46 becomes L level. Reverse AGC is performed by this voltage change.
次に、ＡＧＯＯツク解除動作を述べる。Next, the AGOO lock release operation will be described.
上述の如く、異常な受信状態になると、トランジスタＱ
、２Ｉｓ Ｑ２２ が強制的にオン状態になる。As mentioned above, when an abnormal reception condition occurs, the transistor Q
, 2Is Q22 are forced into the on state.
＋■ｏ。電源から、抵抗Ｒ２４、トランジスタＱｌｌを
弁して、アースラインへ％Ｈが流れる。従って、トラン
ジスタＱ２５もオン状態に動作して、コレクタ電圧がＨ
レベルに変化する。従って、高周波増幅回路２の利得が
強制的に下げられ、この回路動作はトランジスタＱ４１
がオフ状態になる迄、言い換えれは異常な受信状態から
正常り受信状態になるまでの間について行われる。すな
わち、異常な受信状態が検出されると、トランジスタＱ
ｌ１１がオン状態に動作してフォワードＡＧＣのロック
解除が行われる。＋■o. %H flows from the power supply to the ground line through resistor R24 and transistor Qll. Therefore, transistor Q25 also operates in the on state, and the collector voltage becomes H.
Change in level. Therefore, the gain of the high frequency amplifier circuit 2 is forcibly lowered, and the circuit operation is changed to the transistor Q41.
The paraphrase is performed from an abnormal receiving state to a normal receiving state until the receiving state is turned off. That is, when an abnormal reception condition is detected, the transistor Q
l11 is turned on and the forward AGC is unlocked.
ま女、トランジスタＱ、２２がオン状態に動作すると、
可変抵抗器ＶＲ，から、１番端子、トランジスタＱ、
２２ ｋ介してアースラインへ電流が流れる。従って、
トランジスタＱ、２２のコレクタ電圧が低下し、抵抗Ｒ
２＊に介してトランジスタＱ、２４のベーヌ電圧も低下
する。Ma, when transistor Q and 22 operate in the on state,
From variable resistor VR, terminal 1, transistor Q,
Current flows through 22k to the ground line. Therefore,
The collector voltage of transistor Q, 22 decreases, and resistor R
The Beine voltage of transistor Q, 24 also decreases via 2*.
トランジスタＱ２４がオフ状態になり、トランジスタＱ
、２６がオン状態に動作する。トランジスタＱ２２６の
コレクタ電圧がＬレベルに変化する。高周波増幅回路２
の利得が強制的に下けられ、この回路動作はトランジス
タＱ２１１がオフ状態になる迄、言い換えれば異常力受
化状態から正常な受信状態に力るまでの間について行わ
れる。すなわち、異常な受信状態が検出されると、トラ
ンジスタＱ１２２がオン状態に動作してリバースＡＧＯ
のロック解除が行われる。Transistor Q24 is turned off, and transistor Q
, 26 operate in the on state. The collector voltage of transistor Q226 changes to L level. High frequency amplifier circuit 2
This circuit operation is performed until the transistor Q211 is turned off, in other words, from the abnormal force reception state to the normal reception state. That is, when an abnormal reception state is detected, transistor Q122 is turned on and the reverse AGO is turned on.
will be unlocked.
なお、上述の如き二種のＡＧＯロック解除機能ケ有する
ＲＦ−ＡＧＯ００回路中間周波増幅回路３、映像検波回
路４、映像増幅回路５等と同一半導体基板上に構成する
ことができ、外部補正回路を設ける必要がない。そして
、上記各回路が構成された半導体集積回路は、チューナ
部、言い換えれば高周波増幅回路２がフォワードＡＧＯ
、リバースＡＧＯの何れの方式であっても適用可能であ
る。従って、本発明の自動利得制御回路を設けた半導体
集積回路は、チューナ部の機能に限定されず、各種テレ
ビジ１ン受像機に適用することができる。Note that the RF-AGO00 circuit having two types of AGO lock release functions as described above can be constructed on the same semiconductor substrate as the intermediate frequency amplification circuit 3, the video detection circuit 4, the video amplification circuit 5, etc., and an external correction circuit can be installed. There is no need to provide one. In the semiconductor integrated circuit in which each of the above circuits is configured, the tuner section, in other words, the high frequency amplifier circuit 2 is a forward AGO.
, reverse AGO are applicable. Therefore, the semiconductor integrated circuit provided with the automatic gain control circuit of the present invention is not limited to the function of a tuner section, but can be applied to various television receivers.
第１図は本発明の一実施例を示す自動オリ得制御回路の
回路図である。
５・・・映像増幅回路、６・・・ＲＦ’−ＡＧＯ回路、
Ｑ目・・・ＡＧＯロック検出用トランジスタ、Ｑ２いＱ
２１１・・・スイッチングトランジスタ、Ｑｚ＊ＸＱ２
４、Ｑ１５、Ｑ２６ ・・・ＡＧＯ回路を構成するトラ
ンジスタ。
、′。FIG. 1 is a circuit diagram of an automatic balance control circuit showing one embodiment of the present invention. 5... Video amplification circuit, 6... RF'-AGO circuit,
Q eye...AGO lock detection transistor, Q2
211...Switching transistor, Qz*XQ2
4, Q15, Q26...Transistors forming the AGO circuit. ,′.
Claims (1)
検波出力につき、両者のレベル差が所定レベルリ上に変
化したこと検出する検出回路（Ｑｚ）と、上記検出回路
の検出信号にもとづき動作して、所定電圧レベル以上の
制御信号を得るための第１のスイッチング回路（Ｑ４１
）と、用足電圧レベル以下の制御信号を得るための第２
のスイッチング回路（Ｑ４２）とをそれぞれ具備し、上
記各制御イ＝号により増幅器の利得？上記受信状態に対
応して制御するように構成したことを特徴とする自動利
得制御１回路。1. A detection circuit (Qz) that detects when the level difference between the detection outputs of mutually opposite phases changes to a predetermined level above the detection output whose level changes depending on the reception state, and a detection circuit (Qz) that operates based on the detection signal of the detection circuit. A first switching circuit (Q41) for obtaining a control signal of a predetermined voltage level or higher
) and a second one to obtain a control signal below the operating voltage level.
and a switching circuit (Q42) respectively, and the gain of the amplifier is controlled by each of the above control signals. An automatic gain control circuit characterized in that it is configured to perform control in response to the reception state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22629182A JPS59117875A (en) | 1982-12-24 | 1982-12-24 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22629182A JPS59117875A (en) | 1982-12-24 | 1982-12-24 | Automatic gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117875A true JPS59117875A (en) | 1984-07-07 |
| JPH0345954B2 JPH0345954B2 (en) | 1991-07-12 |
Family
ID=16842906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22629182A Granted JPS59117875A (en) | 1982-12-24 | 1982-12-24 | Automatic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117875A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287273A (en) * | 1987-05-06 | 1988-11-24 | アールシーエー トムソン ライセンシング コーポレイシヨン | Automatic gain controller in video signal processor |
-
1982
- 1982-12-24 JP JP22629182A patent/JPS59117875A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287273A (en) * | 1987-05-06 | 1988-11-24 | アールシーエー トムソン ライセンシング コーポレイシヨン | Automatic gain controller in video signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345954B2 (en) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922474B2 (en) | Shock sound prevention circuit | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| JPS59117875A (en) | Automatic gain control circuit | |
| US5166559A (en) | Servo circuit having variable gain amplifier and temperature compensation characteristics | |
| JPH0211070B2 (en) | ||
| JP2850962B2 (en) | Stereo receiver circuit | |
| US4945415A (en) | Slew enhancement circuit for an automatic frequency control system | |
| JPS628972B2 (en) | ||
| JPS58173982A (en) | Channel selection device | |
| JPH07106935A (en) | Low-voltage precise current switch | |
| JP2001292043A (en) | Variable gain amplifier circuit | |
| JPH0756544Y2 (en) | Video synchronous detection circuit | |
| JP3438951B2 (en) | FM radio receiver | |
| JPS60110021A (en) | Voltage stabilizing circuit provided with low voltage detecting circuit | |
| JPH0427229Y2 (en) | ||
| JP2569190B2 (en) | Gamma amplifier | |
| JPH11298261A (en) | Current balance control circuit | |
| KR920004814Y1 (en) | Rf(radio frequency) automatic gain control circuit | |
| KR0132822B1 (en) | Intermediate frequency system | |
| JPH0528524B2 (en) | ||
| JPS58124320A (en) | Stop signal generating circuit for automatic channel selecting operation of receiver | |
| JPH04157923A (en) | Pll circuit | |
| JP2003179831A (en) | Automatic brightness control circuit for cathode ray tube and display device | |
| JPS63179673A (en) | Agc circuit | |
| JPH10107565A (en) | Transistor circuit |