JPS59117263A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体素子が設けられた複数個の表面領域を
有する半導体本体を具える半導体装置であって、作動状
態で前記の表面領域がほぼ同時に半導体本体の他の部分
に比べて比較的大きなエネルギー消費を行なうようにし
た半導体装置に関するものである。

高エネルギー消費を行なう前記の表面領域は、例えば、
電力トランジスタの一部とすることができ、この電力ト
ランジスタはその熱特性を改善する為に複数個の副（ザ
ブ）トランジスタに細分されている。このような電力ト
ランジスタにおいては、エミッタはしばしば複数個の指
状領域（これら指状領域を以後エミッタ指状部と称する
）の列を以って構成されており、これらエミッタ指状部
は互いに平行に且つ前記の列の長手方向に対し直角な方
向にトランジスタのベース区域内に延在している。

既知のように、大電流を流すバイポーラトランジスタに
ｄ５いては、エミッタ電流の大部分が、エミッターベー
ス接合のうちベース接点に最も近い部分を経てベース内
に注入される。エミッターベース接合のうちベース接点
からより離れて位置する部分はベース内での電圧損失の
為に全く或いは殆んど有効とならない。エミッタを細分
すれば、大電流の場合でも電流注入表面領域が比較的大
きいエミッターベース接合が得られるような形状のベー
ス接点を得ることができる。この場合ベース接点を例え
ば、エミッタ指状部と噛合された複数のベース接点指状
部の形態にすることができる。

上）ホした種類の電力トランジスタにはしばしばエミッ
タ或いはベース接続部内で抵抗が設けられ、いわゆる゛
二次降服″を防止するようにしている。

この二次降服効果は、エミッターベース接合が局部的に
温度上昇することにより生じるものである。

このような温度上昇が生じる領域では、この湿度上昇が
たとえわずかであっても、エミッターベース接合を通る
エミッタ電流が増大する。これによりエネルギー消費量
を局部的に増大させ、従って温度を更に上昇せしめる。

これによりなだれ現象が生じ、これが降服となり、これ
によりトランジスタを破壊ターるおそれを生じる。例え
ば抵抗をトランジスタのエミッタ通路内に設ける（エミ
ッタ指状部に接続する〉と、いかなる局部的な温度上昇
が生じ、これと関連する最初の電流の増大が生じる場合
でも、エミッターベース接合にまたがる順方向電圧、従
ってこのエミッターベース接合を流れるエミッタ電流が
減少するようになる。

トランジスタを作動せしめうる全作動範囲に亘って二次
降服を最適に防止する為には、比較的大きな抵抗が必要
である。しかし、電流を大きくし、同時に抵抗による電
圧降下を低くする必要がある場合のように、抵抗の値を
可成り低く制限する必要があるような作動状態がしばし
ばある。従って一般に、トランジスタの極めて特別な作
動条件に合わけて所定の抵抗値を選択する場合には、他
の作動条件の下ではトランジスタの最適作動が保証され
ない。

パ二次降服″の重要な原因は、作動中にトランジスタに
得られる温度分布が不均一になるということにあるとい
うことを確かめた。また例えば特別な手段を講じなけれ
ば、トランジスタの温度は中央におけるよりも周辺にお
いて低くなるということを確かめた。従って、″二次降
服″は一般にｉ〜ランジスタの中央部におけるよりもむ
しろ周辺部において生じる。米国特許第３７０４３９８
号明細書において既に、上述したことと関連してトラン
ジスタの中央部における隣接エミッタ指状部間の釦頭ヲ
トランジスタの周辺部における隣接エミッタ指状部間の
距離よりも大きくすることが提案されている。エミッタ
指状部間の距離、従って種々のエミッタ指状部間の熱抵
抗値を適当に選択づることにより、トランジスタにおけ
る温度分布が良好となりうる。

本願出願人に係るオランダ国特許出願第７７０５７２９
号明細書（特開昭５３−１４５５８１号公報参照）には
、半導体装置が占める空間を小さくした他の解決策が記
載されている。この場合、エミッタ指状部の長さを異な
らせ、これらエミッタ指状部におけるエネルギー消費量
を互いに等しくせず、トランジスタ全体に亘る温度分布
を長手方向くエミッタ指状部に対し直角な方向）におい
て改善することにより、トランジスタの温度変化をより
一層均−にしている。

上述したように、高置ノｊの場合トランジスタを複数の
副トランジスタに細分しうる。これらの副トランジスタ
も、エミッタ指状部の長さを等しくせず、例えばエミッ
タ指状部の長さを１−ランジスタの周辺部から中央部の
方向に減少させるようにした構造とすることができる。

しかし、特にトランジスタを多数の副トランジスタに細
分して低電圧で充分な電流容量を得るようにした高置ノ
コトランジスタの場合には、上述した構造にかかわらず
熱的不安定性が生じ、これにより“′二次降服″効宋を
生ぜしめるおそれがあることが実験により確かめられて
いる。数個のエネルギー消費副領域を右づる上述した半
導体装置に関する赤外線測定により、半導体本体全体に
回る温度分布は最適でないということも確かめられてい
る。

この問題の第１の解決策は、エミッタ直列抵抗を用いる
（或いは既に存在するエミッタ直列抵抗を大きくする）
ことであるということが分っている。エミッタ直列抵抗
を用いた場合の欠点は前述した通りである。

他の解決策は、亙いに異なる長さのエミッタ指状部が用
いられている場合に、これらエミッタ指状部の長さを更
に著しく相違させる（例えば中央部のエミッタ指状部を
更に短くする）ことであるということが分っている。し
かし、電流量を同じにする場合、エミッタの全長は同じ
に維持する必要がある為、上述したようにエミッタ指状
部の長さを著しく相違させる（中央部のエミッタ指状部
を知くする）ことにより、副トランジスタの個数を更に
多くする必要があり、これにより半導体本体全体に亘る
温度変化はむしろ劣下してしまう。

本発明の目的は、゛′二次降服″の問題を既知の半導体
装置よりも一層完全に無くした前述した種類の半導体装
置を提供せんとするにある。

本発明は、エネルギーを消費する副領域の相対的な幾何
学的構成を、半導体本体全体に亘ってより一層均−な温
度変化が得られるように選択することにより上述した目
的を達成しうるという事実の認識を基に成したものであ
る。

本発明は、半導体素子が設けられた複数個の表面領域を
有する半導体本体を具える半導体装置であって、作動状
態で前記の表面領域がほぼ同時に半導体本体の他の部分
に比べて比較的大きなエネルギー消費を行なうようにし
た半導体装置において、エネルギー消費量および表面積
がほぼ同じである複数個の表面領域を、半導体本体の２
つの平行な端縁間で、これら表面領域間の距離が互いに
ほぼ等しくなるように、前記の端縁に対し直角な線に沿
って互いに並べて配置し、半導体本体の前記の端縁の領
域で当該端縁に隣接する表面領域から前記の端縁までの
距離を２つの互いに隣接する表面領域間の距１ｉｉ１１
のほぼ半分に等しくしたことを特徴とする。

半導体本体の端縁は実際上、消費されたエネルギーに対
づ−る鏡面（反射面）を構成するという事実の為に、本
発明を明瞭に理解する上で半導体装置の構造が両方の側
に延在しているものと仮定することかできる。従って、
相対距離が一定となるように位置し、寸法およびエネル
ギー消費量が同じとなる表面領域を有する構造の半導体
装置を得る。このようにすることにより均一な温度分布
が得られる。文献”５ｏｌｉｄ　　５ｔａｔｅ　　Ｅｌ
ｅｃｔｒｏｎｉｃｓ”１９７７　、　Ｖｏｌ、　２０．
１１＋１．　６３５−　６４０゜“Ａ　ｎｏｍａｌｏｕ
ｓ　　ｃｕｒｒｅｎｔ　　ｄｉｓｔｒｉｂｕｔｉｏｎｓ
　　ｉｎｐｏｗｅｒ　　ｔｒａｌｌｓｉｓｔＯｒｓ　ｕ
には、理想的な温度特性を有するトランジスタの数学的
設計に関し、エミッタ指状部を互いに等しい距離だけ離
間させ、外側のエミッタ指状部を端縁から上記の距離の
半分の位置に位置させた１ヘランジスタが記載されてい
る。

本発明の利点は特に、同一のエミッタ指状部を有するト
ランジスタにおける温度弁イｆｆのみが記載されている
理論的−数学的設計を示しているだけである上述した構
造により、比較的高エネルギー消費を行なう数個の表面
領域を有する半導体装置に対する実際的な解決策を与え
るということにある。

更に、半導体結晶の表面積を減少させようとする一般的
な傾向がある為、半導体結晶の端縁を故意゛に外側のエ
ネルギー消費表面領域の端縁から化較的大きな距離の位
置に位置するように選択することにより、種々の表面領
域間の距離を大きくすることは一見欠点であるかのよう
に見える。しかし、−見欠点（表面積の増大）であるか
のように見えるこの手段を講じることにより有利な結果
が得られることを確かめた。実際には、この手段を講じ
ることにより半導体本体全体に亘る温度変化を極めて好
ましいものとし、これにより例えば電力トランジスタの
場合に、゛二次降服″のおそれを可成り減少けしめると
いうことを確かめた。更に、より一層複雑な半導体装置
においては、追加の表面区域を低エネルギー消費の素子
に対し用いることができる。

本発明半導体装置の１好適例では、前記の表面領域が、
表面に隣接する第１導電型のエミッタと、同じく表面に
隣接Ｊ−る、前記の第１導電型とは反対の第２導電型の
ベースと、このベースに隣接する第１導電型のコレクタ
とを有する電力トランジスタの副トランジスタを具えて
おり、エミッタの少くとも大部分を、第１導電型の、エ
ミッタ指状部と称する指状領域の１つの列を以って構成
し、これらエミッタ指状部を互いにほぼ平行で且つ前記
の列の長手方向に対しほぼ直角な方向でベース内に延在
させ、これらエミッタ指状部の長さを互いに異ならせる
。

この手段（この手段自体は前記のオランダ国特許出願第
７，７０５，７２９号明細書から既知である）によれば
、高エネルギー消費を行なう個々の表面領域に対し可成
り均一な温度分布が得られる。従って、温度（熱）安定
性が高まり、更（こ電力トランジスタが作動しうる温度
範囲が可成り広がる。

半導体装置が複数の並列岐路より成る回路を具え、各岐
路が少くとも制御トランジスタと出力トランジスタとを
有し、各制御トランジスタの出力端がそれぞれ出力トラ
ンジスタの入力端に電気的に結合されるようにした場合
に、本発明の半導体装置の熱安定性を更に高めることが
できる。このような半導体装置において熱安定性を高め
る為には、各出力トランジスタをこれが電気的に結合さ
れている制御トランジスタとは異なる制御ｉ〜ランジス
タと一緒に１つの表面領域内に形成することにより、当
該出力トランジスタと上記後者の制御トランジスタとを
最強に熱結合させ、各出力１−ランジスタは好ましくは
これが電気的に結合されている制御トランジスタと最も
弱く熱結合させる。

この熱交差結合の方法（この方法自体は米国特許第３．
９５２，２５８号明細書から既知である）は例えばダー
リントン型の回路に用い、このダ−リン１〜ン回路内の
熱安定性を更に高めるようにすることかできる。

図面につき本発明を説明する。

図面は線図的なものであり、各部の寸法は実際のものに
比例するものではなく、また種々の例で対応する部分に
は一般に同一符号を付した。

第１図の半導体装置１は半導体本体２を有し、この半導
体本体にはその主表面に数個の副領域３が形成され、こ
れら副領域の表面積はほぼ同じとする。これら副領域３
内には、はぼ同じ量のエネル−１゛−を消′ｆ！する電
子回路を半導体素子（図示せず）を以って形成する。

各副素子にＪ５　ｔプるエネルギー消費量が同じである
場合、各副素子自体のエネルギー消費によるこの副素子
内の温度の増大は互いにほぼ同じとなる。

所定の方向で見ると、例えば第１図の■−■線に治って
見ると、隣接素子による温度の増大は少ないが各副領域
に対しては同じとなる。文献”３ｏｌｉｄ　　３ｔａｔ
ｅ　　Ｅｌｅｃｔｒｏｎｉｃｓ”、　１９７７゜Ｖｏｌ
、　２０．１）ｌ）、　　６３５−６４０．　　”Ａｎ
ＯＩＩｌａｌＯＵＳｃｕｒｒｅｎｔ　　　ｄｉｓｔｒｉ
ｂｕｔｉｏｎｓ　　　ｉｎ　　ｐｏｗｅｒｔｒａｎｓｉ
ｓｔｏｒｓ　＋＋においては、エミッタ指状部を等しい
間隔で配置した理想的なトランジスタ構造の場合に一次
元の温度分布が計算されている。寸なわら、隣接のエミ
ッタ指状部間およびより一層離れたエミッタ指状部間の
熱結合度を種々の値にした場合について温度分布が計算
されている。この計算によれば第２図にライン７で示す
ような温度変化が得られる。

この理論的な考察によれば、反則原理が用いられている
。すなわち、２つの端縁を２つのエミッタ指状部間の中
間に常に位置するように選択覆ることによりエミッタ指
状部を無限の列としたトランジスタを以って半導体構造
を１けたものとした場合に上述した計算が成立するもの
である。

これと同様な理論が本発明による半導体装置にも当ては
まる。その理由は、■−■線の方向で外側の副領域３と
端縁５との間の距離を２つの副領域３間の距離の半分に
等しく選択する為である。

この点はＩＩ−ＩＩ線に対し直角な方向においても当て
はまる。この場合、２つの副領域３間の距離はｂてあり
、外側の副領域３と端縁６との間の距離はｂ／２である
。距離ａ／２およびｂ７／２は半導体技術における通常
の許容誤差よりも可成り大きくしうる。原理的には、副
領域３の端縁と半導体本体２の端縁５，６との間の距離
を最小に選択することにより、第１図に示す種類の半導
体装置が占める表面積を可成り小さくすることができる
。

これらの距離がそれぞれａ／２およびｂ／２．Ｌりも小
さい場合に、領域３間の距１１１ｔａ　、　ｂを変えな
いと、更に大きな温度の増大が、これら端縁に沿って副
領域内に生じるという事実の為に非対称な温度分布が得
られてしまう。例えば電力トランジスタを細分した場合
には、上述したことにより外側の副１〜ランジスタにお
いて二次降服を生ぜしめてしまう。本発明による手段に
よれば、半導体表面積を犠牲にすることにより製造段階
での不合格率が高くなるも、作動中の不合格率が低くな
り、良好でより信頼性のある半導体装置が得られる。

作動中の信頼性が高くなるという利点は製造段階での不
合格によるわずかな損失を確実に補償づる。

外側の副領域３と半導体本体の端縁５，６との間の距離
は２つの副領域間の距離の半分に正確に等しくするのが
好ましい。しかし、実際には半導体の分断の為の許容誤
差を考慮するという事実の為に、この距離を一般にわず
かに（５μｍ程度）大きく或いは小さくする。この距離
はあまりにも大きくしてはならない。その理由は、この
ようにすると半導体本体の中央が高い温度になる（従っ
て二次降服が生じるおそれがある）非均一温度分布が生
じてしまう為である。しかし、副領域と端縁との間のい
かなる追加の空間も例えば接続１〜ラツク、整合マスク
等のようなエネルギー消費量の低い素子に対して用いる
ことができる。

第３図は、副トランジスタより成りモノリシック集積回
路の一部を形成しうる電力トランジスタを示す平面図で
ある。この集積回路（他の素子は図示しない）は例えば
増幅装置を以って構成でき、この増幅装置では前記の電
力トランジスタを以って増幅器の出力段を構成し、この
増幅器の伯の素子は例えば副１ヘランジスタ間に形成す
る。

増幅装置は、ｐ型珪素基板（第３図の平面図には図示せ
ず）と、その上に堆積したｎ型エピタキシアル珪素層と
を有し通常の集積回路に用いられている形態の半導体本
体２を具えている。半導体本体２の表面４には、主して
酸化珪素より成る表面安定化絶縁層が被覆されており、
この絶縁層には、半導体本体２或いはその一部に接点を
形成すべき領域で孔があけられている。

各副１ヘランジスタは本体２の表面４に隣接するｎ形エ
ミッタ８と、同じく表面に隣接するｐ型ベース９と、本
例では同じく表面に隣接するコレクタとを具えている。

コレクタは、エピタキシアル層の一部と、エピタキシア
ル層および基板間に形成した低オーム抵抗の埋込ｎ型コ
レクタ区域と、表面からこの埋込区域内に延在するｎ型
コレクタ接点区域１０とを有している。

最大１法のエミッタ表面（キャリア放出面）を得る為に
、エミッタを指状領域の列に細分する。

これらの指状領ｌ或を以後エミッタ指状部と称する。

区別の為にエミッタを表わす符号８にサフィックスａ、
ｂ、ｃ、ｄ、ｅを付して表わしたこれらエミッタ指状部
は、互いに平行に延在させるとともに、ベース９の列ａ
、ｂ、ｃ、ｄ、ｅに対しほぼ直角な方向に延在させる。

コレクタ直列抵抗を低くする為に、ベース９を或いはそ
の少くとも能動または真性部分を多数の副区域に細分す
る。これらの副区域を互いに区別する為に、個々の副区
域の符号９に、第３図で左側から右側に向けてサフィッ
クスａ、ｂ、ｃ、ｄ。

ｅを付した。各副区域９　．９　．９　．９’。

９°内には、１個のみのエミッタ指状部８　。

ｂ　　　　　　　　　　（１ ８，８°、８．８　が位置している。

上記のベースには、通常の接点窓を経てベース副区域９
〜９　に被着した適当な金属、例えばアルミニウム或い
は金属の組合せより成る複数個のベース接点指状部１１
を設ける１、これらベース接点指状部１１は、第３図の
面の上方から見て、本体２の表面４上でエミッタ指状部
に対しほぼ平行に延在させ、これらベース接点指状部を
これらと同じ金属より成る共通ベース接点部分１２によ
り相互接続する。ベース接点指状部１１は、ベース指状
部９ａ、９ｂ、９Ｃ，９ｄ、９ｅのベース測置１＋ｉｌ
：隣接してコレクタ内に設けられたｐ型置域１３と、こ
れら区ｈｉｌｉ１３内に位置しこれら区域１３により１
１型］レクタから絶縁されたｎ型表面区１ｆｉ１４とを
有するいわゆるアンダーパス（下側路）より成る低オー
ム抵抗接続部を経て共通ベース接点部分１２に導電的に
接続しうる。区域１３および１４は半導体装置の製造中
にベース９およびエミッタ８とそれぞれ同時に形成しう
る。従って、本例では、ベースの各副区域は個別のアン
ダーパス１３．１４を経て共通ベース接点部分１２に接
続される。このような構成とすることにより、特に、奇
生容量、特にトランジスタのベースおよびコレクタ間の
奇生容量を比較的低くすることができる１１区Ｖｉ１３
および１４間のｐｎ接合はパス接点側で且つ本例の場合
その反対側でも共通ベース接点部分１２およびベース接
点指状部１１により短絡させる。これらのベース接点指
状部１１にはこの短絡領域で第３図に示すように横方向
突出部１５が設けられている。

コレクタには表面で、多数のコレクタ接点指状部１７を
有するコレクタ接点１６を設ける。これらコレクタ接点
指状部１７はベース指状部９．９　。

９°、９．９　間に位置するコレクタの部分と接触して
おり、また表面４上で見てエミッタ指状部８およびベー
ス接点指状部１１と噛合されている。

コレクタ接点指状部１７とコレクタとの間の接点領域に
は通常多量にドーピングしたｎ型接点区ｂＩ１．ｉ。

を設ける。

ベース接点およびコレクタ接点（１１，１２，１６゜１
７）は第３図の平面図において実線および破線で示され
ており、第３図の左下半部では斜線を付して示している
。共通ベース接点部分１２がアンダーパス１３．１４と
接触している領域は第３図にＸ印を付しである。

図示の構造では、各エミッタ指状部８は上側から見てベ
ース接点指状部１１とコレクタ接点指状部１７との間に
位置している。エミッタにはエミッタ接点１８を設ける
。このエミッタ接点を第３図に−点鎖線で示づ。エミッ
タ接点１８は多数のエミッタ接点指状部１９を有してお
り、これらエミッタ接点指状部はベース接点指状部１１
およびコレクタ接点指状部１７と噛合させる。通常の状
部により製造しうろこのようなトラジスタのより一層詳
細な説明に関しては、前述したオランダ国特許出願第７
゜７０５．７２９号（特開昭５３−１４５５８１号公報
）明細書を参照しろる。

第３図の平面図には、大型トランジスタの４個の副トラ
ンジスタ３１．３２．３３．３４が示されており、副１
〜ランジスタ３１および３２の表面領域のみが完全に示
されている。今、外側のエミッタ指状部８　。

８°の端縁をエネルギー消費領域の端縁とみなす場合に
は、副トランジスタ３１および３３のエネルギー消費副
領域はａに等しい相対距離にある。寸なわら、この距離
は副トランジスタ３３のエミッタ指状部８　と副トラン
ジスタ３１のエミッタ指状部８　との間の距離である。

実際にトランジスタのエネルギー消費の大部分はエミッ
タ指状部の領域で生じる為、上述した仮定は正Ｌ／いも
のである。

本発明によれは、半導体本体２の端縁５をトランジスタ
３１のエミッタ指状部８　の端縁から距離ａ／２の位置
に位置させる。このようにりることにより、半導体本体
２の全体に亘って好ましい温度変化が得られる。

エネルギー消費領域間およびこれらエネルギー消費領域
と端縁５，６との間の部分は必ずしも利用しない状態に
維持する必要はない。本例では、エミッタ接点１８を副
トランジスタ３１および３２の周りに配置し、副トラン
ジスタ３１．３２．３３および３４間の表面上には共通
ベース接点部分１２およびコレクタ接点１６の延長部を
設け、これらの延長部を例えばポンディングパッドとし
て作用させうるようにする。これらの位置には所望に応
じエネルギー消費量が比較的低い他の素子を形成するこ
ともできる。

第３図から明らかなように、エミッタ指状部８の長さは
、副トランジスタの端縁からその中心に向って減少する
。これにより、個々のエネルギー消費副領域内の各副ト
ランジスタに対しこの副領域内でより均一なエネルギー
消費作動が得られ、これにり半導体本体全体に亘って好
ましい温度変化が得られる。

製造に当っては、いわゆるスクライブ線に沿ってスクラ
イブし、分断することにより１個の半導体ウェファから
数個の半導体本体２が得られる。

スクライブ線の誤差の為に、端縁５は一般にエミッタ指
状部８°から正確に距１３１ｔａ／２の位置に位置しな
い。一方、この距離はあまりにもずらしてはならない。

その理由は、この距離があまりにもずれると、本発明の
着想が当てはまらなくなる為である。実際には、この距
離のずれは多くとも１０μｍ程度である。

第４図はダーリントン回路２０を示し、このダーリント
ン回路２０は２つの副岐路を有し、各副岐路もダーリン
トン回路を有する。トランジスタ２１および２３はダー
リントン回路を構成し、同様にトランジスタ２２および
２４もクーリントン回路を構成する。この回路では、ト
ランジスタ２１．２２．２３および２４のコレクタがす
べて相互接続されている。トランジスタ２１のエミッタ
はトランジスタ２３のベースに接続され、トランジスタ
２２のエミッタはトランジスタ２４のベースに接続され
ている。トランジスタ２３および２４のエミッタは相互
接続され、トランジスタ２１および２２のベースは入力
端子２５に接続されている。これらのトランジスタは、
制御トランジスタ２１が出力トランジスタ２４と強く熱
結合され、制御トランジスタ２２が出力トランジスタ２
３と強く熱結合されるように配置する（この原理が熱交
差結合の原理である）。

２つの出力トランジスタおよび２つの制御１−ランジス
タのエネルギー消費量は原理的に同じである。

従って、この回路の一実施例を線図的に示す平面図の第
５図において、トランジスタ２１および２４を有する表
面領域（副領域）３はトランジスタ２２および２３を有
する表面領域３とほぼ同じエネルギー消費量およびほぼ
同じ表面積を有する。本発明によれば、これらの領域３
を相対距離ａで配置し、領域３と半導体本体２の端縁５
との間の距離をａ／２とする。従って、半導体本体全体
に亘って均一な温度変化が得られる。

上述した熱交差結合により半導体装置の熱安定性が一層
高まる。今、出力トランジスタ２３のコレクタ電流が増
大するものとする。この場合、半導体装置を流れる電流
が一定である為、出力トランジスタ２４のコレクタ電流
は減少する。従って、出力トランジスタ２３におけるエ
ネルギー消費量は増大し、出力トランジスタ２４におけ
るエネルギー消費量は減少する。副領域３内での熱結合
の為に、制御トランジスタ２２の温度は増大し、制御ト
ランジスタ２１の温度は減少する。従って、トランジス
タ２１および２３のベース−エミッタ接合の直列回路が
トランジスタ２２および２４のベース−エミッタ接合の
直列回路に対し並列に接続されているという事実が無け
れば、制御トランジスタ２２のベース−エミッタ電圧が
減少し、制御トランジスタ２１のベース−エミッタ電圧
が増大するであろう。しかしこの並列回路の為に、トラ
ンジスタ２１のコレクタ電流が減少し、トランジスタ２
２のコレクタ電流が増大するような電流変化により副領
域３間の温度変化が補償される。従って、負帰還が達成
され、これによりトランジスタ２３のコレクタ電流の増
大を制限する。この負帰還はトランジスタ２４のコレク
タ電流が増大する場合にも達成される。従って、双方の
並列岐路は安定な温度および電流分布を達成する。この
熱交差結合のより詳細な説明に関しては、前述した米国
特許第３．９５２．２５８号明細書を参照しうる。

本発明は上述した例のみに限定されず、幾多の変更を加
えうること勿論である。例えば、副領域間の相対距離を
異なる列同志で必ずしも同じにする必要はない。例えば
、副領域が電子回路の出力トランジスタの副トランジス
タを有している場合には、１つ以上の列における相対距
離をより一層大きく選択することにより、この電子回路
の、エネルギー消費量が比較的低い部分を実現しうる表
面を自由に形成しうるようになる。更に、第３図につき
説明したのとは異なる半導体装置の製造方法を用いるこ
ともできる。

【図面の簡単な説明】

第１図は、本発明による半導体装置の一例を示す゛線図
的平面図、 第２図は、第１図のＩＩ−ＩＩ綿線上見た作動中の温度
変化を示す線図、 第３図は、本発明による電力トランジスタを線図的に示
す平面図、 第４図は、ターリントン回路を示す回路図、第５図は、
本発明による半導体装置における半導体表面上での第４
図のダーリントン回路の副素子の配置を示す線図である
。 １・・・半導体Ｂ屓２・・・半導体本体３・・・副領域
　　　　　４・・・２の表面５．６・・・端縁　　　　
　８・・・エミッタ９・・・ベース　　　　　１０・・
・コレクタ接点区域１１・・・ベース接点指状部 １２・・・共通ベース接点部分 １３・・・ｐ型置域　　　　１４・・・ｎ型表面区域１
５・・・１１の横方向突出部 １６・・・コレクタ接点　　１７・・・コレクタ接点指
状部１８・・・エミッタ接点　　１９・・・エミッタ接
点指状部２０・・・ダーリントン回路 ３１、３２．３３．３４・・・副トランジスタ。 特許出願人　　　エヌ・べ−・フィリップス・フルーイ
ランペンファブリケン Ｌ−Ｅ 輿 ミ　　　　　　　　　　　匡

Claims (1)

1. 【特許請求の範囲】 １、半導体素子が設けられた複数個の表面領域を有する
   半導体本体を具える半導体装置であって、作動状態で前
   記の表面領域がほぼ同時に半導体本体の他の部分に比べ
   て比較的大きなエネルギー消費を行なうようにした半導
   体装置にａ３いて、エネルギー消費量および表面積がほ
   ぼ同じである複数個の表面領域を、半導体本体の２つの
   平行な端縁間で、これら表面領域間の距離が互いにほぼ
   等しくなるように、前記の端縁に対し直角な線に沿って
   互いに並べて配置し、半導体本体の前記の端縁の領域で
   当該端縁に隣接する表面領域から前記の端縁までの距離
   を２つの互いに隣接する表面領域間の距離のほぼ半分に
   等しくしたことを特徴とする半導体装置。 ２、特許請求の範囲１記載の半導体装置において、半導
   体本体の端縁に隣接する表面領域から当該端縁までの距
   離を２つの互いに隣接する表面領域間の距離の半分より
   も多くとも１０μｍだけ小さく或いは大きくしたことを
   特徴とする半導体装置。 ３、特許請求の範囲１または２記載の半導体装置におい
   て、半導体本体の端縁と当該端縁に隣接する表面領域と
   の間に、エネルギー消費を行なわない或いはエネルギー
   消費量が低い素子を形成したことを特徴とする半導体装
   置。 ４、特許請求の範囲１〜３のいずれ７〕＼１つに記載の
   半導体装置において、前記の表面領域が、表面に隣接す
   る第１導電型のエミッタと、同じく表面に隣接づ−る、
   前記の第１導電型とは反対の第２導電型のベースと、こ
   のベースに隣接する第１導電型のコレクタとを有する電
   力トランジスタの副トランジスタを具えており、エミッ
   タの少くとも大部分を、第１導電型の、エミッタ指状部
   と称する指状領域の１つの列を以って構成し、これらエ
   ミッタ指状部を互いにほぼ平行で且つ前記の列の長手方
   向に対しほぼ直角な方向でベース内に延在させ、これら
   エミッタ指状部の長さを互いに異ならせたことを特徴と
   する半導体装置。 ５、特許請求の範囲４記載の半導体装置において、エミ
   ッタ指状部の長さを副トランジスタの端縁からこの副ト
   ランジスタの中央に向って減少させたことを特徴とする
   半導体装置。 ６、特許請求の範囲１〜３のいずれか１つに記載の半導
   体装置において、半導体装置が複数の並列岐路より成る
   回路を具えており、各岐路が少くとも制御トランジスタ
   と出力トランジスタとを有しており、各制御トランジス
   タの出力端がそれぞれ出力トランジスタの入力端に電気
   的に結合されており、各出力トランジスタをこれが電気
   的に結合されている制御トランジスタとは異なる制御ト
   ランジスタと一緒に１つの表面領域内に形成することに
   より、当該出力１〜ランジスタと上記後者の制御トラン
   ジスタとを最強に熱結合させ、各出力１〜ランジスタは
   好ましくはこれが電気的に結合されている制御トランジ
   スタと最も弱く熱結合させたことを特徴とする半導体装
   置。 ７、特許請求の範囲６記載の半導体装置において、前記
   の制御トランジスタと、これに関連する出力トランジス
   タとの間に、これらがダーリントン回路を構成するよう
   な電気結合を行なったことを特徴とする半導体装置。