JPS59117124A - 配線パタ−ンの形成方法 - Google Patents

配線パタ−ンの形成方法

Info

Publication number
JPS59117124A
JPS59117124A JP22583182A JP22583182A JPS59117124A JP S59117124 A JPS59117124 A JP S59117124A JP 22583182 A JP22583182 A JP 22583182A JP 22583182 A JP22583182 A JP 22583182A JP S59117124 A JPS59117124 A JP S59117124A
Authority
JP
Japan
Prior art keywords
layer
wiring
metal
resist
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22583182A
Other languages
English (en)
Inventor
Kazuo Toda
和男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22583182A priority Critical patent/JPS59117124A/ja
Publication of JPS59117124A publication Critical patent/JPS59117124A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は配線パターンの形成方法r(関するものであシ
、特に記録層を選択的に配化して、得られた該酸化層を
マスクとしてエツチングし配線パターンを形成する方法
に関するものである。
(2)技術の背双 一般的に、半尋体基板(ウェー・)全曲に例涜された一
極材別を込択的に除去してb1望の配線パターン全形成
する時は、該電極伺相面に選択的にマスクを抜法し、化
学薬品中で除去するウェットエツチング法又はガスグラ
ダマ中で除去するドライエツチング法が用いられる。
(3)従来技術と問題点 従来、好感度なネガレノストをマスク材料として配線パ
ターンを形成しようとした砲台、2ンよいし3.5ミク
ロン程度の解像性がが限界でり9、それ以上、例えは1
.5ミクロン柱度の解1p性は得られなかった。このよ
うなネガレジストを用いては得られない微細パターンを
形成するに(は、解像性の良い7ぎジレノストを用いれ
は侑ることが出来る。
又1μないしはツブミクロン領域では電子線露光等が用
いられる。この場合でもネがl/シストよシボジレノス
トの解像性がより優れている。
(4)発明の目的 本発明は上記のように解像性の優れたポジレジストを用
いて微細な配蔵パターンを提供しようとするものでメジ
、特に耐ドライエ1.テング注に劣る↑L子紗用ボルノ
ストを用いて微細配線を形成するのに不動である。
(5)発明のに成 不発り」の目的は半導体基板上に金属(配線)層を形成
し、眩毎11)(配線)層」二にレジストお松属し、次
に露光し、81i!曹することによって微細なL・シス
トパターンを形成し、次に該レジストのノやターニング
によって露出した金ス・鳴J會入m」に岐累イオンビー
ム足照射して酸化せしめることにより、該金槌表向層を
該金后5の11夕化股層に友化せしめ、該酸化膜層をマ
スクとしてドライエツチングすることを特徴とするF”
jjL線パターンのりしQ’7方伝によって達成される
すなわち本発明で(dレノストん1を配線パターン形成
のマスク材料とぜす、単に飼細なレジスト・?ターンを
形j或し、そのパターンによって形成された館(惹)を
利用するものであって、血出され1こ半導体基板上の金
属配線層を該レジン) i9ターンの溝を介して酸化し
、生成された酸化膜層をマスクとしてドライエツチング
することによって自己線パターンを形成するのである。
本発明において使用するレノストはポジレジストである
のが微細な配線・ぐターンを形成するフこめに好丑しい
更に本発明におけるドライエツチングとして、プラズマ
エツチング待(・′こ対V別1a紘全由い7こリアクテ
ィブイオンエツチングか好暫しい。
(6)発りj」の実施例 」以下木ジらヴ」の実施例を図11」に基ついて説明す
る。
第1図から第51迄は本さ、:l明に係る1つの東bi
例を説す]する/ζめの概略工程断面図である・シリコ
ンシ^板1上にアルミニウム(A’/−)金属層2を約
1ミクロンの)♀みに蒸膚−せしめ、該At金属層2上
に例えはprAMA(ポリメチルメタリソレート)のボ
ッレノスト3をスピンコード法によ’n塗布fる。かか
る状態を第1図に示す。
次にし、月?ジレジヌト3を18子線露光技術によって
約0.5ミクロンのラインアンドスペースのレジストパ
ターンを札゛た。かかる状態を第2図に示す。
なお第21Zl中にライン及びスペースをそ几ぞれL及
びSで示ず・ 次に・1り〕られたレノストパターンの74−ス(rl
’+E+ ) *介して蕗出し/ヒAt金属層表面2′
に酸素イオン(φ[42図A)をイオン注入によって打
ち込む。
その力11速電圧は初め1QkeV次に4QkeVの2
段階で1丁ないドーズ量はそれぞれ1o 17 、+駆
−2で行なっグヒ。その結果、Atの酸化膜4の厚さは
約1000〜1500X程度になった。かかる状態を第
3図に示す。
次に第3図に示さtたレノスト3をプラズマアッシング
によって除去する。かかる状態を第4図に示す。
次に第3図において形成されたA7の酸化膜4をマスク
にしそして四塩化炭素(CCt4)ガスをエッチャント
としてAt金属層2をプラズマエツチングによって除去
する。グラズマエッテング処理の条件としてはガス圧0
.1トール、′電力500 Wで約10分間行ない、約
1μmの厚みのAt金属層をパターニングせしめ、At
配線パターン2aを形成した。かかる状態を第5図に示
す。
本実施例において解像性の良いボッレノストヲ用いてい
るのでその解像性をその丑ま金属配線パターンに応用可
能である。本実施例のアルミニウムその他モリブデン、
タングステン、等の金属配線を形成する種々の金属は酸
化せしめられるとプラズマエツチング、リブクティブイ
オンスパyタエッチング等のドライエッチングレートカ
樋’+ 115〜1/20と低下するので酸化されてい
ない金属層が先にエツチングされ、酸化膜形成された金
属層が残存することになる。このよう((シて閂己線パ
タ−ン力〕形成される。
(7)発明の効果 以上の祝(刀から本発明によれはポジレジストを用いで
、又レノストの面1エツチング性を考慮せずに微細72
:配線パターンを形成することが出来る。
4Iλイ1面の1.・101′(な説明第1図から第5
1迄は本発明に係る1つの実施例を説明するための仏を
略工程1(シ1面図である。
■・・・シリコン基板、2・・・A7金属層、2a・・
・At配線パターン、2′・・・露出したA、a金属)
會衣面、3・・・7」?ルノスト、4・・・A7の酸化
膜。
・侍許出願人 富士辿株式会社 竹1if−出ル11代乃1人 弁理± 1t  木   朗 弁、1.!lI1士  西  鵠  和  之弁理士 
 内  1) 幸  男 −ffJψ士  山  口  昭  2第1図 第3図

Claims (1)

  1. 【特許請求の範囲】 1、 十zJモ“什基板上に金属(配線文治を形成し、
    該金Jt・(でl′I1.′縁)層上に17ノストを被
    着し、次に露光し、現i=’ することによって微細な
    レジストパターンケ形欣し、次に該レノストのパターニ
    ングによっでj、・1−出した全組)’jJ秋而に面素
    イオンを照射してj1ン化せしめることにより酸化膜層
    を形成し、該1)支化Ii、’、l冒をマスクとしてド
    ライエツチングすることを4」仏とする配線ノぐターン
    のノし取方法。 2−  ij!J ff1Lニレジストとしてポジレジ
    ストを1更用することをq1旬tとするl清fr#Nj
    求の争巳囲訝L1項d己鴨のカフ2<〇 ’  l」!」iピj4rL出した金J’:4層オ七面
    の数比2、歌集イオンをm u(2金シゴ)表面に打ち
    込むことによって行なうことを特徴とする特♂f’Br
    i求の範囲第1項記載の方法。 4−  HtJij已ドライニドライエツチングズマエ
    2.チングによって行なうことを特徴とする特許請求の
    範囲第1項記載の方法。
JP22583182A 1982-12-24 1982-12-24 配線パタ−ンの形成方法 Pending JPS59117124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22583182A JPS59117124A (ja) 1982-12-24 1982-12-24 配線パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22583182A JPS59117124A (ja) 1982-12-24 1982-12-24 配線パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS59117124A true JPS59117124A (ja) 1984-07-06

Family

ID=16835488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22583182A Pending JPS59117124A (ja) 1982-12-24 1982-12-24 配線パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59117124A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534341A (zh) * 2018-07-31 2021-03-19 豪雅镜片泰国有限公司 光学产品及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496370A (en) * 1978-01-13 1979-07-30 Mitsubishi Electric Corp Mask forming method
JPS563679A (en) * 1979-06-22 1981-01-14 Mitsubishi Electric Corp Formation of metallic pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496370A (en) * 1978-01-13 1979-07-30 Mitsubishi Electric Corp Mask forming method
JPS563679A (en) * 1979-06-22 1981-01-14 Mitsubishi Electric Corp Formation of metallic pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534341A (zh) * 2018-07-31 2021-03-19 豪雅镜片泰国有限公司 光学产品及其制造方法

Similar Documents

Publication Publication Date Title
JPH05241348A (ja) パタン形成方法
JPH0160940B2 (ja)
US6136723A (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
EP0348962B1 (en) Fine pattern forming method
JPS59117124A (ja) 配線パタ−ンの形成方法
Fulton et al. New approach to electron beam lithography
US4772539A (en) High resolution E-beam lithographic technique
JPH0466345B2 (ja)
JPH09111499A (ja) 超硬鋼板材のパターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3422428B2 (ja) 微細加工レジストパターンの形成方法
KR100258803B1 (ko) 반도체 소자의 미세 패턴 형성방법
JPH0794477A (ja) ドライエッチング方法
JP3078164B2 (ja) 微細加工方法
JPS59128540A (ja) フオトマスク
JP2752022B2 (ja) 微細パターン形成方法
KR100235936B1 (ko) 레지스트 패턴형성방법
JPS594024A (ja) 有機質絶縁膜における貫通孔の形成法
EP0525721A1 (en) High resolution lithography method
JPH02976A (ja) 微細パターン形成方法
JPH10178018A (ja) 半導体装置の製造方法
JPH10207044A (ja) 荷電ビーム露光用透過マスク
RU2111576C1 (ru) Способ формирования фотолитографического рисунка в пленке двуокиси кремния на рельефной поверхности кремниевой пластины
JPS61256632A (ja) 微細パタ−ン形成方法
KR940005621B1 (ko) Sog층의 크랙 방지용 다층감광막 제조방법