JPS5911284B2 - FM/AM/demodulation circuit - Google Patents
FM/AM/demodulation circuitInfo
- Publication number
- JPS5911284B2 JPS5911284B2 JP7134075A JP7134075A JPS5911284B2 JP S5911284 B2 JPS5911284 B2 JP S5911284B2 JP 7134075 A JP7134075 A JP 7134075A JP 7134075 A JP7134075 A JP 7134075A JP S5911284 B2 JPS5911284 B2 JP S5911284B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- demodulation
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
この発明は、二重平衡差動増幅形式によるFMおよびA
M復調回路において、直流的なバイアス操作により復調
回路をFMあるいはAM用に切り替えるようにしたFM
/AM復調回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION This invention provides FM and A
FM in which the demodulation circuit is switched to FM or AM using DC bias operation in the M demodulation circuit.
/AM demodulation circuit.
差動増幅回路を組合せて構成した二重平衡形差動増幅回
路は、その有用性の,ため低周波回路から高周波回路ま
で広く応用されている。Due to its usefulness, a double-balanced differential amplifier circuit constructed by combining differential amplifier circuits has been widely applied from low frequency circuits to high frequency circuits.
被変調波から希望の低周波信号を得る復調回路への応用
は、この回路への被変調波の与え方により基本的な回路
構成は同じでFM信号にもAM信号にも適用できる。Application to a demodulation circuit that obtains a desired low frequency signal from a modulated wave can be applied to both FM and AM signals with the same basic circuit configuration depending on how the modulated wave is applied to this circuit.
この復調形式では同調回路を簡略にする利点もある。This demodulation format also has the advantage of simplifying the tuning circuit.
たソし、優れた復調特性を得るためには、一般に二重平
衡差動増幅回路を構成する各素子の特性が揃っているこ
とが必要である。However, in order to obtain excellent demodulation characteristics, it is generally necessary that the characteristics of each element constituting a double-balanced differential amplifier circuit be the same.
半導体集積回路においては特性の揃った素子が個別部品
に比べて容易に得られるので、回路形式の利点ともあわ
せ多用されて℃・る。In semiconductor integrated circuits, elements with uniform characteristics can be obtained more easily than individual components, so they are often used in conjunction with the advantages of the circuit format.
しかし、FM復調とAM復調との基本的7よ回路構成は
、能動素子に関しては同じであるが、AM復調では同位
相復調のため同調回路が不要であるのに対して、FM復
調では被変調波の立相をずらせるための移相回路として
同調回路が必要であるため、同一回路を用いて両信号の
復調を行うには、この同調回路を切り替える必要がある
。However, although the basic circuit configurations of FM demodulation and AM demodulation are the same in terms of active elements, AM demodulation does not require a tuning circuit due to in-phase demodulation, whereas FM demodulation does not require a tuning circuit. Since a tuning circuit is required as a phase shift circuit to shift the rising phase of the wave, it is necessary to switch this tuning circuit in order to demodulate both signals using the same circuit.
しかし、実際の使用にあたり同調回路から切替スイッチ
まで配線をのばして切り換えることは、一般に同調回路
のQを高く保つ必要があること、スイッチに高周波信号
電流が流れること、あるいは周辺回路との相互作用など
のことを考慮した場合望ましくない。However, in actual use, extending the wiring from the tuning circuit to the changeover switch for switching generally requires keeping the Q of the tuning circuit high, high-frequency signal current flowing through the switch, and interactions with peripheral circuits. This is not desirable when considering the following.
この発明は二重平衡差動増幅形のFM/AM復調回路に
おいて、電子スイッチ回路を用いて直流バイアス変化に
より復調回路の切替えを行い上記の欠点を解消したもの
である。The present invention solves the above-mentioned drawbacks in a double-balanced differential amplification type FM/AM demodulation circuit by using an electronic switch circuit to switch the demodulation circuit by changing the DC bias.
以下図面によりこの発明を説明する。The present invention will be explained below with reference to the drawings.
第1図,第2図はこの発明の一実施例を示すもので、第
1図はブロック図、第2図は回路図である。1 and 2 show an embodiment of the present invention, with FIG. 1 being a block diagram and FIG. 2 being a circuit diagram.
以下トランジスタにはNPN型のものを用いて説明を行
う。The following explanation uses an NPN type transistor as the transistor.
なお、第1図中の符号は後述する第2図と対応させるた
めとびとびの符号となっている。It should be noted that the reference numerals in FIG. 1 are given at random in order to correspond to those in FIG. 2, which will be described later.
第1図において、1は入力端子で、FMおよびAMの被
変調波が加わる。In FIG. 1, 1 is an input terminal to which FM and AM modulated waves are applied.
この入力端子1は増幅(リミツタ回路)31の2つの入
力端子のうちの一方に接続される。This input terminal 1 is connected to one of two input terminals of an amplifier (limiter circuit) 31.
増幅段31の出力は増幅段41の入力に接続される。The output of amplifier stage 31 is connected to the input of amplifier stage 41.
増幅段31の2つの入力の直流電圧は互に等しくなる回
路構成にする。The circuit configuration is such that the two input DC voltages of the amplification stage 31 are equal to each other.
この増幅段31の段数は任意である。The number of stages of this amplification stage 31 is arbitrary.
増幅段41の出力は接続点aにおいて、第1のトランジ
スタ15のベース、コンデンサ22の一端、および抵抗
器44の一端に接続される。The output of the amplification stage 41 is connected to the base of the first transistor 15, one end of the capacitor 22, and one end of the resistor 44 at a connection point a.
抵抗器44の他端は緩衝回路61の入力および増幅段3
1のもう一つの入力に接続され、増幅段31および41
の直流負帰還回路を構成する。The other end of the resistor 44 is connected to the input of the buffer circuit 61 and the amplifier stage 3.
1 and the amplifier stages 31 and 41
This constitutes a DC negative feedback circuit.
抵抗器44と緩衝回路610入力との接続点と接地Eと
の間には、コンデンサ39が接続される。A capacitor 39 is connected between the connection point between the resistor 44 and the input of the buffer circuit 610 and the ground E.
緩衝回路61の出力は接続点bにおいてコンデンサ22
の他の一端、第5のトランジスタ19のベース、スイッ
チ回路71aの一方の接点、2端子からなる移相回路2
3にそれぞれ接続される。The output of the buffer circuit 61 is connected to the capacitor 22 at the connection point b.
the other end, the base of the fifth transistor 19, one contact of the switch circuit 71a, a phase shift circuit 2 consisting of two terminals;
3, respectively.
移相回路23の他端は接地Eされる。The other end of the phase shift circuit 23 is grounded E.
スイッチ回路71aは等価的に1回路2接点からなり、
共通接点(極)は接地され、残りの接点は緩衝回路61
の出力および第6のトランジスタ20のベースに接続さ
れる。The switch circuit 71a is equivalently composed of one circuit and two contacts,
The common contact (pole) is grounded, and the remaining contacts are connected to the buffer circuit 61
and the base of the sixth transistor 20.
緩衝回路61の入力は入力端子1に接続される。The input of buffer circuit 61 is connected to input terminal 1 .
スイッチ回賂71aの2接点は、一方が開放(短縮)の
ときは他方が短絡(開放)の関係にある。The two contacts of the switch circuit 71a are in a relationship such that when one is open (shortened), the other is short-circuited (open).
スイッチ回路71aは1駆動回路7lbにより駆動され
る。The switch circuit 71a is driven by the 1 drive circuit 7lb.
駆動回路7lbの入力77はFMおよびAM用の切替ス
イッチ81の共通接点に接続される。An input 77 of the drive circuit 7lb is connected to a common contact of a changeover switch 81 for FM and AM.
スイッチ81は1回路2接点からなり、2接点の内1接
点は直流電圧源VDに他方は直流電圧源VEに接続され
る。The switch 81 consists of one circuit and two contacts, one of which is connected to a DC voltage source VD and the other to a DC voltage source VE.
第5及び第6のトランジスタ19および20のエミソタ
は互に接続され、さらに第7のトランジスタ21のエミ
ツタも第5のトランジスタ19のエミツタに接続され、
その接続点と接地Eの間には制御された電源、例えば定
電流源10が接続される。The emitters of the fifth and sixth transistors 19 and 20 are connected to each other, and the emitter of the seventh transistor 21 is also connected to the emitter of the fifth transistor 19,
A controlled power source, for example a constant current source 10, is connected between the connection point and ground E.
第5〜第7のトランジスタ19〜21は第3の差動増幅
回路を構成しているものである。The fifth to seventh transistors 19 to 21 constitute a third differential amplifier circuit.
そして、トランジスタ21のベースは第5のトランジス
タ19のベースと同じ直流電立をもつ電圧源Vcに接続
される。The base of the transistor 21 is connected to a voltage source Vc having the same DC voltage as the base of the fifth transistor 19.
第5のトランジスタ19と第6のトランジスタ200ベ
ース電位も同シになるように緩衝回路61と51の構成
を決めておく。The configurations of the buffer circuits 61 and 51 are determined so that the base potentials of the fifth transistor 19 and the sixth transistor 200 are also the same.
第5と第6のトランジスタ19と20のコレクタは互に
接続され、さらに第1の差動増幅回路を構成スる第1と
第2のトランジスタ15と17のエミンタに接続される
。The collectors of the fifth and sixth transistors 19 and 20 are connected to each other and further connected to the emitters of the first and second transistors 15 and 17 forming the first differential amplifier circuit.
第7のトランジスタ21のコレクタは第2の差動増幅回
路を構成する第3および第4のトランジスタ1−6およ
び18のエミソタに接続される。The collector of the seventh transistor 21 is connected to the emitters of the third and fourth transistors 1-6 and 18 forming the second differential amplifier circuit.
第2のトランジスタ17および第4のトランジスタ18
のペースは互に接続され、その接続点は同じ直流電位を
もつ電圧源vBに接続される。Second transistor 17 and fourth transistor 18
The paces of are connected to each other and their connection points are connected to a voltage source vB with the same DC potential.
第1のトランジスタ15と第4のトランジスタ18のコ
レクタは出力端子2において互に接続される。The collectors of the first transistor 15 and the fourth transistor 18 are connected to each other at the output terminal 2.
出力端子2から抵抗器11を介し電碇源vAに接続され
る。The output terminal 2 is connected to the power source vA via a resistor 11.
出力端子2と電圧源vAとの間にはコンデンサ13が接
続される。A capacitor 13 is connected between the output terminal 2 and the voltage source vA.
上記抵抗器11およびコンデンサ13はそれぞれ負荷抵
抗およびローバスフィルタの役割りを有する。The resistor 11 and capacitor 13 function as a load resistance and a low-pass filter, respectively.
同様に第3のトランジスタ16と第2のトランジスタ1
7のコレクタは出力端子3において互に接続され、この
出力端子3と電圧源vAとの間には、負荷抵抗とローパ
スフィルタの役割りを有する抵抗器12とコンデンサ1
4の並列体が接続される。Similarly, the third transistor 16 and the second transistor 1
The collectors of 7 are connected to each other at the output terminal 3, and between the output terminal 3 and the voltage source vA, there is a resistor 12 and a capacitor 1 that serve as a load resistance and a low-pass filter.
A parallel body of 4 is connected.
そして、第1のトランジスタ15と第2のトランジスタ
17とからなる第1の差動増幅回路と、第3のトランジ
スタ16と第4のトランジスタ18とからなる第2の差
動増幅回路と、第5のトランジスタ19(または第6の
トランジスタ20)と第7のトランジスタ21とからな
る第3の差動増幅回路と、定電流源10、抵抗器11,
12、コンデンサ13,14からなる回路は、いわゆる
二重平衡差動増幅回路Lで、第1のトランジスタ15及
び第3のトランジスタ16のベースニ被変調波と同一周
波数の搬送波を加え、トランジスタ19(まだは20)
のベースに被変調波を加えることにより復調が行われる
。A first differential amplifier circuit includes a first transistor 15 and a second transistor 17; a second differential amplifier circuit includes a third transistor 16 and a fourth transistor 18; A third differential amplifier circuit includes a transistor 19 (or a sixth transistor 20) and a seventh transistor 21, a constant current source 10, a resistor 11,
12, the circuit consisting of capacitors 13 and 14 is a so-called double-balanced differential amplifier circuit L, in which a carrier wave of the same frequency as the base-side modulated waves of the first transistor 15 and the third transistor 16 is added, and the circuit consisting of the transistor 19 (still is 20)
Demodulation is performed by adding a modulated wave to the base of the signal.
次に第1図の動作について説明する。Next, the operation shown in FIG. 1 will be explained.
まずFM復調を行う場合は、切替スイッチ81が例えば
電圧源vDO方に接続されるようにする。First, when performing FM demodulation, the selector switch 81 is connected to, for example, the voltage source vDO.
スイッチ回路71aの接点に接続される径路の内、緩衝
回路51の出力がスイッチ回路γ1aの共通接点と短絡
され接地されたとすると、入力端子1からのFM被変調
波は緩衝回路51の出力には現われず、第6のトランジ
スタ20も非導通となる。Among the paths connected to the contacts of the switch circuit 71a, if the output of the buffer circuit 51 is short-circuited to the common contact of the switch circuit γ1a and grounded, the FM modulated wave from the input terminal 1 will be output from the buffer circuit 51. does not appear, and the sixth transistor 20 also becomes non-conductive.
しかし、第5のトランジスタ19はそのベースに緩衝回
路61を通じて直流バイアスが与えられており、動作が
可能である。However, the fifth transistor 19 is operable because a DC bias is applied to its base through the buffer circuit 61.
入力端子1からのFM被変調波は増幅段31および41
を通じて接続点aに現われ、第1のトランジスタ15お
よび第3のトランジスタ160ベースにスイッチング信
号として加わるとともに、接続点aからコンデンサ22
を介して移相回路23に加えられる。The FM modulated wave from input terminal 1 is transmitted through amplification stages 31 and 41.
appears at the connection point a through the connection point a, and is applied to the bases of the first transistor 15 and the third transistor 160 as a switching signal, and also connects the capacitor 22 from the connection point a.
The signal is applied to the phase shift circuit 23 via.
この移相回路23のため、第5のトランジスタ19のベ
ー,<tg−ぱ第1及び第3のトランジスタ15,16
0ベースに加わる信号と周波数が同じで位相が異なった
信号が加わる。Because of this phase shift circuit 23, the base of the fifth transistor 19, < tg - the first and third transistors 15, 16
A signal is added that has the same frequency as the signal added to the 0 base but a different phase.
この位相の変化量はFM被変調波の周波数に比例してい
るものである。The amount of change in this phase is proportional to the frequency of the FM modulated wave.
従って、第1のトランジスタ15および第3のトランジ
スタ16に加えられるFM被変調波と、第5のトランジ
スタ19のベースに加えられる周波数が同じで移相回路
23により位相比較が行なわれ、出力端子2,3間には
2つの入力信号、つまり上記FM被変調波と位相をシフ
トされたFM被変調波の位相差に比例した出力が得られ
るものである。Therefore, the frequencies of the FM modulated waves applied to the first transistor 15 and the third transistor 16 and the frequency applied to the base of the fifth transistor 19 are the same, phase comparison is performed by the phase shift circuit 23, and the output terminal 2 , 3, an output proportional to the phase difference between the two input signals, that is, the FM modulated wave and the phase-shifted FM modulated wave, is obtained.
この出力はFM被変調波の周波数に比例しだものであり
、結果としてFM復調信号として得られるものである。This output is proportional to the frequency of the FM modulated wave, and is obtained as an FM demodulated signal as a result.
次にAM復調の場合には、切替スイッチ81が電圧源V
Eに接続されるようにする。Next, in the case of AM demodulation, the selector switch 81 is set to the voltage source V
Connect it to E.
このときスイッチ回路71aもFM復調の時と違う接点
が動作するようにしておくと、今度は緩衝回路61の出
力が接地Eされるので、第5のトランジスタ19は非導
通となる。At this time, if the switch circuit 71a is made to operate at a different contact point than during FM demodulation, the output of the buffer circuit 61 is connected to the ground E, and the fifth transistor 19 becomes non-conductive.
入力端子1からのAM被変調波は増幅段41の出力に現
われ、第1および第3のトランジスタ15,160ペー
スにはスイッチング信号として加わる。The AM modulated wave from the input terminal 1 appears at the output of the amplification stage 41 and is applied as a switching signal to the first and third transistors 15, 160.
この場合、コンデンサ22がAM変調波に対して負荷に
ならないような1直にすることが望ましい。In this case, it is desirable that the capacitor 22 be connected to one line so that it does not become a load for the AM modulated wave.
一方、入力端子1から緩衝回路51を通じて伝達された
AM被変調.彼はトランジスタ200ベースに加わり、
AM復調が行われる。On the other hand, the AM modulated signal transmitted from the input terminal 1 through the buffer circuit 51. He joined Transistor 200 Base,
AM demodulation is performed.
第2図は前述した第1図のブロック図に基づくこの発明
の・一実施例を示す回路図で、対応する部分は同一の符
号を付してある。FIG. 2 is a circuit diagram showing an embodiment of the present invention based on the block diagram of FIG. 1 described above, and corresponding parts are given the same reference numerals.
第2図において、移相回路23は、移相回路用同調回路
24と直流阻止コンデンサ25からなる。In FIG. 2, the phase shift circuit 23 includes a phase shift circuit tuning circuit 24 and a DC blocking capacitor 25.
増幅段31は、差動増,@器を構成するトランジスタ3
2 ,33、負荷抵抗器34、帰還抵抗器35,36、
定電流源37、コンデンサ38,39よりなる。The amplifier stage 31 includes a transistor 3 that constitutes a differential amplifier.
2, 33, load resistor 34, feedback resistor 35, 36,
It consists of a constant current source 37 and capacitors 38 and 39.
増幅段41は、増幅器42、エミッタフォロワのトラン
ジスタ43、抵抗器44 ,45からナル。The amplification stage 41 includes an amplifier 42, an emitter follower transistor 43, and resistors 44 and 45.
緩衝増幅器51ぱ、エミソタフォロワのトランジスタ5
2、負荷抵抗器53、緩衝抵抗器54からなる。Buffer amplifier 51, emisota follower transistor 5
2, a load resistor 53, and a buffer resistor 54.
緩衝増幅器61ぱ、エミッタフォロワのトランジスタ6
2、負荷抵抗器63、緩衝抵抗器64、バイアス抵抗器
65からなる。Buffer amplifier 61, emitter follower transistor 6
2, a load resistor 63, a buffer resistor 64, and a bias resistor 65.
さらにスイッチ回路γFは、スイッチング用のトランジ
スタ72,73,74、負荷抵抗器75、電流制限抵抗
器76からなる。Further, the switch circuit γF includes switching transistors 72, 73, 74, a load resistor 75, and a current limiting resistor 76.
なお、トランジスタ72および73は、第1図における
スインチ同路71aに相当するもので、トランジスタの
飽和および非導通特性を利甲するものであるが、飽和時
には飽和抵抗があり完全に短絡とはならないが実用上差
支えない。Note that the transistors 72 and 73 correspond to the switch circuit 71a in FIG. 1, and are designed to take advantage of the saturation and non-conducting characteristics of the transistors, but at saturation, there is a saturation resistance, so a complete short circuit does not occur. There is no practical problem.
なお、上記実施例ではトランジスタとしてNPN型のも
のを示したが、NPN型のトランジスタでもよいことは
云うまでもない。In the above embodiment, an NPN type transistor is shown as the transistor, but it goes without saying that an NPN type transistor may also be used.
また、各回路の挿入箇所も上記に限定されるものではな
い。Further, the insertion location of each circuit is not limited to the above.
以−ヒ詳細に説明したように、この発明によれば、FM
復調回路およびAM復調回路の切替えを直流的に行える
ため、従来のように配線の引き回しや、切替えのスイッ
チの立置等にわずらわされる問題がなくなり、性能を向
上できるばかりでなく、部品配置の自由度が増すなどの
優れた効果が得られる。As explained in detail below, according to the present invention, FM
Since switching between the demodulation circuit and the AM demodulation circuit can be performed using direct current, there is no need to worry about wiring or placing the switching switch vertically, which not only improves performance, but also reduces the cost of components. Excellent effects such as increased freedom of arrangement can be obtained.
第1図はこの発明の一実施例を示すブロック図、第2図
は同じく回路図である。
図中、1は入力端子、2,3は出力端子、23は移相同
路、31 ,41は増幅段、51.61は緩衝回路、7
1aはスイッチ回路、vD ,vEぱ電圧源、Lは二重
平衡差動増副回路である。
なお、図中の同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram as well. In the figure, 1 is an input terminal, 2 and 3 are output terminals, 23 is a phase shift circuit, 31 and 41 are amplification stages, 51 and 61 are buffer circuits, and 7
1a is a switch circuit, vD and vE voltage sources, and L is a double balanced differential amplifier circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
増幅回路と、この増幅回路の出力信号がベースに入力さ
れる第1のトランジスタと所定電位がベースに印加され
る第2のトランジスタとを有t−る第1の差動増幅回路
と、上記増幅回路の出力信号がベースに入力される第3
のトランジスタと第1所定電位がベースに印加される第
4のトランジスタとを有する第2の差動増幅回路と、上
記増幅回路の出力信号の泣相をシフトする移相回路と、
振幅制限されない上記AM被変調波を伝達する緩衝回路
と、上記第1の差動増幅回路に直列に接続され、上記移
相回路の出力をFM復調入力としてベースに入力される
第5のトランジスタ及び上記緩衝回路の出力をAM復調
入力としてベースに入力される第6のトランジスタと上
記第2の差動増幅回路に直列に接続されるとともに所定
電位がベースに印加される第7のトランジスタとを有す
る第3の差動増幅回路と、上記第5のトランジスタに入
力されるFM復調入力および上記第6のトランジスタに
入力されるAM復調入力の伝達の切換えを、FM,AM
の選択に応じて直流電圧を変えることにより制御する電
子スイッチ回路とを備えたFM/AM復調回路。It has an amplifier circuit that limits the amplitude of an I FM modulated wave and an AM modulated wave, a first transistor to which the output signal of the amplifier circuit is input to the base, and a second transistor to which a predetermined potential is applied to the base. a first differential amplifier circuit, and a third differential amplifier circuit whose base receives the output signal of the amplifier circuit;
a second differential amplifier circuit having a transistor and a fourth transistor to which a first predetermined potential is applied to the base; a phase shift circuit that shifts the phase of the output signal of the amplifier circuit;
a buffer circuit that transmits the AM modulated wave whose amplitude is not limited; a fifth transistor that is connected in series with the first differential amplifier circuit and inputs the output of the phase shift circuit to the base as an FM demodulation input; a sixth transistor whose base receives the output of the buffer circuit as an AM demodulation input; and a seventh transistor which is connected in series to the second differential amplifier circuit and whose base is applied with a predetermined potential. Switching the transmission of the FM demodulation input input to the third differential amplifier circuit and the fifth transistor and the AM demodulation input input to the sixth transistor is performed between FM and AM.
An FM/AM demodulation circuit comprising: an electronic switch circuit that controls the DC voltage by changing the DC voltage according to the selection of the FM/AM demodulation circuit;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7134075A JPS5911284B2 (en) | 1975-06-12 | 1975-06-12 | FM/AM/demodulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7134075A JPS5911284B2 (en) | 1975-06-12 | 1975-06-12 | FM/AM/demodulation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51147164A JPS51147164A (en) | 1976-12-17 |
JPS5911284B2 true JPS5911284B2 (en) | 1984-03-14 |
Family
ID=13457663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7134075A Expired JPS5911284B2 (en) | 1975-06-12 | 1975-06-12 | FM/AM/demodulation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5911284B2 (en) |
-
1975
- 1975-06-12 JP JP7134075A patent/JPS5911284B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS51147164A (en) | 1976-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4058771A (en) | Double-balanced frequency converter | |
US5877643A (en) | Phase shift amplifier and its applications to a recombining circuit | |
JPH10233625A (en) | Image exclusion mixer circuit device | |
US4461042A (en) | Transistor balanced mixer | |
US4458211A (en) | Integrable signal-processing semiconductor circuit | |
JPH0447488B2 (en) | ||
EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
WO1981003405A1 (en) | Current mode biquadratic active filter | |
JPH1041781A (en) | Amplifier circuit having variable band width | |
US6545517B2 (en) | Frequency splitter circuit | |
JP2000511027A (en) | High frequency receiver | |
JP3204565B2 (en) | Phase shift circuit | |
JPS5911284B2 (en) | FM/AM/demodulation circuit | |
JPH07212128A (en) | Oscillation circuit | |
RU2053592C1 (en) | Amplifier | |
JPH0239881B2 (en) | ||
JPH0253961B2 (en) | ||
JP2569497B2 (en) | Multiplier | |
JPH03192904A (en) | Variable frequency oscillator circuit | |
JPS6131643B2 (en) | ||
US4937534A (en) | Band-pass amplifier | |
US4410979A (en) | Multiplexed signal receiver | |
JPH08256187A (en) | Quadrature modulator | |
JPH0520004B2 (en) | ||
JPH02296408A (en) | Differential amplifier circuit |