JPS59112790A - Demodulator of quadrature modulation signal - Google Patents

Demodulator of quadrature modulation signal

Info

Publication number
JPS59112790A
JPS59112790A JP22334882A JP22334882A JPS59112790A JP S59112790 A JPS59112790 A JP S59112790A JP 22334882 A JP22334882 A JP 22334882A JP 22334882 A JP22334882 A JP 22334882A JP S59112790 A JPS59112790 A JP S59112790A
Authority
JP
Japan
Prior art keywords
subcarrier
signal
clock pulse
level
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22334882A
Other languages
Japanese (ja)
Inventor
Tsutomu Ogawa
勉 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP22334882A priority Critical patent/JPS59112790A/en
Publication of JPS59112790A publication Critical patent/JPS59112790A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/65Circuits for processing colour signals for synchronous modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE:To reduce a circuit scale by obtaining a demodulated signal which is digitized with plural demodulation axis through a single A/D converter. CONSTITUTION:When the rising time of a clock pulse (c) outputted from a clock pulse generating circuit 9 coincides with the time when the momentary level of a subcarrier (a) attains a peak level, the A/D converter 2 outputs a digital signal corresponding to data consisting of a specified number of bits corresponding to the momentary level of a modulated signal carried by the subcarrier (a). When the rising time of the clock pulse (c) coincides with the time when the momentary level of a subcarrier (b) attains the peak level, a digital signal corresponding to data consisting of a specific number of bits corresponding to the momentary level of a modulated signal carried by the subcarrier (b) is outputted. Therefore, the rising time of the clock pulse (c) is set to obtain the digital signal corresponding to the data consisting of specified bits corresponding to the momentary level.

Description

【発明の詳細な説明】 本発明は、直角変調信号をディジタル化された復WΔ1
信号に変換する直角変調信号の復調装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for converting a quadrature modulated signal into a digitized signal WΔ1.
The present invention relates to a demodulating device for a quadrature modulated signal that is converted into a signal.

従来のかかる直角変調信号の復調装置は、第1図に示す
如くダイオード同期検波回路等からなる検波回路1とこ
の検波回路1の出力をディジタル化するだめのアナログ
・ディジタル(以下N巾ト記す)変換器2とを含んで形
成されていた。かかる構成の復調装置によって例えはカ
ラー映像再生装置において互いに90 の位相差を有す
る3、58 MHzの2つの副搬送波を色差信号B−Y
及びR−Yの各々によって変調して得られる直角変調波
からなる搬送色信号からディジタル化された色差信号B
−Y及びR−Yを得る場合には検波用基準副搬送波の位
相が前記2つの副搬送波の位相にそれぞれ一致すること
により復調軸がB−Y軸、R−Y軸にそれぞれ一致した
2つの復調装置が必要となって構成の複雑なN勺変換器
を2つ設けることになり5回路規模が犬きくなって好ま
しくなかった。そこで、第2図に示す如く単一のA/1
)変換器によってディジタル化された色差信号B−Y及
びR−Yを得るようにすることによって回路規模の縮小
化が図られている。第2図において、搬送色信号がダイ
オード同期検波回路等からなるB−Y復調回路3及びR
−Y復調回路4に供給されている。B−Y復調回路3に
は復調軸がB’−Y軸に−致するように位相が設定され
た基準副搬送波が副搬送波発生器(図示せず)等よシ供
給されている。
As shown in FIG. 1, a conventional demodulating device for a quadrature modulation signal includes a detection circuit 1 consisting of a diode synchronous detection circuit, etc., and an analog/digital circuit (hereinafter referred to as N width) for digitizing the output of this detection circuit 1. It was formed to include a converter 2. For example, in a color video reproducing device, a demodulator having such a configuration converts two subcarriers of 3.58 MHz having a phase difference of 90 degrees from each other into a color difference signal B-Y.
A color difference signal B digitized from a carrier color signal consisting of a quadrature modulated wave obtained by modulating each of
-Y and R-Y, the phase of the reference subcarrier for detection matches the phase of the two subcarriers, so that the two demodulation axes match the B-Y axis and the R-Y axis, respectively. Since a demodulator is required and two N-channel converters with complicated configurations are provided, the scale of the five circuits becomes large, which is undesirable. Therefore, as shown in Figure 2, a single A/1
) The circuit scale is reduced by obtaining digitized color difference signals BY and RY using a converter. In FIG. 2, the carrier color signal is transmitted through a B-Y demodulation circuit 3 and R consisting of a diode synchronous detection circuit, etc.
-Y is supplied to the demodulation circuit 4. A reference subcarrier whose phase is set so that the demodulation axis coincides with the B'-Y axis is supplied to the BY demodulation circuit 3 from a subcarrier generator (not shown) or the like.

捷だ、R−Y復調回路4には復調軸がR−Y軸に一致す
るように前記基準副搬送波の位相を90 進相させる移
相器(図示せず)等の出力が供給されている。これらB
−Y復調回路3及びR−Y復調回路4によって搬送色信
号が色差信号B−Y、R−Yの各々に変換される。これ
ら色差信号B−Y。
The R-Y demodulation circuit 4 is supplied with the output of a phase shifter (not shown) that advances the phase of the reference subcarrier by 90 so that the demodulation axis coincides with the R-Y axis. . These B
-Y demodulation circuit 3 and RY demodulation circuit 4 convert the carrier color signal into color difference signals BY and RY, respectively. These color difference signals B-Y.

R−Yはアナログ・マルチプレクサ5に供給される。ア
ナログ・マルチプレクサ50制御入力端子には所定時間
間隔をもって例えば高レベル信号からなる切換指令信号
が供給されている。アナログ・マルチプレクサ5は切換
指令信号に応じて色差信号B−Y及びR−Yのうちのい
ずれか一方を選択的に出力してN0変換器6に供給する
。N0変換器6には例えは切換指令信号の発生時及び消
滅時から所定時間経過後にパルスを発生するパルス発生
器(図示せず)の出力がサンプリングパルスとして供給
されている。K生変換器6は、このサンプリングパルス
によって色差信号B −Y及びR−Yの瞬時レベルを交
互に保持して瞬時レベルに応じたアナログ量に対応する
所定数ビットのディジタルデータに応じた信号を発生す
る。このN0変換器6の出力はD形フリップフロップ等
からなるB−Yラッチ7及びR−Yラッチ8に供給され
る。B−Yラッチ7のクロック入力端子には例えば前記
図示せぬパルス発生器より切換指令信号の発生時に発生
するパルスが供給され、B−Yラッチ7にはA/D変換
器6の出力のうちディジタル化された色差信号B−Yの
みが記憶保持される。寸だ、R−Yラッチ8のクロック
入力端子には例えば前記図示せぬパルス発生器よシ切換
指令信号の消滅時に発生するパルスが供給され、R−Y
ラッチ8にはN勺変換器6の出力のうちディジタル化さ
れた色差信号R−Yのみが記憶保持される。これらB−
Yラッチ7及びR−Yラッチ8よシディジタル化された
色差信号B−Y及びR−Yが出力される。
RY is supplied to analog multiplexer 5. A switching command signal consisting of, for example, a high level signal is supplied to the control input terminal of the analog multiplexer 50 at predetermined time intervals. The analog multiplexer 5 selectively outputs either one of the color difference signals B-Y and R-Y according to the switching command signal and supplies the signal to the N0 converter 6. For example, the output of a pulse generator (not shown) that generates a pulse after a predetermined period of time has elapsed from the generation and disappearance of the switching command signal is supplied to the N0 converter 6 as a sampling pulse. The K raw converter 6 alternately holds the instantaneous levels of the color difference signals B-Y and R-Y by this sampling pulse, and generates a signal corresponding to a predetermined number of bits of digital data corresponding to an analog amount according to the instantaneous level. Occur. The output of this N0 converter 6 is supplied to a B-Y latch 7 and a R-Y latch 8, which are comprised of a D-type flip-flop or the like. The clock input terminal of the B-Y latch 7 is supplied with a pulse generated when a switching command signal is generated, for example, from the pulse generator (not shown), and the B-Y latch 7 receives a pulse generated from the output of the A/D converter 6. Only the digitized color difference signal B-Y is stored and held. For example, a pulse generated when the switching command signal disappears from the pulse generator (not shown) is supplied to the clock input terminal of the R-Y latch 8, and the R-Y
The latch 8 stores and holds only the digitized color difference signal RY out of the output of the N-digital converter 6. These B-
The Y latch 7 and the R-Y latch 8 output digitized color difference signals B-Y and R-Y.

以上の如く復調軸が複数あった場合にNΦ変換器を単一
にするためにはアナログマルチプレクサ5の如き信号切
換回路が別途必要となるので回路規模の縮小化が困難に
なっていた。
As described above, in order to use a single NΦ converter when there are a plurality of demodulation axes, a separate signal switching circuit such as the analog multiplexer 5 is required, making it difficult to reduce the circuit scale.

そこで、本発明の目的は復調軸が複数あっても回路規模
を小さくすることができる直角変調信号の復調装置を提
供することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a demodulating device for a quadrature modulated signal, which can reduce the circuit scale even if there are a plurality of demodulating axes.

本発明による直角変調信号の復調装置は、基準副搬送波
と所定の位相関係を有するパルスによって直角変調信号
の瞬時レベルを保持したのち当該瞬時レベルに応じたア
ナログ量に対応するディジタル信号を発生する構成とな
っている。
A demodulating device for a quadrature modulation signal according to the present invention has a configuration that maintains the instantaneous level of the quadrature modulation signal using pulses having a predetermined phase relationship with a reference subcarrier, and then generates a digital signal corresponding to an analog amount corresponding to the instantaneous level. It becomes.

以下、本発明を第3図乃至第6図を参照して詳細に説明
する。
Hereinafter, the present invention will be explained in detail with reference to FIGS. 3 to 6.

第3図において、直角変調波が直接ん生変換器2に供給
されている。このN0変換器2にはクロックパルス発生
回路9よシ出力されたクロックパルスがサンプリングパ
ルスとして供給されている。
In FIG. 3, a quadrature modulated wave is fed directly to the regenerative converter 2. In FIG. This N0 converter 2 is supplied with a clock pulse outputted from a clock pulse generation circuit 9 as a sampling pulse.

パルス発生回路9は、例えば直角変調波を形成する2つ
の副搬送波のうちの一方と位相が同一の基準副搬送波と
所定の位相関係を有するクロックパルスを発生する構成
となっている。
The pulse generating circuit 9 is configured to generate a clock pulse having a predetermined phase relationship with a reference subcarrier having the same phase as, for example, one of two subcarriers forming a quadrature modulated wave.

かかる構成において、第4図囚及び同図03)に示す如
く互いに90 の位相差を有する副搬送波α及びbを合
成して得られる直角変調波がN0変換器2に供給される
ものとする。今、同図(C)に示す如くクロックパルス
発生回路9よシ′出力されるクロックパルスGの立上り
時刻が副搬送波αの瞬時レベルがピークレベルに到達す
る時刻に一致すると、クロックパルスGの立上り時刻に
おける副搬送波すの瞬時レベルが零となる。このだめ、
クロックパルスCの立上り時刻における直角変調波の瞬
時レベルは副搬送波αのピークレベルに等しいレベルと
なる。従って、このクロックパルスCによって直角変調
波の瞬時レベルを保持するN0変換器2から同図■)に
示す如く副搬送波aが担う変調信号の瞬時レベルに対応
した所定数ビットのデータに応じたディジタル信号が出
力される。
In this configuration, it is assumed that a quadrature modulated wave obtained by combining subcarriers α and b having a phase difference of 90° from each other is supplied to the N0 converter 2, as shown in FIG. Now, as shown in FIG. 3(C), when the rising time of the clock pulse G output from the clock pulse generation circuit 9 coincides with the time when the instantaneous level of the subcarrier α reaches the peak level, the rising of the clock pulse G The instantaneous level of the subcarrier at that time becomes zero. This is no good,
The instantaneous level of the quadrature modulated wave at the rise time of clock pulse C is equal to the peak level of subcarrier α. Therefore, by this clock pulse C, the N0 converter 2 that maintains the instantaneous level of the quadrature modulated wave generates a digital signal corresponding to a predetermined number of bits of data corresponding to the instantaneous level of the modulated signal carried by the subcarrier a, as shown in (■) in the same figure. A signal is output.

次に、クロックパルスCの立上シ時刻が同図(Qに示す
如く副搬送波すの瞬時レベルがピークレベルに到達する
時刻に一致すると、クロックパルスCの立上り時刻にお
ける副搬送波aの瞬時レベルが零となる。このため、ク
ロックパルスCの立上り時刻における直角変調波の瞬時
レベルは副搬送波すのピークレベルに等しいレベルとな
る。従って、このクロックパルスCによって直角変調波
の瞬時レベルを保持するん勺変換器2から同図(ト)に
示す如く副搬送波すが担う変調信号の瞬時レベルに対応
した所定数ビットのデータに応じたディジタル信号が出
力される。
Next, when the rising time of clock pulse C coincides with the time when the instantaneous level of subcarrier A reaches the peak level as shown in the figure (Q), the instantaneous level of subcarrier A at the rising time of clock pulse C becomes Therefore, the instantaneous level of the quadrature modulated wave at the rise time of clock pulse C is equal to the peak level of the subcarrier. Therefore, the instantaneous level of the quadrature modulated wave is maintained by this clock pulse C. The converter 2 outputs a digital signal corresponding to a predetermined number of bits of data corresponding to the instantaneous level of the modulation signal carried by the subcarrier, as shown in FIG.

壕だ、クロックパルスCの立上り時刻が副搬送波α又は
bの瞬時レベルのピークレベルへの到達時刻に一致しな
い場合は、副搬送波α及びbの各々が担う2つの変調信
号を含む信号の瞬時レベルに対応した所定数ビットのデ
ータに応じたディジタル信号が出力される。
If the rise time of clock pulse C does not coincide with the time when the instantaneous level of subcarrier α or b reaches its peak level, then the instantaneous level of the signal containing the two modulated signals carried by each of subcarriers α and b A digital signal corresponding to a predetermined number of bits of data is output.

以上の如くクロックパルスCの立上り時刻を適当に設定
することにより所望の復調軸で復調された変調信号の瞬
時レベルに対応した所定数ビットのデータに応じたディ
ジタル信号が得られる。尚、単一の復調軸に対する復調
出力を得る場合のクロックパルスCの繰り返し周波数は
基準副搬送波の周波数と同一である。
By appropriately setting the rise time of the clock pulse C as described above, a digital signal corresponding to a predetermined number of bits of data corresponding to the instantaneous level of the modulated signal demodulated on a desired demodulation axis can be obtained. Note that the repetition frequency of the clock pulse C when obtaining a demodulated output for a single demodulation axis is the same as the frequency of the reference subcarrier.

ま、た、第4図(0に示す如くクロックパルスCの繰り
返し周擁数を基準副搬送波の周波数より高くした場合に
は同図−に示す如く複数の復調軸に対する復調出力が得
られる。
Furthermore, when the repetition frequency of the clock pulse C is set higher than the frequency of the reference subcarrier as shown in FIG. 4 (0), demodulated outputs for a plurality of demodulation axes can be obtained as shown in FIG.

第5図は、本発明による復調装置によって搬送色信号か
らディジタル化された色差信号R−Y及びB−Yを得る
ための回路構成を示すブロック図である。第5図におい
て、め変換器2及びクロックパルス発生回路9は第3図
と同様に接続されて直角変調信号の復調装置10を形成
しかつN勺変換器2の出力は第2図と同様にB−Yラッ
チ7及びR−Yラッチ8に供給されている。しかしなが
ら、本例においてはカラービデオ信号に含壕れているカ
ラーバーストに同期した3、58MHzの基準副搬送波
を発生する副搬送波発生回路(図示せず)の出力がクロ
ックパルス発生回路9に供給されている。クロックパル
ス発生回路9は、 3.581VIHzの4倍の繰り返
し周波数を有しかつ立上り時刻が4回目ごとに基準副搬
送波の瞬時レベルのピークレベルへの到達時刻と一致す
るクロックパルスcを発生するように構成されている。
FIG. 5 is a block diagram showing a circuit configuration for obtaining digitized color difference signals R-Y and B-Y from carrier color signals by the demodulator according to the present invention. In FIG. 5, the first converter 2 and the clock pulse generation circuit 9 are connected in the same way as in FIG. It is supplied to the B-Y latch 7 and the R-Y latch 8. However, in this example, the output of a subcarrier generation circuit (not shown) that generates a 3.58 MHz reference subcarrier synchronized with the color burst included in the color video signal is supplied to the clock pulse generation circuit 9. ing. The clock pulse generation circuit 9 is configured to generate a clock pulse c having a repetition frequency four times as high as 3.581 VIHz and whose rise time coincides with the time when the instantaneous level of the reference subcarrier reaches the peak level every fourth time. It is composed of

このクロックパルス発生回路9より出力されるクロック
パルスCの立上りエツジの発生時刻は、基準副搬送波よ
り位相が90°遅れた副搬送波すなわち色差信号R−Y
を担う副搬送波の瞬時レベルのピークレベルへの到達時
刻、及び基準副搬送波よシ位相が180゜遅れた副搬送
波すなわち色差信号B−Yを担う副搬送波の瞬時レベル
のピークレベルへの到達時刻に順次一致する。また、B
−Yラッチ7のクロック入力端子には色差信号B−Yを
担う副搬送波のピークに対応するクロックパルスCの立
JJエツジの発生時刻から所定時間経過後に発生するパ
ルスがパルス発生回路(図示せず)より5給されている
。この図示せぬパルス発生回路よシ色差信号R−Yを担
う副搬送波のピークに対応するクロックパルスの立上り
エツジの発生時刻から所定時間経過後に発生するパルス
も出力されてR−Yラッチ8のクロック入力端子に供給
されている。
The generation time of the rising edge of the clock pulse C output from this clock pulse generation circuit 9 is determined by the subcarrier whose phase is delayed by 90 degrees from the reference subcarrier, that is, the color difference signal R-Y.
at the time when the instantaneous level of the subcarrier carrying the color difference signal B-Y reaches the peak level, and at the time when the instantaneous level of the subcarrier whose phase is delayed by 180 degrees from the reference subcarrier, that is, the subcarrier carrying the color difference signal B-Y, reaches the peak level. Match sequentially. Also, B
The clock input terminal of the -Y latch 7 is connected to a pulse generation circuit (not shown) that generates a pulse that is generated after a predetermined time has elapsed from the generation time of the rising JJ edge of the clock pulse C corresponding to the peak of the subcarrier carrying the color difference signal B-Y. ) is paid 5 yen. This pulse generation circuit (not shown) also outputs a pulse generated after a predetermined time has elapsed from the generation time of the rising edge of the clock pulse corresponding to the peak of the subcarrier carrying the color difference signal RY, and clocks the R-Y latch 8. Supplied to the input terminal.

以上の構成において、クロックパルスの立上りエツジの
発生時刻はB−Y信号を担う副搬送波、R−Y信号を担
う副搬送波及びカラーバーストに同期した基準副搬送波
の瞬時レベルのピークレベルへの到達時刻にlllN1
次一致するので、第6図(5)に示す如きクロックパル
スCがN0変換器2に供給されると、同図(B)に示す
如くディジタル化されたB−Y復調出力及びR−Y復調
出力が順次得られる。一方、B−Yラッチ7、R−Yラ
ッチ8の各々のクロック入力端子には同図(C)及び同
図(2)の各々に示す如きパルスが供給されてN0変換
器2のディジタル化されたB−Y復調出力及びR−Y復
調出力がB−Yラッチ7及びR−Yラッチ8の各各に記
憶保持されてB−Y復調出力及びR−Y復調出力が互い
に分離して取り出される。
In the above configuration, the time at which the rising edge of the clock pulse occurs is the time at which the instantaneous levels of the subcarrier carrying the B-Y signal, the subcarrier carrying the R-Y signal, and the reference subcarrier synchronized with the color burst reach their peak levels. nilllN1
When the clock pulse C as shown in FIG. 6 (5) is supplied to the N0 converter 2, the B-Y demodulation output and the R-Y demodulation output are digitized as shown in FIG. 6 (B). Output is obtained sequentially. On the other hand, the clock input terminals of the B-Y latch 7 and the R-Y latch 8 are supplied with pulses as shown in FIG. The B-Y demodulated output and the R-Y demodulated output are stored and held in each of the B-Y latch 7 and the R-Y latch 8, and the B-Y demodulated output and the R-Y demodulated output are taken out separately from each other. .

このように本発明によれば検波回路及びアナログマルチ
プレクサ等の信号切換回路を使用すること々しに単一の
N勺変換器によって複数の復調軸によるディジタル化さ
れた復調信号が得られるので回路規模を容易に小さくす
ることができるのである。
As described above, according to the present invention, digitized demodulated signals from a plurality of demodulation axes can be obtained by a single N-converter without using a signal switching circuit such as a detection circuit and an analog multiplexer, thereby reducing the circuit scale. can be easily made smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の直角変調信号の復調装置を示すブロッ
ク図、第2図は、第1図の装置によって搬送色信号から
ディジタル化された色差信号を得る装置を示すブロック
図、第3図は、本発明の一実施例を示すブロック図、第
4図は、第3図の装置の各部の動作を示す波形図、第5
図は、第3図の装置によって搬送色信号からディジタル
化された色差信号を得るための装置を示すブロック図、
第6図は、第5図の装置の各部の動作を示す波形図であ
る。 主要部分の符号の説明 2・・・N生変換器   7・・・B−Yラッチ8・・
R−Yラッチ 9・・・クロックパルス発生回路 出 願人 パイオニア株式会社 代理人 弁理士藤村元彦 奉/圀 阜2凹 L3図 菓40
FIG. 1 is a block diagram showing a conventional demodulating device for a quadrature modulation signal, FIG. 2 is a block diagram showing a device for obtaining a digitized color difference signal from a carrier color signal using the device shown in FIG. 1, and FIG. 4 is a block diagram showing an embodiment of the present invention, FIG. 4 is a waveform diagram showing the operation of each part of the device shown in FIG. 3, and FIG.
3 is a block diagram illustrating an apparatus for obtaining digitized color difference signals from carrier color signals by the apparatus of FIG. 3;
FIG. 6 is a waveform diagram showing the operation of each part of the device shown in FIG. Explanation of symbols of main parts 2...N raw converter 7...B-Y latch 8...
R-Y latch 9...Clock pulse generation circuit Applicant: Pioneer Co., Ltd. Agent: Patent attorney Motohiko Fujimura/Kokufu 2-concave L3-Zuka 40

Claims (1)

【特許請求の範囲】[Claims] 直角変調信号をディジタル化された復調信号に変換する
直角変調信号の復調装置であって、基準副搬送波と所定
の位相関係を有するパルスを発生するパルス発生手段と
、前記パルスによって直角変調信号の瞬時レベルを保持
したのち当該瞬時レベルに応じたアナログ量に対応する
ティジタル信号を発生するアナログ・ディジタル変換手
段とを含むことを特徴とする直角変調信号の復調装置。
A demodulator for a quadrature modulated signal converts a quadrature modulated signal into a digitized demodulated signal, the device comprising a pulse generating means for generating a pulse having a predetermined phase relationship with a reference subcarrier; 1. A demodulating device for a quadrature modulation signal, comprising: an analog-to-digital conversion means for holding a level and then generating a digital signal corresponding to an analog amount according to the instantaneous level.
JP22334882A 1982-12-20 1982-12-20 Demodulator of quadrature modulation signal Pending JPS59112790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22334882A JPS59112790A (en) 1982-12-20 1982-12-20 Demodulator of quadrature modulation signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22334882A JPS59112790A (en) 1982-12-20 1982-12-20 Demodulator of quadrature modulation signal

Publications (1)

Publication Number Publication Date
JPS59112790A true JPS59112790A (en) 1984-06-29

Family

ID=16796751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22334882A Pending JPS59112790A (en) 1982-12-20 1982-12-20 Demodulator of quadrature modulation signal

Country Status (1)

Country Link
JP (1) JPS59112790A (en)

Similar Documents

Publication Publication Date Title
EP0117128A2 (en) Multiplexed analog-to-digital converter
JPS59122095A (en) Demodulating circuit
GB2201868A (en) Second-order carrier/symbol synchronizer
KR910002610B1 (en) Digital television signal processing system
US4506286A (en) PAL digital video signal processing arrangement
JPS59112790A (en) Demodulator of quadrature modulation signal
JP3861291B2 (en) Phase synchronization method and circuit
JPS613545A (en) Sampling circuit
US3739289A (en) Apparatus for demodulation of phase difference modulated data
JP2569671B2 (en) Digital video encoder
GB2182818A (en) Burst evaluating circuit
JP3144086B2 (en) Disturbance addition signal generation circuit
JP2819939B2 (en) Color signal converter
KR960014237B1 (en) Chrominance changing circuit in a digital t.v. set
JPS60163577A (en) Insertion system of horizontal synchronizing signal
JPH0129341B2 (en)
GB1514557A (en) Colour television signal converter and process of conversion
JPS6016086A (en) Color demodulating circuit for color television
JPS60183854A (en) Modulating system
JPS5896485A (en) Color test signal generating circuit
JPS5911081A (en) Reproducing circuit of sampling clock pulse
JPS62234491A (en) Video signal generating circuit for small screen
JPS6018079A (en) Generating circuit of sampling pulse
JPH0514918A (en) Device for generating pal system video signal by digital processing
JPS54155726A (en) Color demodulator for color television signal