JPS5911032A - 論理回路の信号レベル変動補償回路 - Google Patents
論理回路の信号レベル変動補償回路Info
- Publication number
- JPS5911032A JPS5911032A JP11977082A JP11977082A JPS5911032A JP S5911032 A JPS5911032 A JP S5911032A JP 11977082 A JP11977082 A JP 11977082A JP 11977082 A JP11977082 A JP 11977082A JP S5911032 A JPS5911032 A JP S5911032A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- emitter
- vcc
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル論理回路に係り、特にその信号レ
ベルがチップ上の電源電圧降下および温度によって変動
することを補償する信号レベル変動補償回路に関する。
ベルがチップ上の電源電圧降下および温度によって変動
することを補償する信号レベル変動補償回路に関する。
ＬＳＩに供給された電源電圧は、電源配線の抵抗によっ
て電圧降下し、高い方の咀源甫、圧と低い方の電源電圧
をそれぞれＶｃｃ、Ｖつ。とすると、第１図に示すよう
に、電源パッドからの距離が大きくなるにしたがってＶ
ｃｃは下がりｖｚｅは上がる。従来、論理回路としては
、超高速の分野で第２図に示すようなエミッタ結合論理
回路Ｔ ＥＣＬ回路）が使われてきているが、このＥＣ
Ｌを第１図のような電源電圧降下のあるチップに使うと
、ＥＣＬの出力信号ＶＯＲあるいはＶ ＮＯＲのレベル
ＶＯＲ、Ｖａｔ、は、第３図に示すようにゲートの′電
源パッドからの距離によって変動する。ただし、ここで
ＶＯＲは高い側の信号レベル（正論理で′″１″１″レ
ベルＯＬは低い側の信号レベル（正論理で”０”レベル
）を表わす。まだ、ＶＯＬは、第２図の抵抗８または９
に電流が流れることによっテ生り、ルので、定電流回路
のバイアスＶ（！１１の与え方を工夫することＫよって
電流を制御し、ＶｏＬは第３図のようにゲートの位置に
依らないようにすることができる。一方、ＶｏＨは、第
２図のトランジスタ６まだは７のペース・エミッタ間電
圧をｖｓｅとすれば、 ＶＯＦＩ ＝Ｖｃｃ −ＶＩＥ となり、第１図のＶＣＣの電位の傾きがそのままＶｏＨ
の傾きとなって現われ補償し得ない。まだ、信号レベル
の温度依存性はトランジスタ６又は７のペース・エミッ
タ間電圧Ｖｉｅの温度依存性が現われるので、上述の電
源電圧降下の場合と同じく、ｖｏＬについてはバイアス
ＶＣｇの温度依存性を利用してレベル変動を補償できる
が、ＶＯ１’１については上式から分かるようにＶＢｆ
ｆｉと同じ温度依存性が現われ、第３図の破線に示すよ
うにトランジスタ６又は７の接合温度Ｔ、が上がるとＶ
ＯＲは上昇してしまう。
て電圧降下し、高い方の咀源甫、圧と低い方の電源電圧
をそれぞれＶｃｃ、Ｖつ。とすると、第１図に示すよう
に、電源パッドからの距離が大きくなるにしたがってＶ
ｃｃは下がりｖｚｅは上がる。従来、論理回路としては
、超高速の分野で第２図に示すようなエミッタ結合論理
回路Ｔ ＥＣＬ回路）が使われてきているが、このＥＣ
Ｌを第１図のような電源電圧降下のあるチップに使うと
、ＥＣＬの出力信号ＶＯＲあるいはＶ ＮＯＲのレベル
ＶＯＲ、Ｖａｔ、は、第３図に示すようにゲートの′電
源パッドからの距離によって変動する。ただし、ここで
ＶＯＲは高い側の信号レベル（正論理で′″１″１″レ
ベルＯＬは低い側の信号レベル（正論理で”０”レベル
）を表わす。まだ、ＶＯＬは、第２図の抵抗８または９
に電流が流れることによっテ生り、ルので、定電流回路
のバイアスＶ（！１１の与え方を工夫することＫよって
電流を制御し、ＶｏＬは第３図のようにゲートの位置に
依らないようにすることができる。一方、ＶｏＨは、第
２図のトランジスタ６まだは７のペース・エミッタ間電
圧をｖｓｅとすれば、 ＶＯＦＩ ＝Ｖｃｃ −ＶＩＥ となり、第１図のＶＣＣの電位の傾きがそのままＶｏＨ
の傾きとなって現われ補償し得ない。まだ、信号レベル
の温度依存性はトランジスタ６又は７のペース・エミッ
タ間電圧Ｖｉｅの温度依存性が現われるので、上述の電
源電圧降下の場合と同じく、ｖｏＬについてはバイアス
ＶＣｇの温度依存性を利用してレベル変動を補償できる
が、ＶＯ１’１については上式から分かるようにＶＢｆ
ｆｉと同じ温度依存性が現われ、第３図の破線に示すよ
うにトランジスタ６又は７の接合温度Ｔ、が上がるとＶ
ＯＲは上昇してしまう。
以上のような変動があると、信号振幅はワースト・ケー
スを考慮して大きくしておく必要があり、これがためス
イッチング速度が低下してしまう。
スを考慮して大きくしておく必要があり、これがためス
イッチング速度が低下してしまう。
本発明の目的は、論理回路の出力信号レベルが、ＬＳＩ
チップ上の電源電圧降下や温度によって変動を受けない
ような、信号レベル変動補償回路を揚供することにある
。
チップ上の電源電圧降下や温度によって変動を受けない
ような、信号レベル変動補償回路を揚供することにある
。
本発明では上記の目的を達成するため、まず正側電源Ｖ
ｃｃと負側電源Ｖｔｖの電源配線を並行に走らせ、その
配線幅の比を一定に保つことによってＶＣＣとＶ＋ｃｖ
の電源電圧降下が一定の比例関係になるようにする。つ
まり、ＶｃｃとＶａｔの電源電圧降下をそれぞれΔＶｃ
ｃ、Δｖ０とすると、ΔＶｃｃ＝αΔＶｚｖ （αは比
例定数）がチップ上の任意の位置で成立するようにする
。次に、一端をＶｃｃに接続された負荷抵抗の全部ある
いは一部に電流が流れ、その電流をＶＥＥに流すように
した補償用トランジスタ回路を付加する。補償用トラン
ジスタのコレクタを、負荷抵抗のＶｃｃとは逆の端子に
接続するか、あるいは負荷抵抗のある分割点に接続する
か、また、補償用トランジスタのエミッタとＶ＋ｃｖの
間の回路をどうするかについては、αの値による。この
ようにすることにより、補償用トランジスタのペースに
は、チップ上で同一の重信を与え、ＶｖｚＯ値（チップ
への供給電圧がら電圧降下を引いた値）に応じて補償用
トランジスタのコレクタ電流を変化させ、その電流変化
が上記トランジスタのコレクタとＶｃｃ。
ｃｃと負側電源Ｖｔｖの電源配線を並行に走らせ、その
配線幅の比を一定に保つことによってＶＣＣとＶ＋ｃｖ
の電源電圧降下が一定の比例関係になるようにする。つ
まり、ＶｃｃとＶａｔの電源電圧降下をそれぞれΔＶｃ
ｃ、Δｖ０とすると、ΔＶｃｃ＝αΔＶｚｖ （αは比
例定数）がチップ上の任意の位置で成立するようにする
。次に、一端をＶｃｃに接続された負荷抵抗の全部ある
いは一部に電流が流れ、その電流をＶＥＥに流すように
した補償用トランジスタ回路を付加する。補償用トラン
ジスタのコレクタを、負荷抵抗のＶｃｃとは逆の端子に
接続するか、あるいは負荷抵抗のある分割点に接続する
か、また、補償用トランジスタのエミッタとＶ＋ｃｖの
間の回路をどうするかについては、αの値による。この
ようにすることにより、補償用トランジスタのペースに
は、チップ上で同一の重信を与え、ＶｖｚＯ値（チップ
への供給電圧がら電圧降下を引いた値）に応じて補償用
トランジスタのコレクタ電流を変化させ、その電流変化
が上記トランジスタのコレクタとＶｃｃ。
間に人っている負荷抵抗に生じる電圧降下の変化によっ
てＶｃｃの電源電圧降下の変動を補償する。
てＶｃｃの電源電圧降下の変動を補償する。
一方、温度補償については、論理回路の構成にも依り、
たとえば、エミッタフォロワ回路のような負荷駆動回路
が入るかどうかにも依るが、必要な温度依存性は、補償
用トランジスタのペースに与える電位の温度依存性を選
ぶことにより得ることができる。
たとえば、エミッタフォロワ回路のような負荷駆動回路
が入るかどうかにも依るが、必要な温度依存性は、補償
用トランジスタのペースに与える電位の温度依存性を選
ぶことにより得ることができる。
以下、図面を斥照して本発明の一実施例について詳細に
説明する。
説明する。
第４図は、本発明にもとづく補償用トランジスタ回路の
一例を示す構成図である。２３は、ある所定の論理をと
る回路であり、抵抗２１．２２は負荷抵抗である。抵抗
２１．２２に流れる電流によって生じる電圧降下により
論理レベルを決める。
一例を示す構成図である。２３は、ある所定の論理をと
る回路であり、抵抗２１．２２は負荷抵抗である。抵抗
２１．２２に流れる電流によって生じる電圧降下により
論理レベルを決める。
出力は抵抗２２の下端から取り出す。正側の電源をＶｃ
ｃ、負側の電源をｖｖｅとする。補償用トランジスタ２
４のコレクタは抵抗２１．２２の接続点に接続し、ペー
スにはチップ上で同一の電位Ｖ ｅ６□を与え、エミッ
タは抵抗２５を通してｋＥに接続する。
ｃ、負側の電源をｖｖｅとする。補償用トランジスタ２
４のコレクタは抵抗２１．２２の接続点に接続し、ペー
スにはチップ上で同一の電位Ｖ ｅ６□を与え、エミッ
タは抵抗２５を通してｋＥに接続する。
論理回路２３として、エミッタフォロワ付きのＥＣ，Ｌ
回路を例にとり、上記の実施例をより具体的に説明する
。第５図は、ＥＣＬ回路のＮＯＲ，出力（ＶＮｏ＊）に
対して本発明を適用した例である。
回路を例にとり、上記の実施例をより具体的に説明する
。第５図は、ＥＣＬ回路のＮＯＲ，出力（ＶＮｏ＊）に
対して本発明を適用した例である。
ＯＲ，出力についても同様に適用できる。第２図のＮＯ
Ｒ側の負荷抵抗８Ｆｉ、第５図では２１．２２に分割し
、その分割点に補償用トランジスタ２４を接続し、かつ
抵抗２５をエミッタと負側電源Ｖｔｚの間に接続する。
Ｒ側の負荷抵抗８Ｆｉ、第５図では２１．２２に分割し
、その分割点に補償用トランジスタ２４を接続し、かつ
抵抗２５をエミッタと負側電源Ｖｔｚの間に接続する。
ＶｃｃとＶｇｆｆｉの電源配線抵抗による電圧降下は第
１図のようになるものとし、それらの電圧降下の値（そ
れぞれΔＶｃ。
１図のようになるものとし、それらの電圧降下の値（そ
れぞれΔＶｃ。
ΔＶｖとする）がΔＶｃ＝α・ΔＶｖを満たすように、
ＶｃｃとＶｖｖの電源配線を並行に走らせ、かつＶｃｃ
の配線抵抗はｖｖｒの配線抵抗のα倍になるように、た
とえば配線層の膜厚が同じときけＶｃｃの配線幅をＶε
にの配線幅の１／αになるようにする。ただし、電源Ｖ
ｃｃから回路に流れる電流のすべて、かつそれのみが電
源Ｖｚｚに汗れ込むものとする。
ＶｃｃとＶｖｖの電源配線を並行に走らせ、かつＶｃｃ
の配線抵抗はｖｖｒの配線抵抗のα倍になるように、た
とえば配線層の膜厚が同じときけＶｃｃの配線幅をＶε
にの配線幅の１／αになるようにする。ただし、電源Ｖ
ｃｃから回路に流れる電流のすべて、かつそれのみが電
源Ｖｚｚに汗れ込むものとする。
通常のＦ、 ＣＬ回路においては、上述したように高レ
ベルＶｏｗの電源電圧の変動補償が不可能であるため、
Ｖｃｃを接地してできるだけ電圧降下を小さくする。つ
まり、ＶｃＣの電圧降下ΔＶｃはＶｔｉの電圧降下ΔＶ
ｔの１／２くらいである。
ベルＶｏｗの電源電圧の変動補償が不可能であるため、
Ｖｃｃを接地してできるだけ電圧降下を小さくする。つ
まり、ＶｃＣの電圧降下ΔＶｃはＶｔｉの電圧降下ΔＶ
ｔの１／２くらいである。
そこで、たとえば、上記のαの値を１７２とする。
また、ベース電位ｖ８゜□としてはチップ上でほぼ同一
の電位を与えるが、これは容易である。なぜならば、■
、。□の配線に流れるのはベース電流であり、しかもト
ランジスタ２４の電流は、ＥＣＬのカレントスイッチの
電流、つまりトランジスタ５のコレクタ電流に比し１／
１０＜らいなので、結局、電源Ｖｃｃや■にｚＶｃ流れ
る電流よりも３ケタくらい小さいからである。したがっ
て、Ｖ ｅｏｍは一定と考えられ、トランジスタ２４の
ベース・エミッタ間電圧ｖＩＩＥを一定とすると、抵抗
２１と２５の比を１：２とすることによって、ΔＶ■の
１／２が抵抗２１の電圧降下の変化として生じるように
でき、ΔＶｃを補償できる。補償用トランジスタ２４に
流れる電流は抵抗２５とＶ ｃ ｏ ｍ。
の電位を与えるが、これは容易である。なぜならば、■
、。□の配線に流れるのはベース電流であり、しかもト
ランジスタ２４の電流は、ＥＣＬのカレントスイッチの
電流、つまりトランジスタ５のコレクタ電流に比し１／
１０＜らいなので、結局、電源Ｖｃｃや■にｚＶｃ流れ
る電流よりも３ケタくらい小さいからである。したがっ
て、Ｖ ｅｏｍは一定と考えられ、トランジスタ２４の
ベース・エミッタ間電圧ｖＩＩＥを一定とすると、抵抗
２１と２５の比を１：２とすることによって、ΔＶ■の
１／２が抵抗２１の電圧降下の変化として生じるように
でき、ΔＶｃを補償できる。補償用トランジスタ２４に
流れる電流は抵抗２５とＶ ｃ ｏ ｍ。
値によって決められる。
具体的に数値を挙げて説明する。チップに供給される電
圧はＶｃｃ＝ＯＶ、ＶＥＥ＝−３Ｖ とする。
圧はＶｃｃ＝ＯＶ、ＶＥＥ＝−３Ｖ とする。
ＥＣＬの入力トランジスタ１〜３のコレクタの振幅は０
．５Ｖとする。つまり、カレントスイッチ電流（トラン
ジスタ５のコレクタ電流）が抵抗２１゜２２に流れて生
じる電圧降下は０．５Ｖとする。まの だ、電源電圧降下が最も大きい位置でＶｃｃは一〇、０
５Ｖ、Ｖｔｔは−２，９ｖになるとする。したがって、
電源パッドに最も近＜Ｖｃｃ＝ＯＶ。
．５Ｖとする。つまり、カレントスイッチ電流（トラン
ジスタ５のコレクタ電流）が抵抗２１゜２２に流れて生
じる電圧降下は０．５Ｖとする。まの だ、電源電圧降下が最も大きい位置でＶｃｃは一〇、０
５Ｖ、Ｖｔｔは−２，９ｖになるとする。したがって、
電源パッドに最も近＜Ｖｃｃ＝ＯＶ。
Ｖ＋ｅｇ＝３Ｖがほぼ正確に与えられているゲートでは
、０．０５Ｖの電圧降下を上記の補償回路によって生じ
させればよい。また、Ｖｃｃが−０，０５Ｖ、Ｖｖｘが
−２，９Ｖになっている最悪のゲートでは、補償回路の
電流をほぼゼロにすればよい。
、０．０５Ｖの電圧降下を上記の補償回路によって生じ
させればよい。また、Ｖｃｃが−０，０５Ｖ、Ｖｖｘが
−２，９Ｖになっている最悪のゲートでは、補償回路の
電流をほぼゼロにすればよい。
電源パッドの近くのゲートのとき、補償回路に流れる電
流をカレントスイッチの電流の１／１ｏにするとすると
、第５図の抵抗２２はゼロにしなくてはならない。また
、上述したように、トランジスタ２４のＶａｔの変化を
無視すると、抵抗２５は抵抗２１の２倍とし、電圧降下
は０．ＩＶとする必要がある。ただし、この例ではＶＩ
Ｅの変化は無視し得す、これを考慮すると後述のように
、抵抗２５は抵抗２１とほぼ等しくシ、電圧降下はｏ、
ｏｓｖに−する必要がある。ＶＩＩＥは０．７ Ｖとす
ると、Ｖ ｃＯｍとしてはＶ ｃａ、ｎ＝ ｙ 、、
＋０．０５−１−０．７＝−２，２５Ｖを与えればよい
。
流をカレントスイッチの電流の１／１ｏにするとすると
、第５図の抵抗２２はゼロにしなくてはならない。また
、上述したように、トランジスタ２４のＶａｔの変化を
無視すると、抵抗２５は抵抗２１の２倍とし、電圧降下
は０．ＩＶとする必要がある。ただし、この例ではＶＩ
Ｅの変化は無視し得す、これを考慮すると後述のように
、抵抗２５は抵抗２１とほぼ等しくシ、電圧降下はｏ、
ｏｓｖに−する必要がある。ＶＩＩＥは０．７ Ｖとす
ると、Ｖ ｃＯｍとしてはＶ ｃａ、ｎ＝ ｙ 、、
＋０．０５−１−０．７＝−２，２５Ｖを与えればよい
。
このときに、トランジスタ１〜３のコレクタ電流の高レ
ベルがどうなるかを示したのが第６図である。３１は、
補償回路がない場合、３２は本発明の補償回路を付加し
た場合である。３ｏは、補償回路の電流が抵抗２１に流
れて生じる電圧降下Δｖｃ′を示し、３１からΔＶｃ’
を引いて３２が得られる。したがって、チップ上の位置
によって電源電圧降下がちがうことによる信号レベル（
特に高レベル）の変動を補償できることが分かる。
ベルがどうなるかを示したのが第６図である。３１は、
補償回路がない場合、３２は本発明の補償回路を付加し
た場合である。３ｏは、補償回路の電流が抵抗２１に流
れて生じる電圧降下Δｖｃ′を示し、３１からΔＶｃ’
を引いて３２が得られる。したがって、チップ上の位置
によって電源電圧降下がちがうことによる信号レベル（
特に高レベル）の変動を補償できることが分かる。
次に温度依存性の補償について述べる。第５図の出力Ｖ
ＮＯＲは、補償回路がない場合トランジスタ６のＶｍ
ｚの温度依存性によって、高レベルは第７図の４１．４
２のように温度が上がると上昇する。第６図の３１で分
かるように、４１け電源パッドに近いゲートの場合、４
２は遠いゲートの場合である。しかしながら、第５図の
ように本発明の補償回路を付加すると、ｖｃｏｍＫは温
度依存性を持たせないようにすればトランジスタ２４０
ベース・エミッタ間電圧Ｖ８ｇの篇度衣存性がΔＶｃ’
に現われ（本実施例では抵抗２１と２５が同じ値である
から、ＶＩＩＥの湿度依存性とΔｖｃ′の温度依存性は
逆符号で、絶対値は同じである。）、これとトランジス
タ６０ペース・エミッタ間電圧Ｖｌｆｆｉの依存性が打
ち消し合ってＶ ＮＯＲの高レベルは温度依存性を持た
ないようにできる。つまり、第７図で４１は４３．４２
は４４のような依存性になる。なお、低レベルについて
は、カレントスイッチの電流の依存性にもよるが、第７
図では電流がチップ上の位置にも温度にも依存しない場
合を示し、４５は高レベル４１に対応する低レベル、４
６は高レベル４２に２１応する１１＆レベルである。
ＮＯＲは、補償回路がない場合トランジスタ６のＶｍ
ｚの温度依存性によって、高レベルは第７図の４１．４
２のように温度が上がると上昇する。第６図の３１で分
かるように、４１け電源パッドに近いゲートの場合、４
２は遠いゲートの場合である。しかしながら、第５図の
ように本発明の補償回路を付加すると、ｖｃｏｍＫは温
度依存性を持たせないようにすればトランジスタ２４０
ベース・エミッタ間電圧Ｖ８ｇの篇度衣存性がΔＶｃ’
に現われ（本実施例では抵抗２１と２５が同じ値である
から、ＶＩＩＥの湿度依存性とΔｖｃ′の温度依存性は
逆符号で、絶対値は同じである。）、これとトランジス
タ６０ペース・エミッタ間電圧Ｖｌｆｆｉの依存性が打
ち消し合ってＶ ＮＯＲの高レベルは温度依存性を持た
ないようにできる。つまり、第７図で４１は４３．４２
は４４のような依存性になる。なお、低レベルについて
は、カレントスイッチの電流の依存性にもよるが、第７
図では電流がチップ上の位置にも温度にも依存しない場
合を示し、４５は高レベル４１に対応する低レベル、４
６は高レベル４２に２１応する１１＆レベルである。
これらｆｌｔレベルは高レベルと同じく本発明の補ＩＫ
回路によりで、電源′電圧降下および温度によるレベル
変動が補償でき、４５は４７．４６は４８のような依存
性になる。
回路によりで、電源′電圧降下および温度によるレベル
変動が補償でき、４５は４７．４６は４８のような依存
性になる。
以上説明したように、本発明によれば論理回路の出力信
号レベルを、チップ上の電源配線抵抗による電圧降下や
温度に依存せづ“、きわめて一定のレベルにすることが
できる。
号レベルを、チップ上の電源配線抵抗による電圧降下や
温度に依存せづ“、きわめて一定のレベルにすることが
できる。
第１図は、電源バンドからの距離に対する電源１Ｌ圧の
変化を示す図、第２図はエミッタ結合論理回路の構成図
、第３図は、第２図の回路の信号レベルが電源パッドか
らの距離に依存して変動することを示す図、第４図、５
図は本発明の一実施例を示す図、第６図、第７図は、本
発明の詳細な説明するだめの図である。 １．２．３・・・ＥＣＬ回路の入力用トランジスタ、４
・・・ＥＣＬ回路の基準電圧用トランジスタ、５・・・
ＥＣＬ回路の定電流源用トランジスタ、６．７・・・エ
ミッタフォロワ・トランジスタ、８，９．１０゜１１．
１２，２１．２２・・・抵抗、２４・・・補償用ト囁
（図 第 Ｚ 図 囁 ３ 図 葛 ４ 図 第 ５ 図 第 ７ 図 待合農産（Ｃ）
変化を示す図、第２図はエミッタ結合論理回路の構成図
、第３図は、第２図の回路の信号レベルが電源パッドか
らの距離に依存して変動することを示す図、第４図、５
図は本発明の一実施例を示す図、第６図、第７図は、本
発明の詳細な説明するだめの図である。 １．２．３・・・ＥＣＬ回路の入力用トランジスタ、４
・・・ＥＣＬ回路の基準電圧用トランジスタ、５・・・
ＥＣＬ回路の定電流源用トランジスタ、６．７・・・エ
ミッタフォロワ・トランジスタ、８，９．１０゜１１．
１２，２１．２２・・・抵抗、２４・・・補償用ト囁
（図 第 Ｚ 図 囁 ３ 図 葛 ４ 図 第 ５ 図 第 ７ 図 待合農産（Ｃ）
Claims (1)
- １、 正側電源に負荷抵抗を接続し、該負荷抵抗の他端
に接続された回路を経て負側筒１源に流れる電流が上記
負荷抵抗に生ぜしめる電圧の大きさにより論理値を決め
る論理回路において、上記負荷抵抗の適当に分割された
分割点にコレクタを接続し、エミッタ電流を上記負側電
源に流すようにした補償用トランジスタを設けると共に
、上記正側箱、源と負側電源の配線抵抗による電圧降下
が所定の比例関係になるよう互いに並行に正側電源線と
負側電源線を配線し、上記補償用トランジスタのベース
にはチップ上で同一の電位を与えることを特徴とする論
理回路の信号レベル変動補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11977082A JPS5911032A (ja) | 1982-07-12 | 1982-07-12 | 論理回路の信号レベル変動補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11977082A JPS5911032A (ja) | 1982-07-12 | 1982-07-12 | 論理回路の信号レベル変動補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911032A true JPS5911032A (ja) | 1984-01-20 |
Family
ID=14769765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11977082A Pending JPS5911032A (ja) | 1982-07-12 | 1982-07-12 | 論理回路の信号レベル変動補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911032A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200570A2 (en) * | 1985-05-03 | 1986-11-05 | Advanced Micro Devices, Inc. | ECL circuits |
| JPS62159914A (ja) * | 1986-01-09 | 1987-07-15 | Nec Corp | Ｅｃｌコンパチブル出力回路 |
| EP0258627A2 (en) * | 1986-09-02 | 1988-03-09 | International Business Machines Corporation | Logic level control for current switch emitter follower logic |
-
1982
- 1982-07-12 JP JP11977082A patent/JPS5911032A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200570A2 (en) * | 1985-05-03 | 1986-11-05 | Advanced Micro Devices, Inc. | ECL circuits |
| JPS62159914A (ja) * | 1986-01-09 | 1987-07-15 | Nec Corp | Ｅｃｌコンパチブル出力回路 |
| EP0258627A2 (en) * | 1986-09-02 | 1988-03-09 | International Business Machines Corporation | Logic level control for current switch emitter follower logic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477737A (en) | Voltage generator circuit having compensation for process and temperature variation | |
| KR910008520B1 (ko) | 출력버퍼 | |
| JPH0531850B2 (ja) | ||
| EP0138823A1 (en) | CURRENT SOURCE CIRCUIT WITH REDUCED ERROR. | |
| US5216291A (en) | Buffer circuit having high stability and low quiescent current consumption | |
| US5334885A (en) | Automatic control of buffer speed | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPS61500571A (ja) | Ｖｃｃ補償したバンドギャップ基準電圧発生器 | |
| JPS61260720A (ja) | Ｅｃｌ回路構造 | |
| EP0083208A2 (en) | A bias circuit for an emitter coupled logic circuit | |
| US4346312A (en) | Integrated semiconductor current driver circuitry | |
| KR940008254A (ko) | 전원 종속 입력 버퍼 | |
| JPS5911032A (ja) | 論理回路の信号レベル変動補償回路 | |
| US2889416A (en) | Temperature compensated transistor amplifier | |
| EP0651511A2 (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH02125523A (ja) | Ｅｃｌ―ｃｍｏｓコンバータ | |
| US4270092A (en) | Current controlling circuitry for logical circuit reference electric level circuitry | |
| US6724234B1 (en) | Signal-level compensation for communications circuits | |
| JPS62189816A (ja) | 駆動回路 | |
| EP0160694A1 (en) | Bias circuit for dynamically switchable low drop current source | |
| JPS58117730A (ja) | 集積ｅｃｌ回路用出力段 | |
| US3962631A (en) | Circuit for determining a measure value of a rectified a-c voltage | |
| JP2846372B2 (ja) | 半導体回路 | |
| US3175103A (en) | Analog computer voltage fluctuation compensator |