JPS59100974A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPS59100974A JPS59100974A JP57210969A JP21096982A JPS59100974A JP S59100974 A JPS59100974 A JP S59100974A JP 57210969 A JP57210969 A JP 57210969A JP 21096982 A JP21096982 A JP 21096982A JP S59100974 A JPS59100974 A JP S59100974A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- addresses
- register
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 23
- 230000009466 transformation Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012952 Resampling Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
- H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
不発明はデジタル化された2次元上の画像データの軸変
換(リサンプリング)を行う画像処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing device that performs axis conversion (resampling) of digitized two-dimensional image data.
人工衛星で取らえられた画像データは、その軸方向が地
図の軸方向と一致してないことが多く、そのため軸の回
転及び拡大、縮少、歪補正等の画像処理全行って、目的
に合った画像データvczK換される。2次元データで
ある画像の座標軸変換はりサンプリングと称され、ニア
レストネイバ法(NN法)、パイリニア法()JL法)
、キュビック・コンポルージョン法(CC法)が知られ
ており、CC法は他の2つの方法に比べ高周波成分がよ
く保存されるとともに、座標軸変換に伴う座標メツシー
間のずれに起因するデータの欠損が少ないことで、その
利用がはかられている。The axis direction of image data taken by a satellite often does not match the axis direction of the map, so all image processing such as axis rotation, enlargement, reduction, and distortion correction is performed to achieve the desired purpose. The matching image data is converted to vczK. Coordinate axis conversion of images, which are two-dimensional data, is called beam sampling, and involves the nearest neighbor method (NN method), pi-linear method (JL method)
, the cubic convolution method (CC method) is known, and the CC method preserves high frequency components better than the other two methods, and also prevents data loss due to deviations between coordinate meshes due to coordinate axis transformation. The fact that there are so few people is encouraging its use.
しかし、従来CC法については、処理が複雑なため、大
形の汎用コンピュータを用いてソフトウェアによって行
なわれていた。このソフトウェアによるCC法は画像メ
モリに対する入出力の頻度が極めて高く、入出力部プロ
セスに依るロスタイムと、CC法自体がもつ複雑な演算
のために長時間の処理時間を必要としていた。However, the conventional CC method has been performed by software using a large general-purpose computer because the processing is complicated. This software-based CC method requires extremely high input/output to and from the image memory, and requires a long processing time due to loss time due to the input/output process and the complicated calculations of the CC method itself.
したがって1本発明の目的は従来ソフトウェアによって
行っていたCC法の処理に対して、専用の特徴あるハー
ドウェアを提供して、極めて高速KCC法の処理を行う
画像処理装置’を提供することである。Accordingly, an object of the present invention is to provide an image processing apparatus that performs extremely high-speed KCC processing by providing specialized hardware for CC processing, which has conventionally been performed by software. .
本発明によれば、リサンプリング全実行しようとするデ
ータを入力しておく2次元のアドレスを有する第一のメ
モリと、前記メモリ全読み出すアドレス’Th’J生す
るための初期値及び差分て表わされるリサンプリングの
パラメータを保持するi −のレジスタと、前記第一の
レジスタに格納され値を基に初期値+差分Xp(p=1
.2.・・・五・・・)の計算を2次元的に行い投射点
アドレスを順次演算する回路と、演算されたアドレスの
整数部分に2つの次元方向に各々−1,0,+1.+2
の加算を加♂塞古アドレスを増減させる回路と、増減さ
れf?:、4X4のメツシーの交点の16個のアドレス
に応じて前記第一のメモリから16個のデータ全貌み出
す手段と、16個のアドレスの位置と演算されたアドレ
スの小数部分により決まる重み(ウェイトファクター)
を発生する回路と、この重みと第一のメモリから読み出
されたデータと全乗加算して投射点データを補間作成す
る回路と、補間されたデータをリサンプリングされた座
標として書き込むための初期値や繰り返【−数を格納し
た第二のレジスタと、第二のレジスタの出力を基にアド
レスを作る回路と、このアドレスに応じて補間されたデ
ータを格納する第二のメモリとを具備する画像処理装置
が得られる。According to the present invention, a first memory having a two-dimensional address for inputting data to be completely resampled, and an initial value and a difference for generating an address 'Th'J for reading all of the memory, are provided. i − register that holds the resampling parameters to be stored, and the initial value + difference Xp (p=1) based on the value stored in the first register.
.. 2. . . 5...) two-dimensionally and sequentially calculates the projection point address, and the integer part of the calculated address is set to -1, 0, +1, . . . in two dimensional directions, respectively. +2
A circuit that increases or decreases the old address and increases or decreases f? : means for extracting all 16 pieces of data from the first memory according to the 16 addresses at the intersection of 4×4 meshes, and a weight determined by the positions of the 16 addresses and the decimal part of the calculated address. factor)
A circuit that generates this weight and the data read from the first memory to interpolate and create projection point data by adding the weights and the data read from the first memory, and an initial circuit that writes the interpolated data as resampled coordinates. Equipped with a second register that stores values and repetitions [-], a circuit that creates an address based on the output of the second register, and a second memory that stores interpolated data according to this address. An image processing device is obtained.
次に図面を参照して本発明を説明してゆく。第1図は旧
座標と新座標との関係を示す図であり、オリジナルな画
像データは○印で示され、f図で、水平垂直方向の格子
上にあるものとする。これに対[7て変換されて得られ
るべき新座標は斜めのM及びN方向で示されており、新
座標上の求める画像データは0印で示されている。オリ
ジナルが画像データから新座標の画像データを求める際
、各画素で新旧座標上で共通に重っているものはそのま
まのデータを用いることができるが、一般には変換され
たあとの新座標の格子は第1図からもわかるように元の
旧座標の格子とほとんど一致しないために、新座標上の
画素データ(0印)を作り出す必要がある。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a diagram showing the relationship between old coordinates and new coordinates, and the original image data is indicated by a circle, and is assumed to be on a grid in the horizontal and vertical directions in the f diagram. On the other hand, the new coordinates to be obtained by conversion are shown by diagonal M and N directions, and the image data to be obtained on the new coordinates is shown by a 0 mark. When obtaining image data with new coordinates from the original image data, if each pixel overlaps in common on the new and old coordinates, the data can be used as is, but in general, the grid of the new coordinates after conversion can be used. As can be seen from Fig. 1, it hardly matches the grid of the original old coordinates, so it is necessary to create pixel data (0 marks) on the new coordinates.
第2図は旧座標と新座標との対応関係を示す図であり、
0印の新座標軸上の各画素の位置を旧座標軸の単位を用
いて表わすと、初期値(、S、SY)に対して、Y方向
(新座標軸のX方向に相当)のm番目の点は(Sx+△
X1・m、SY+△Y1 ・m)で表わされ、他方N方
向(新座標軸のY方向に相当)のn番目の点は(Sx+
△X2・n、SY+△Y2.n)で表わせる。この結果
、新座標軸上のY方向のm番目、N方向のn番目の一般
点(m、n)の旧座標軸上での位置Xmn、Ymn
は次の(1)、 (2)式で表わせる。Figure 2 is a diagram showing the correspondence between old coordinates and new coordinates,
If the position of each pixel on the new coordinate axes marked 0 is expressed using the units of the old coordinate axes, it is the mth point in the Y direction (corresponding to the X direction of the new coordinate axes) with respect to the initial value (, S, SY). is (Sx+△
X1・m, SY+△Y1・m), and the nth point in the N direction (corresponding to the Y direction of the new coordinate axes) is (Sx+
△X2・n, SY+△Y2. It can be expressed as n). As a result, the positions Xmn, Ymn on the old coordinate axes of the mth general point (m, n) in the Y direction on the new coordinate axis and the nth general point (m, n) in the N direction
can be expressed by the following equations (1) and (2).
XHnn” S X+ΔX1・In+△X2 ・n
−−−(1)yrnn”sY +ΔY1−rn+△Y2
−n ・・・+・+・+・(21fl)、 f2)式
において、前述したように新旧の座標軸の各格子点が一
致することはまれであ、!7.YmnYmn とも小
数点以下の部分が発生する。これは元々画素データがな
かった所から新たな画素データが作る必要のあることを
示して込る。XHnn” S X+ΔX1・In+△X2・n
---(1) yrnn"sY +ΔY1-rn+ΔY2
-n...+・+・+・(21fl), f2) In the formula, as mentioned above, it is rare for the grid points of the old and new coordinate axes to coincide, and! 7. For both Ymn and Ymn, a portion below the decimal point occurs. This indicates that new pixel data must be created from a location where no pixel data originally existed.
元来、画素データのない中間部分に新たな画素データ全
周囲の存在データから推定する方法が内挿であ勺、次に
この内挿補間について説明する。Originally, interpolation was a method for estimating new pixel data in an intermediate portion where there is no pixel data from existing data around the entire periphery.Next, this interpolation will be explained.
第3図は旧座標軸上に新座標軸の一点をプロットしたも
のであり、CC法ではこの一点の画素データが旧座標軸
上の囲りの16点から内挿によシ作られる。図でa、b
は(1)、 (2)式の小数部分に相当するものであり
、共に0以上で1以下の数値である。整acC1s分は
、それによってどの16点が選択されるかが決るもので
あり、CC法の内挿の原理とは直1妾関与しない。CC
法では16個のオリジナルな画素データのある点を’f
l # ’1□# 113 # 1141121、 I
22. I23. I24. I31. I32.13
3.134. I41. I42゜143.144
とすると、次の式で表わされる。すなわち求める点’k
l(x、y) とすると、I(x、y)=b (bi
b(I4’−I3’ +I2’−If’ )+(I3’
−14’−2I2’+211′月十(工3′−It’
)) ”I2’ ・・・・・・・・・ (3)た
だし。FIG. 3 shows one point on the new coordinate axes plotted on the old coordinate axes, and in the CC method, pixel data for this one point is created by interpolation from 16 surrounding points on the old coordinate axes. a, b in the diagram
corresponds to the decimal part of equations (1) and (2), and both are numerical values greater than or equal to 0 and less than or equal to 1. The adjustment acC1s determines which 16 points are selected, and has no relation to the interpolation principle of the CC method. C.C.
In the method, a point with 16 original pixel data is 'f
l # '1□# 113 # 1141121, I
22. I23. I24. I31. I32.13
3.134. I41. I42゜143.144
Then, it is expressed by the following formula. In other words, the desired point 'k
If l(x, y), then I(x, y)=b (bi
b(I4'-I3'+I2'-If')+(I3'
-14'-2I2'+211'Month 10 (Work 3'-It'
)) ``I2' ・・・・・・・・・ (3) However.
1i’=a(a(a(Ii4 Iia+l12−Ii
x)+(l i a−’14−2Iiz”21i1)D
(Ii3−Iil))+ I i 2
・・・・・・・・・ (4)ここで、a、bは
(1)、 (2+式によってリサンプリングのアドレス
計算を行った時の旧座標軸上の小数?lflのアドレス
に相当する。1i'=a(a(a(Ii4 Iia+l12-Ii
x)+(l i a-'14-2Iiz"21i1)D
(Ii3-Iil))+Ii2
(4) Here, a and b correspond to the address of the decimal number ?lfl on the old coordinate axis when the resampling address is calculated using the formula (1) (2+).
以上の説明が、CC法の理論的手法であ)、具体的な実
施方法を以下に述べる。キュービック・コンポルージョ
ン演算はハードウェア的には、アドレスの計算と及びそ
の結果を用いた乗加算との2段階のステップからなり、
まずアドレスの計算は次のとおりである。The above explanation is the theoretical method of the CC method), and a specific implementation method will be described below. In terms of hardware, the cubic convolution operation consists of two steps: address calculation and multiplication and addition using the results.
First, address calculation is as follows.
(1)、 (2)式をそれぞれ変形して、(3)、 (
4)式vCスルと。By transforming equations (1) and (2), (3) and (
4) With the formula vCsuru.
x=sx+△Xt−m+ △X2・n=Sx+f □(
m、n)・・・・・・・・・・・・ (3)
y=SY+△Y1・m+△Y2°”= 8y”I2(m
、n)・・・・・・・・・・・・ (4)
ここで、sX、 BY、△Xj、△Yj、は演算実行時
に指定されるパラメータであり、m、nは実行後に得ら
れるエリアのデータ数の2辺のピクセル数である。x=sx+△Xt-m+ △X2・n=Sx+f □(
m, n)・・・・・・・・・・・・ (3) y=SY+△Y1・m+△Y2°”=8y”I2(m
, n)・・・・・・・・・・・・ (4) Here, sX, BY, △Xj, △Yj are parameters specified when executing the calculation, and m and n are obtained after execution. This is the number of pixels on two sides of the number of data in the area.
乗加算については、ここでlxl、1yle小数点以下
を切捨てた値とすると、(5)式で求める値が得られる
。Regarding multiplication and addition, if lxl and 1yle are values rounded down to the decimal point, the value obtained by equation (5) is obtained.
・・・・・・・・・ (5)
ここでx −(x)、 y−(y)は第3図のa、bに
相当するものであり、Σ実行中は一足値である。またI
i、jr/1I(x、y) の周、り(Dl 6点ff
i示L”(いる。(5) Here, x - (x) and y - (y) correspond to a and b in Fig. 3, and are one-step values during Σ execution. Also I
i, jr/1I (x, y) circumference, ri (Dl 6 points ff
I show L" (there is.
故に16回の乗加算実行中は、fi、j(X−(X)、
y−(y))は定った値となっており、これ全ウェイト
ファクターとしてあらかじめILOM等に入れておけば
、このウェイトファクターと前述のアドレスによって1
フvみ出されたオリジナルな画素データとの間で計算を
行えばよいことがわかる。Therefore, during the execution of 16 times of multiplication and addition, fi, j(X-(X),
y - (y)) is a fixed value, and if this is stored in advance in ILOM etc. as a total weight factor, 1 is calculated using this weight factor and the address mentioned above.
It can be seen that calculations can be performed between the extracted original pixel data and the extracted original pixel data.
次に、本発明の一実施例の構成を第4図に示しながら、
本発明の詳細な説明する。まずX方向のアドレスの一塔
生については初期値SX が設定手段10a に設定
さノ1.る。レジスタ11は、オリジナルな曲仁七デー
タが格納されているメモリ30のアドレス投射点(寅算
を差分演汀で行うために値前のアドレス全保持する。す
なわちレジスタ11にはXl11− i n”” s
x+ΔX1 ・(m−1)+△X2・n が格納される
。またレジスタ12は演算全矩形状に実行する際のスタ
ートアドレス、すなわちX。、n−□−8x+△X2・
(n−1)が保持される。設定手段10i)1ocYc
はそれぞれ、△Xl、△X2が設定される。セレクタ1
3はレジスタ11.12からのデータ全党けるセレクタ
ーであり、繰返し方向の演算が行なわれているときは、
レジスタ11のデータを選択し、非繰夛返し方向の演算
の場合はレジスタ12のデータを選択する。ここで繰1
pシ方向の演算とは第1図のM方向の演算で、n回、燥
シ返される。Next, while the configuration of an embodiment of the present invention is shown in FIG.
The present invention will be described in detail. First, for the address in the X direction, an initial value SX is set in the setting means 10a. Ru. The register 11 holds the address projection point of the memory 30 in which the original song data is stored (Xl11-i n"). ”s
x+ΔX1·(m-1)+ΔX2·n is stored. Further, the register 12 is the start address when executing the operation on all rectangles, that is, X. , n-□-8x+△X2・
(n-1) is retained. Setting means 10i) 1ocYc
are set to ΔXl and ΔX2, respectively. Selector 1
3 is a selector that selects all data from registers 11 and 12, and when an operation is performed in the repeat direction,
The data in register 11 is selected, and the data in register 12 is selected in the case of a non-repetitive operation. Here repeat 1
The calculation in the P direction is the calculation in the M direction in FIG. 1, which is repeated n times.
非繰発し方向の演算とは第1図のN方向の演算で1回の
み行なわれる。セレクター15もセレクター13と同様
に繰返し方向の演算が行なわれるときは△X!、非繰返
し方向の演算が行なわれるとき△Xzを選択する。加算
器14はセレクター13゜150出力データを加算する
。SX△X□あるいは■2に小数部分を含む値があれば
、加算出力にも小数部分を含み、この出力は次のアドレ
ス演算のためにレジスタ11又は12に帰還される。加
算器14の出力のうち!修数部fdレジスタ16に送ら
れ、小数部はレジスタ17に送られる。副アドレス発生
器8Hシ一ケンス発生器31からのシーケンヌ制御に応
じて−1〜+2までの値を順次発生し、この値は加算器
19で演算されたアドレスの整数部と加算され、4種類
のX方向のアドレスデータ全作−り、メモリ30へ供給
される。The calculation in the non-repeated direction is the calculation in the N direction shown in FIG. 1, which is performed only once. Similarly to the selector 13, when the selector 15 performs calculations in the repeating direction, △X! , ΔXz is selected when an operation in a non-repetitive direction is performed. The adder 14 adds the selector 13°150 output data. If SX△X□ or ■2 contains a decimal part, the addition output also contains a decimal part, and this output is fed back to register 11 or 12 for the next address operation. Of the output of adder 14! The fractional part is sent to the fd register 16, and the decimal part is sent to the register 17. The sub-address generator 8H sequentially generates values from -1 to +2 in accordance with the sequence control from the sequence generator 31, and this value is added to the integer part of the address calculated by the adder 19, resulting in four types of values. All address data in the X direction is created and supplied to the memory 30.
Y方向のアドレス発生についても、X方向と同様な植成
となっておフ、初期値SY、△Y□、△Y2がそれぞれ
設定手段20a、 20b、 20cVr−設定される
。レジスタ21.22はX方向のレジスタ11゜12に
対応するレジスタであり、それぞれ、Y□−i、n=
Sy + △Y1− (m−1)+△Y2 ’ ”e
YO,n 1”SY+△Y2・(n−1)が格納される
。セレクタ23.25もX方向のレジスタ13.15と
同様な動作を行う。セレクタ23.25の出力は加算器
24で力日や
算され、牢;算結i!!:け次のアドレス演算のために
レジスタ21又け22に帰還されるとともに、その整数
部分はレジスタ26に小数部分はレジスタ27に格納さ
れる。Y方向においても副アドレス発生器28で−1〜
+2の値が発生され、レジスタ26の出力と加算器29
で加算され、4種類のY方向のアドレスデータを作り、
メモリ30へ供給される。Regarding address generation in the Y direction, the setting is similar to that in the X direction, and the initial values SY, ΔY□, and ΔY2 are set by the setting means 20a, 20b, and 20cVr-, respectively. Registers 21 and 22 are registers corresponding to registers 11 and 12 in the X direction, respectively, Y□-i, n=
Sy + △Y1- (m-1)+△Y2' ”e
YO,n 1"SY+ΔY2・(n-1) is stored. The selector 23.25 also operates in the same way as the X-direction register 13.15. The output of the selector 23.25 is input to the adder 24. It is fed back to the registers 21 and 22 for the next address calculation, and the integer part is stored in the register 26 and the decimal part is stored in the register 27.Y Also in the direction, the sub address generator 28 outputs -1 to
A value of +2 is generated and output from register 26 and adder 29
are added to create four types of Y-direction address data,
The data is supplied to memory 30.
メモリ30に対しては、X、Y方向アドレスがそれぞれ
加算器19.29から供給され、結局16通力のアドレ
スがメモリ30に供給され、第3図の1(x、y)のま
わりの16個のデータが読み出されることになる。他方
X、Y方向のアドレスのうち小?&MS分はそれぞれレ
ジスタ17.27から抽出され、小数部分(第3図a、
b)によって決まるあらかじめ定められたウェイトファ
クターが格納されているウェイトファクター発生器32
に送られる。乗算器34には、メモリ出力レジスタ33
全弁してメモリ30から睨み出された画像データと、ウ
ェイトファクター発生器32からのウェイトファクター
が供給され、乗算処理される。The X and Y direction addresses are supplied to the memory 30 from adders 19 and 29, respectively, and in the end, 16 addresses are supplied to the memory 30, and 16 addresses around 1 (x, y) in FIG. data will be read. On the other hand, the smaller of the addresses in the X and Y directions? &MS are extracted from registers 17 and 27, respectively, and the decimal parts (Figure 3a,
b) a weight factor generator 32 in which is stored a predetermined weight factor determined by
sent to. The multiplier 34 includes a memory output register 33
The image data fully read out from the memory 30 and the weight factor from the weight factor generator 32 are supplied and multiplied.
乗算結果は加算器35.レジスタ36との組み合せによ
916回乗加算され、16回のアドレス運行後にはレジ
スタ36にはキュービック・コンポルージョンされた所
望のデータが与えられることになる。The multiplication result is sent to the adder 35. In combination with the register 36, it is multiplied and added 916 times, and after 16 address operations, the register 36 is given the desired cubic convolved data.
キュービック・コンポルージョンされたデータは画像メ
モリ40に格納される。この画像メモリ40 VCデー
タを書き込むためのアドレスは新座t=のアドレスに相
当するものであり、これは新座標のX方向に関しては、
初期値設定手段45.加算器41.レジスタ42の組み
合せにより作られ、Y方向に関しては、初期値設定手段
46.加算器43、レジスタ440組み合せにより作ら
れる。The cubic convolved data is stored in the image memory 40. The address for writing the VC data in this image memory 40 corresponds to the address of Niiza t=, which means that in the X direction of the new coordinates,
Initial value setting means 45. Adder 41. It is created by a combination of registers 42, and for the Y direction, an initial value setting means 46. It is created by a combination of an adder 43 and a register 440.
またここで作られるX、Y方向のアドレスはセレクター
13.15,23.25における操返しと非繰返しの識
別を行う基準となっている。またレジスタ47には新座
標のX方向(第1図のY方向)の処理回数mが設定され
、加算器41とレジスタ42とによる加算が!n回行な
われると比較器(減5f器)48でこれヲ、倹知して、
レジスタ42の内容をクリアするとともに、新座標のY
方向(第1図のN方向)のアドレスを1つ進めるべく加
算器43を制御する。このようVC1X方向がm回進む
ごとにY方向が1つ進み、Y方向がn回進むと、比較器
50でこれを検知してレジスタ44をクリアするととも
に、全処理行程が終了する。Further, the addresses in the X and Y directions created here serve as a reference for distinguishing between operation and non-repetition in selectors 13.15 and 23.25. Furthermore, the number of times m of processing in the X direction (Y direction in FIG. 1) of the new coordinates is set in the register 47, and the addition by the adder 41 and the register 42 is performed! When the process is repeated n times, the comparator (5f reducer) 48 recognizes this and
Clear the contents of register 42 and set the new coordinate Y
The adder 43 is controlled to advance the address by one in the direction (N direction in FIG. 1). In this way, every time the VC1X direction advances m times, the Y direction advances by one, and when the Y direction advances n times, the comparator 50 detects this and clears the register 44, and the entire processing process ends.
繰返し数m、11FCついては画像メモリ4oのアドレ
ス全発生する部分に設けたが、これは初期値設定手段1
0 ae by Cm 20 a、 b、 cの部分に
設けてもよいことはもちろんである。The number of repetitions m and 11FC are provided in the part where all the addresses of the image memory 4o are generated, but this is the initial value setting means 1.
0 ae by Cm 20 Of course, it may be provided in the portions a, b, and c.
以上が実ノ准例の一例であるが、上記実施例ではアドレ
ス発生回路が投射点側と射点側と別々に存在したが、こ
れを時間軸上で複合し1つにしても何ら本質的に変化は
ない。加えてメモリが2つ別々に存在したがアドレス空
間的に考慮されていれば同一のメモリでもよい事は明ら
かである。The above is an example of an actual quasi-example. In the above embodiment, the address generation circuits existed separately on the projection point side and the projection point side, but even if they were combined on the time axis and made into one, there was no essential problem. There is no change in . In addition, although there were two separate memories, it is clear that they can be the same memory if the address space is considered.
第1図は軸変換を示す図で、○印は原データであフ枠子
状に存在し、口開は必要な邸J変換をした時の枠子に対
応する投射点である。第2図は投射点同志の原データ軸
上での関係を示す。図で、繰返し側は一つ手前の位置デ
ータに△X!、△Y1の差分を持っており、非繰返し側
ではハ2.△Y2の差分を持っている事を示す。第3図
はキー−ピック・コンポルージョン実行時の求める点I
(X、Y)に対するIi、jの位装置を示す。Iijは
i二1〜4.j−1〜4の16点より構成される。第4
図は本発明の一実施・列のプロ、り図。
第3閾FIG. 1 is a diagram showing axis transformation, where the ○ mark exists in the form of a frame in the original data, and the opening is the projection point corresponding to the frame when the necessary residence J transformation is performed. FIG. 2 shows the relationship between projection points on the original data axis. In the figure, the repeat side is △X! to the previous position data! , ΔY1, and on the non-repetitive side C2. Indicates that the difference is △Y2. Figure 3 shows the point I when key-pick composition is executed.
The Ii, j digit device for (X, Y) is shown. Iij is i21-4. Consists of 16 points j-1 to j-4. Fourth
The figure is a diagram of one implementation/column of the present invention. Third threshold
Claims (1)
2の座標系に変換する装置であって、2次元のアドレス
を有し第一の座標系の画像データを格納するメモリと、
前記メモリヲ読み出すアドレス全発生するためのアドレ
スの初期値9画素間の差分値を保持する第一のレジスタ
と、前記第一のレジスタに格納された値を基I/c第二
の座標系の投射点に対応する第一の座標係のアドレス全
演算する第一のアドレス演算回路と、2つの次元の前記
演算されたアドレスの整数部分に各々−1〜2の増減を
行う回路と、増減vC;苓は9作り出される16個のア
ドレスの前記投射点の位置及び前記演算されたアドレス
の小数部分によって決まる重み全発生する回路と、前記
重みと前記16個のアドレスに対応して前記メモリから
読み出されたデータとを乗加算する回路と、前記乗加算
されたデータを11き込むためのアドレス全演算する第
二のアドレス演算回路とを具備し、前記第二のアドレス
演算回路からのアドレスに前記乗加算されたデータ全対
応させることにより軸変換を・行う画像処理装置。A device for converting image data in a box coordinate system to a second coordinate system by axis transformation 1~, comprising a memory having a two-dimensional address and storing image data in the first coordinate system; ,
A first register that holds the difference value between 9 pixels of the initial value of the address for generating all the addresses to be read from the memory, and a projection of a second coordinate system based on the value stored in the first register. a first address calculation circuit that calculates all the addresses of the first coordinates corresponding to a point; a circuit that increases/decreases the integer parts of the two-dimensional calculated addresses by -1 to 2; an increase/decrease vC; 9. A circuit that generates all 16 addresses with weights determined by the position of the projection point and the decimal part of the calculated addresses, and reads out from the memory corresponding to the weights and the 16 addresses. a circuit for multiplying and adding the multiplied and added data, and a second address calculation circuit for calculating all addresses for inputting the multiplied and added data; An image processing device that performs axis transformation by matching all multiplied and added data.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57210969A JPS59100974A (en) | 1982-12-01 | 1982-12-01 | Picture processor |
US06/556,707 US4578812A (en) | 1982-12-01 | 1983-11-30 | Digital image processing by hardware using cubic convolution interpolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57210969A JPS59100974A (en) | 1982-12-01 | 1982-12-01 | Picture processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59100974A true JPS59100974A (en) | 1984-06-11 |
JPH0480428B2 JPH0480428B2 (en) | 1992-12-18 |
Family
ID=16598117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57210969A Granted JPS59100974A (en) | 1982-12-01 | 1982-12-01 | Picture processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59100974A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0511606A2 (en) * | 1991-04-29 | 1992-11-04 | E.I. Du Pont De Nemours And Company | Parallel interpolator for high speed digital image enlargement |
JP2021516382A (en) * | 2018-01-31 | 2021-07-01 | グーグル エルエルシーGoogle LLC | Image conversion for machine learning |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118953A (en) * | 1977-03-28 | 1978-10-17 | Agency Of Ind Science & Technol | Address designation circuit |
JPS55124185A (en) * | 1979-03-20 | 1980-09-25 | Nippon Electric Co | Coordinate conversion circuit |
JPS5784058U (en) * | 1980-11-04 | 1982-05-24 |
-
1982
- 1982-12-01 JP JP57210969A patent/JPS59100974A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118953A (en) * | 1977-03-28 | 1978-10-17 | Agency Of Ind Science & Technol | Address designation circuit |
JPS55124185A (en) * | 1979-03-20 | 1980-09-25 | Nippon Electric Co | Coordinate conversion circuit |
JPS5784058U (en) * | 1980-11-04 | 1982-05-24 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0511606A2 (en) * | 1991-04-29 | 1992-11-04 | E.I. Du Pont De Nemours And Company | Parallel interpolator for high speed digital image enlargement |
EP0511606A3 (en) * | 1991-04-29 | 1994-08-03 | Du Pont | |
JP2021516382A (en) * | 2018-01-31 | 2021-07-01 | グーグル エルエルシーGoogle LLC | Image conversion for machine learning |
Also Published As
Publication number | Publication date |
---|---|
JPH0480428B2 (en) | 1992-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61143879A (en) | Method and apparatus for calculating pixel value | |
JPS61136177A (en) | Apparatus for use in calculation of image data | |
JPS59100974A (en) | Picture processor | |
JPH0555915B2 (en) | ||
US5220428A (en) | Digital video effects apparatus for image transposition | |
JP3333578B2 (en) | Area calculator | |
JPH06149993A (en) | Method and device for image conversion processing | |
JPS6217236B2 (en) | ||
JPH07114649A (en) | Method for image processing for correcting distorted image and device for executing the same | |
JP2975610B2 (en) | Image interpolation device | |
JP2000224405A (en) | Image processing method | |
JP2910101B2 (en) | Vector font data component point correction device | |
JP3395301B2 (en) | Coordinate conversion device and coordinate conversion method | |
JP2768370B2 (en) | Drawing method | |
JPH0222419B2 (en) | ||
JP2861097B2 (en) | Shading image generation method and apparatus | |
JP2992065B2 (en) | Image tracking device | |
JP2972003B2 (en) | Automatic creation of development drawings for bending | |
JP2721344B2 (en) | Image processing method | |
JPH05227413A (en) | Binary picture variable magnification device | |
JP2670559B2 (en) | Grayscale image processing method and grayscale image processing apparatus used therefor | |
JP2861106B2 (en) | Shading image generation method and apparatus | |
JPH0424689A (en) | Image processor | |
JP2686607B2 (en) | Image processing method | |
JPH09319855A (en) | Device and method for map generation |