JPS59100974A - Picture processor - Google Patents

Abstract

PURPOSE:To accelerate the processing of a cubic convolution method by having multiplication/addition between the data and a weight factor decided by the decimal part of a calculated address and producing with interpolation on the projection point data. CONSTITUTION:The decimal parts of addresses in X and Y directions are extracted from registers 17 and 27 respectively and sent to a weight factor generator 32 which stores a weight factor decided previously by said decimal part. The picture data read out of a memory 30 and the weight factor given from the generator 32 are supplied to a multiplier 34 for multiplication processing. The result of this multiplication undergoes 16 times of multiplication and addition in combination of an adder 35 and a register 36. Thus the desired data underwent the cubic convolution is obtained at the register 36 after address operations of 16 times.

Description

【発明の詳細な説明】 不発明はデジタル化された２次元上の画像データの軸変
換（リサンプリング）を行う画像処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing device that performs axis conversion (resampling) of digitized two-dimensional image data.

人工衛星で取らえられた画像データは、その軸方向が地
図の軸方向と一致してないことが多く、そのため軸の回
転及び拡大、縮少、歪補正等の画像処理全行って、目的
に合った画像データｖｃｚＫ換される。２次元データで
ある画像の座標軸変換はりサンプリングと称され、ニア
レストネイバ法（ＮＮ法）、パイリニア法（）ＪＬ法）
、キュビック・コンポルージョン法（ＣＣ法）が知られ
ており、ＣＣ法は他の２つの方法に比べ高周波成分がよ
く保存されるとともに、座標軸変換に伴う座標メツシー
間のずれに起因するデータの欠損が少ないことで、その
利用がはかられている。The axis direction of image data taken by a satellite often does not match the axis direction of the map, so all image processing such as axis rotation, enlargement, reduction, and distortion correction is performed to achieve the desired purpose. The matching image data is converted to vczK. Coordinate axis conversion of images, which are two-dimensional data, is called beam sampling, and involves the nearest neighbor method (NN method), pi-linear method (JL method)
, the cubic convolution method (CC method) is known, and the CC method preserves high frequency components better than the other two methods, and also prevents data loss due to deviations between coordinate meshes due to coordinate axis transformation. The fact that there are so few people is encouraging its use.

しかし、従来ＣＣ法については、処理が複雑なため、大
形の汎用コンピュータを用いてソフトウェアによって行
なわれていた。このソフトウェアによるＣＣ法は画像メ
モリに対する入出力の頻度が極めて高く、入出力部プロ
セスに依るロスタイムと、ＣＣ法自体がもつ複雑な演算
のために長時間の処理時間を必要としていた。However, the conventional CC method has been performed by software using a large general-purpose computer because the processing is complicated. This software-based CC method requires extremely high input/output to and from the image memory, and requires a long processing time due to loss time due to the input/output process and the complicated calculations of the CC method itself.

したがって１本発明の目的は従来ソフトウェアによって
行っていたＣＣ法の処理に対して、専用の特徴あるハー
ドウェアを提供して、極めて高速ＫＣＣ法の処理を行う
画像処理装置’を提供することである。Accordingly, an object of the present invention is to provide an image processing apparatus that performs extremely high-speed KCC processing by providing specialized hardware for CC processing, which has conventionally been performed by software. .

本発明によれば、リサンプリング全実行しようとするデ
ータを入力しておく２次元のアドレスを有する第一のメ
モリと、前記メモリ全読み出すアドレス’Ｔｈ’Ｊ生す
るための初期値及び差分て表わされるリサンプリングの
パラメータを保持するｉ　−のレジスタと、前記第一の
レジスタに格納され値を基に初期値＋差分Ｘｐ（ｐ＝１
．２．・・・五・・・）の計算を２次元的に行い投射点
アドレスを順次演算する回路と、演算されたアドレスの
整数部分に２つの次元方向に各々−１，０，＋１．＋２
の加算を加♂塞古アドレスを増減させる回路と、増減さ
れｆ？：、４Ｘ４のメツシーの交点の１６個のアドレス
に応じて前記第一のメモリから１６個のデータ全貌み出
す手段と、１６個のアドレスの位置と演算されたアドレ
スの小数部分により決まる重み（ウェイトファクター）
を発生する回路と、この重みと第一のメモリから読み出
されたデータと全乗加算して投射点データを補間作成す
る回路と、補間されたデータをリサンプリングされた座
標として書き込むための初期値や繰り返【−数を格納し
た第二のレジスタと、第二のレジスタの出力を基にアド
レスを作る回路と、このアドレスに応じて補間されたデ
ータを格納する第二のメモリとを具備する画像処理装置
が得られる。According to the present invention, a first memory having a two-dimensional address for inputting data to be completely resampled, and an initial value and a difference for generating an address 'Th'J for reading all of the memory, are provided. i − register that holds the resampling parameters to be stored, and the initial value + difference Xp (p=1) based on the value stored in the first register.
．． 2. . . 5...) two-dimensionally and sequentially calculates the projection point address, and the integer part of the calculated address is set to -1, 0, +1, . . . in two dimensional directions, respectively. +2
A circuit that increases or decreases the old address and increases or decreases f? : means for extracting all 16 pieces of data from the first memory according to the 16 addresses at the intersection of 4×4 meshes, and a weight determined by the positions of the 16 addresses and the decimal part of the calculated address. factor)
A circuit that generates this weight and the data read from the first memory to interpolate and create projection point data by adding the weights and the data read from the first memory, and an initial circuit that writes the interpolated data as resampled coordinates. Equipped with a second register that stores values and repetitions [-], a circuit that creates an address based on the output of the second register, and a second memory that stores interpolated data according to this address. An image processing device is obtained.

次に図面を参照して本発明を説明してゆく。第１図は旧
座標と新座標との関係を示す図であり、オリジナルな画
像データは○印で示され、ｆ図で、水平垂直方向の格子
上にあるものとする。これに対［７て変換されて得られ
るべき新座標は斜めのＭ及びＮ方向で示されており、新
座標上の求める画像データは０印で示されている。オリ
ジナルが画像データから新座標の画像データを求める際
、各画素で新旧座標上で共通に重っているものはそのま
まのデータを用いることができるが、一般には変換され
たあとの新座標の格子は第１図からもわかるように元の
旧座標の格子とほとんど一致しないために、新座標上の
画素データ（０印）を作り出す必要がある。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a diagram showing the relationship between old coordinates and new coordinates, and the original image data is indicated by a circle, and is assumed to be on a grid in the horizontal and vertical directions in the f diagram. On the other hand, the new coordinates to be obtained by conversion are shown by diagonal M and N directions, and the image data to be obtained on the new coordinates is shown by a 0 mark. When obtaining image data with new coordinates from the original image data, if each pixel overlaps in common on the new and old coordinates, the data can be used as is, but in general, the grid of the new coordinates after conversion can be used. As can be seen from Fig. 1, it hardly matches the grid of the original old coordinates, so it is necessary to create pixel data (0 marks) on the new coordinates.

第２図は旧座標と新座標との対応関係を示す図であり、
０印の新座標軸上の各画素の位置を旧座標軸の単位を用
いて表わすと、初期値（、Ｓ、ＳＹ）に対して、Ｙ方向
（新座標軸のＸ方向に相当）のｍ番目の点は（Ｓｘ＋△
Ｘ１・ｍ、ＳＹ＋△Ｙ１　・ｍ）で表わされ、他方Ｎ方
向（新座標軸のＹ方向に相当）のｎ番目の点は（Ｓｘ＋
△Ｘ２・ｎ、ＳＹ＋△Ｙ２．ｎ）で表わせる。この結果
、新座標軸上のＹ方向のｍ番目、Ｎ方向のｎ番目の一般
点（ｍ、ｎ）の旧座標軸上での位置Ｘｍｎ、Ｙｍｎ　　
は次の（１）、　（２）式で表わせる。Figure 2 is a diagram showing the correspondence between old coordinates and new coordinates,
If the position of each pixel on the new coordinate axes marked 0 is expressed using the units of the old coordinate axes, it is the mth point in the Y direction (corresponding to the X direction of the new coordinate axes) with respect to the initial value (, S, SY). is (Sx+△
X1・m, SY+△Y1・m), and the nth point in the N direction (corresponding to the Y direction of the new coordinate axes) is (Sx+
△X2・n, SY+△Y2. It can be expressed as n). As a result, the positions Xmn, Ymn on the old coordinate axes of the mth general point (m, n) in the Y direction on the new coordinate axis and the nth general point (m, n) in the N direction
can be expressed by the following equations (1) and (2).

ＸＨｎｎ”　Ｓ　Ｘ＋ΔＸ１・Ｉｎ＋△Ｘ２　・ｎ　　
−−−（１）ｙｒｎｎ”ｓＹ　＋ΔＹ１−ｒｎ＋△Ｙ２
−ｎ　　・・・＋・＋・＋・（２１ｆｌ）、　ｆ２）式
において、前述したように新旧の座標軸の各格子点が一
致することはまれであ、！７．ＹｍｎＹｍｎ　　とも小
数点以下の部分が発生する。これは元々画素データがな
かった所から新たな画素データが作る必要のあることを
示して込る。XHnn” S X+ΔX1・In+△X2・n
---(1) yrnn"sY +ΔY1-rn+ΔY2
-n...+・+・+・(21fl), f2) In the formula, as mentioned above, it is rare for the grid points of the old and new coordinate axes to coincide, and! 7. For both Ymn and Ymn, a portion below the decimal point occurs. This indicates that new pixel data must be created from a location where no pixel data originally existed.

元来、画素データのない中間部分に新たな画素データ全
周囲の存在データから推定する方法が内挿であ勺、次に
この内挿補間について説明する。Originally, interpolation was a method for estimating new pixel data in an intermediate portion where there is no pixel data from existing data around the entire periphery.Next, this interpolation will be explained.

第３図は旧座標軸上に新座標軸の一点をプロットしたも
のであり、ＣＣ法ではこの一点の画素データが旧座標軸
上の囲りの１６点から内挿によシ作られる。図でａ、ｂ
は（１）、　（２）式の小数部分に相当するものであり
、共に０以上で１以下の数値である。整ａｃＣ１ｓ分は
、それによってどの１６点が選択されるかが決るもので
あり、ＣＣ法の内挿の原理とは直１妾関与しない。ＣＣ
法では１６個のオリジナルな画素データのある点を’ｆ
ｌ　＃　’１□＃　１１３　＃　１１４１１２１、　Ｉ
２２．　Ｉ２３．　Ｉ２４．　Ｉ３１．　Ｉ３２．１３
３．１３４．　Ｉ４１．　Ｉ４２゜１４３．１４４　　
とすると、次の式で表わされる。すなわち求める点’ｋ
ｌ（ｘ、ｙ）　　とすると、Ｉ（ｘ、ｙ）＝ｂ　（ｂｉ
ｂ（Ｉ４’−Ｉ３’　＋Ｉ２’−Ｉｆ’　）＋（Ｉ３’
−１４’−２Ｉ２’＋２１１′月十（工３′−Ｉｔ’　
））　”Ｉ２’　　　　・・・・・・・・・　（３）た
だし。FIG. 3 shows one point on the new coordinate axes plotted on the old coordinate axes, and in the CC method, pixel data for this one point is created by interpolation from 16 surrounding points on the old coordinate axes. a, b in the diagram
corresponds to the decimal part of equations (1) and (2), and both are numerical values greater than or equal to 0 and less than or equal to 1. The adjustment acC1s determines which 16 points are selected, and has no relation to the interpolation principle of the CC method. C.C.
In the method, a point with 16 original pixel data is 'f
l # '1□# 113 # 1141121, I
22. I23. I24. I31. I32.13
3.134. I41. I42゜143.144
Then, it is expressed by the following formula. In other words, the desired point 'k
If l(x, y), then I(x, y)=b (bi
b(I4'-I3'+I2'-If')+(I3'
-14'-2I2'+211'Month 10 (Work 3'-It'
)) ``I2' ・・・・・・・・・ (3) However.

１ｉ’＝ａ（ａ（ａ（Ｉｉ４　　Ｉｉａ＋ｌ１２−Ｉｉ
ｘ）＋（ｌ　ｉ　ａ−’１４−２Ｉｉｚ”２１ｉ１）Ｄ
（Ｉｉ３−Ｉｉｌ））＋　Ｉ　ｉ　２　　　　　　　　
　　　　・・・・・・・・・　（４）ここで、ａ、ｂは
（１）、　（２＋式によってリサンプリングのアドレス
計算を行った時の旧座標軸上の小数？ｌｆｌのアドレス
に相当する。1i'=a(a(a(Ii4 Iia+l12-Ii
x)+(l i a-'14-2Iiz"21i1)D
(Ii3-Iil))+Ii2
(4) Here, a and b correspond to the address of the decimal number ?lfl on the old coordinate axis when the resampling address is calculated using the formula (1) (2+).

以上の説明が、ＣＣ法の理論的手法であ）、具体的な実
施方法を以下に述べる。キュービック・コンポルージョ
ン演算はハードウェア的には、アドレスの計算と及びそ
の結果を用いた乗加算との２段階のステップからなり、
まずアドレスの計算は次のとおりである。The above explanation is the theoretical method of the CC method), and a specific implementation method will be described below. In terms of hardware, the cubic convolution operation consists of two steps: address calculation and multiplication and addition using the results.
First, address calculation is as follows.

（１）、　（２）式をそれぞれ変形して、（３）、　（
４）式ｖＣスルと。By transforming equations (1) and (2), (3) and (
4) With the formula vCsuru.

ｘ＝ｓｘ＋△Ｘｔ−ｍ＋　△Ｘ２・ｎ＝Ｓｘ＋ｆ　□（
ｍ、ｎ）・・・・・・・・・・・・　（３） ｙ＝ＳＹ＋△Ｙ１・ｍ＋△Ｙ２°”＝　８ｙ”Ｉ２（ｍ
、ｎ）・・・・・・・・・・・・　（４） ここで、ｓＸ、　ＢＹ、△Ｘｊ、△Ｙｊ、は演算実行時
に指定されるパラメータであり、ｍ、ｎは実行後に得ら
れるエリアのデータ数の２辺のピクセル数である。x=sx+△Xt-m+ △X2・n=Sx+f □(
m, n)・・・・・・・・・・・・ (3) y=SY+△Y1・m+△Y2°”=8y”I2(m
, n)・・・・・・・・・・・・ (4) Here, sX, BY, △Xj, △Yj are parameters specified when executing the calculation, and m and n are obtained after execution. This is the number of pixels on two sides of the number of data in the area.

乗加算については、ここでｌｘｌ、１ｙｌｅ小数点以下
を切捨てた値とすると、（５）式で求める値が得られる
。Regarding multiplication and addition, if lxl and 1yle are values rounded down to the decimal point, the value obtained by equation (5) is obtained.

・・・・・・・・・　（５） ここでｘ　−（ｘ）、　ｙ−（ｙ）は第３図のａ、ｂに
相当するものであり、Σ実行中は一足値である。またＩ
ｉ、ｊｒ／１Ｉ（ｘ、ｙ）　の周、り（Ｄｌ　６点ｆｆ
ｉ示Ｌ”（いる。(5) Here, x - (x) and y - (y) correspond to a and b in Fig. 3, and are one-step values during Σ execution. Also I
i, jr/1I (x, y) circumference, ri (Dl 6 points ff
I show L" (there is.

故に１６回の乗加算実行中は、ｆｉ、ｊ（Ｘ−（Ｘ）、
ｙ−（ｙ））は定った値となっており、これ全ウェイト
ファクターとしてあらかじめＩＬＯＭ等に入れておけば
、このウェイトファクターと前述のアドレスによって１
フｖみ出されたオリジナルな画素データとの間で計算を
行えばよいことがわかる。Therefore, during the execution of 16 times of multiplication and addition, fi, j(X-(X),
y - (y)) is a fixed value, and if this is stored in advance in ILOM etc. as a total weight factor, 1 is calculated using this weight factor and the address mentioned above.
It can be seen that calculations can be performed between the extracted original pixel data and the extracted original pixel data.

次に、本発明の一実施例の構成を第４図に示しながら、
本発明の詳細な説明する。まずＸ方向のアドレスの一塔
生については初期値ＳＸ　が設定手段１０ａ　　に設定
さノ１．る。レジスタ１１は、オリジナルな曲仁七デー
タが格納されているメモリ３０のアドレス投射点（寅算
を差分演汀で行うために値前のアドレス全保持する。す
なわちレジスタ１１にはＸｌ１１−　ｉ　　ｎ””　ｓ
ｘ＋ΔＸ１　・（ｍ−１）＋△Ｘ２・ｎ　が格納される
。またレジスタ１２は演算全矩形状に実行する際のスタ
ートアドレス、すなわちＸ。、ｎ−□−８ｘ＋△Ｘ２・
（ｎ−１）が保持される。設定手段１０ｉ）１ｏｃＹｃ
はそれぞれ、△Ｘｌ、△Ｘ２が設定される。セレクタ１
３はレジスタ１１．１２からのデータ全党けるセレクタ
ーであり、繰返し方向の演算が行なわれているときは、
レジスタ１１のデータを選択し、非繰夛返し方向の演算
の場合はレジスタ１２のデータを選択する。ここで繰１
ｐシ方向の演算とは第１図のＭ方向の演算で、ｎ回、燥
シ返される。Next, while the configuration of an embodiment of the present invention is shown in FIG.
The present invention will be described in detail. First, for the address in the X direction, an initial value SX is set in the setting means 10a. Ru. The register 11 holds the address projection point of the memory 30 in which the original song data is stored (Xl11-i n"). ”s
x+ΔX1·(m-1)+ΔX2·n is stored. Further, the register 12 is the start address when executing the operation on all rectangles, that is, X. , n-□-8x+△X2・
(n-1) is retained. Setting means 10i) 1ocYc
are set to ΔXl and ΔX2, respectively. Selector 1
3 is a selector that selects all data from registers 11 and 12, and when an operation is performed in the repeat direction,
The data in register 11 is selected, and the data in register 12 is selected in the case of a non-repetitive operation. Here repeat 1
The calculation in the P direction is the calculation in the M direction in FIG. 1, which is repeated n times.

非繰発し方向の演算とは第１図のＮ方向の演算で１回の
み行なわれる。セレクター１５もセレクター１３と同様
に繰返し方向の演算が行なわれるときは△Ｘ！、非繰返
し方向の演算が行なわれるとき△Ｘｚを選択する。加算
器１４はセレクター１３゜１５０出力データを加算する
。ＳＸ△Ｘ□あるいは■２に小数部分を含む値があれば
、加算出力にも小数部分を含み、この出力は次のアドレ
ス演算のためにレジスタ１１又は１２に帰還される。加
算器１４の出力のうち！修数部ｆｄレジスタ１６に送ら
れ、小数部はレジスタ１７に送られる。副アドレス発生
器８Ｈシ一ケンス発生器３１からのシーケンヌ制御に応
じて−１〜＋２までの値を順次発生し、この値は加算器
１９で演算されたアドレスの整数部と加算され、４種類
のＸ方向のアドレスデータ全作−り、メモリ３０へ供給
される。The calculation in the non-repeated direction is the calculation in the N direction shown in FIG. 1, which is performed only once. Similarly to the selector 13, when the selector 15 performs calculations in the repeating direction, △X! , ΔXz is selected when an operation in a non-repetitive direction is performed. The adder 14 adds the selector 13°150 output data. If SX△X□ or ■2 contains a decimal part, the addition output also contains a decimal part, and this output is fed back to register 11 or 12 for the next address operation. Of the output of adder 14! The fractional part is sent to the fd register 16, and the decimal part is sent to the register 17. The sub-address generator 8H sequentially generates values from -1 to +2 in accordance with the sequence control from the sequence generator 31, and this value is added to the integer part of the address calculated by the adder 19, resulting in four types of values. All address data in the X direction is created and supplied to the memory 30.

Ｙ方向のアドレス発生についても、Ｘ方向と同様な植成
となっておフ、初期値ＳＹ、△Ｙ□、△Ｙ２がそれぞれ
設定手段２０ａ、　２０ｂ、　２０ｃＶｒ−設定される
。レジスタ２１．２２はＸ方向のレジスタ１１゜１２に
対応するレジスタであり、それぞれ、Ｙ□−ｉ、ｎ＝　
Ｓｙ　＋　△Ｙ１−　（ｍ−１）＋△Ｙ２　’　”ｅ　
ＹＯ，ｎ　１”ＳＹ＋△Ｙ２・（ｎ−１）が格納される
。セレクタ２３．２５もＸ方向のレジスタ１３．１５と
同様な動作を行う。セレクタ２３．２５の出力は加算器
２４で力日や 算され、牢；算結ｉ！！：け次のアドレス演算のために
レジスタ２１又け２２に帰還されるとともに、その整数
部分はレジスタ２６に小数部分はレジスタ２７に格納さ
れる。Ｙ方向においても副アドレス発生器２８で−１〜
＋２の値が発生され、レジスタ２６の出力と加算器２９
で加算され、４種類のＹ方向のアドレスデータを作り、
メモリ３０へ供給される。Regarding address generation in the Y direction, the setting is similar to that in the X direction, and the initial values SY, ΔY□, and ΔY2 are set by the setting means 20a, 20b, and 20cVr-, respectively. Registers 21 and 22 are registers corresponding to registers 11 and 12 in the X direction, respectively, Y□-i, n=
Sy + △Y1- (m-1)+△Y2' ”e
YO,n 1"SY+ΔY2・(n-1) is stored. The selector 23.25 also operates in the same way as the X-direction register 13.15. The output of the selector 23.25 is input to the adder 24. It is fed back to the registers 21 and 22 for the next address calculation, and the integer part is stored in the register 26 and the decimal part is stored in the register 27.Y Also in the direction, the sub address generator 28 outputs -1 to
A value of +2 is generated and output from register 26 and adder 29
are added to create four types of Y-direction address data,
The data is supplied to memory 30.

メモリ３０に対しては、Ｘ、Ｙ方向アドレスがそれぞれ
加算器１９．２９から供給され、結局１６通力のアドレ
スがメモリ３０に供給され、第３図の１（ｘ、ｙ）のま
わりの１６個のデータが読み出されることになる。他方
Ｘ、Ｙ方向のアドレスのうち小？＆ＭＳ分はそれぞれレ
ジスタ１７．２７から抽出され、小数部分（第３図ａ、
ｂ）によって決まるあらかじめ定められたウェイトファ
クターが格納されているウェイトファクター発生器３２
に送られる。乗算器３４には、メモリ出力レジスタ３３
全弁してメモリ３０から睨み出された画像データと、ウ
ェイトファクター発生器３２からのウェイトファクター
が供給され、乗算処理される。The X and Y direction addresses are supplied to the memory 30 from adders 19 and 29, respectively, and in the end, 16 addresses are supplied to the memory 30, and 16 addresses around 1 (x, y) in FIG. data will be read. On the other hand, the smaller of the addresses in the X and Y directions? &MS are extracted from registers 17 and 27, respectively, and the decimal parts (Figure 3a,
b) a weight factor generator 32 in which is stored a predetermined weight factor determined by
sent to. The multiplier 34 includes a memory output register 33
The image data fully read out from the memory 30 and the weight factor from the weight factor generator 32 are supplied and multiplied.

乗算結果は加算器３５．レジスタ３６との組み合せによ
９１６回乗加算され、１６回のアドレス運行後にはレジ
スタ３６にはキュービック・コンポルージョンされた所
望のデータが与えられることになる。The multiplication result is sent to the adder 35. In combination with the register 36, it is multiplied and added 916 times, and after 16 address operations, the register 36 is given the desired cubic convolved data.

キュービック・コンポルージョンされたデータは画像メ
モリ４０に格納される。この画像メモリ４０　ＶＣデー
タを書き込むためのアドレスは新座ｔ＝のアドレスに相
当するものであり、これは新座標のＸ方向に関しては、
初期値設定手段４５．加算器４１．レジスタ４２の組み
合せにより作られ、Ｙ方向に関しては、初期値設定手段
４６．加算器４３、レジスタ４４０組み合せにより作ら
れる。The cubic convolved data is stored in the image memory 40. The address for writing the VC data in this image memory 40 corresponds to the address of Niiza t=, which means that in the X direction of the new coordinates,
Initial value setting means 45. Adder 41. It is created by a combination of registers 42, and for the Y direction, an initial value setting means 46. It is created by a combination of an adder 43 and a register 440.

またここで作られるＸ、Ｙ方向のアドレスはセレクター
１３．１５，２３．２５における操返しと非繰返しの識
別を行う基準となっている。またレジスタ４７には新座
標のＸ方向（第１図のＹ方向）の処理回数ｍが設定され
、加算器４１とレジスタ４２とによる加算が！ｎ回行な
われると比較器（減５ｆ器）４８でこれヲ、倹知して、
レジスタ４２の内容をクリアするとともに、新座標のＹ
方向（第１図のＮ方向）のアドレスを１つ進めるべく加
算器４３を制御する。このようＶＣ１Ｘ方向がｍ回進む
ごとにＹ方向が１つ進み、Ｙ方向がｎ回進むと、比較器
５０でこれを検知してレジスタ４４をクリアするととも
に、全処理行程が終了する。Further, the addresses in the X and Y directions created here serve as a reference for distinguishing between operation and non-repetition in selectors 13.15 and 23.25. Furthermore, the number of times m of processing in the X direction (Y direction in FIG. 1) of the new coordinates is set in the register 47, and the addition by the adder 41 and the register 42 is performed! When the process is repeated n times, the comparator (5f reducer) 48 recognizes this and
Clear the contents of register 42 and set the new coordinate Y
The adder 43 is controlled to advance the address by one in the direction (N direction in FIG. 1). In this way, every time the VC1X direction advances m times, the Y direction advances by one, and when the Y direction advances n times, the comparator 50 detects this and clears the register 44, and the entire processing process ends.

繰返し数ｍ、１１ＦＣついては画像メモリ４ｏのアドレ
ス全発生する部分に設けたが、これは初期値設定手段１
０　ａｅ　ｂｙ　Ｃｍ　２０　ａ、　ｂ、　ｃの部分に
設けてもよいことはもちろんである。The number of repetitions m and 11FC are provided in the part where all the addresses of the image memory 4o are generated, but this is the initial value setting means 1.
0 ae by Cm 20 Of course, it may be provided in the portions a, b, and c.

以上が実ノ准例の一例であるが、上記実施例ではアドレ
ス発生回路が投射点側と射点側と別々に存在したが、こ
れを時間軸上で複合し１つにしても何ら本質的に変化は
ない。加えてメモリが２つ別々に存在したがアドレス空
間的に考慮されていれば同一のメモリでもよい事は明ら
かである。The above is an example of an actual quasi-example. In the above embodiment, the address generation circuits existed separately on the projection point side and the projection point side, but even if they were combined on the time axis and made into one, there was no essential problem. There is no change in . In addition, although there were two separate memories, it is clear that they can be the same memory if the address space is considered.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は軸変換を示す図で、○印は原データであフ枠子
状に存在し、口開は必要な邸Ｊ変換をした時の枠子に対
応する投射点である。第２図は投射点同志の原データ軸
上での関係を示す。図で、繰返し側は一つ手前の位置デ
ータに△Ｘ！、△Ｙ１の差分を持っており、非繰返し側
ではハ２．△Ｙ２の差分を持っている事を示す。第３図
はキー−ピック・コンポルージョン実行時の求める点Ｉ
（Ｘ、Ｙ）に対するＩｉ、ｊの位装置を示す。Ｉｉｊは
ｉ二１〜４．ｊ−１〜４の１６点より構成される。第４
図は本発明の一実施・列のプロ、り図。 第３閾FIG. 1 is a diagram showing axis transformation, where the ○ mark exists in the form of a frame in the original data, and the opening is the projection point corresponding to the frame when the necessary residence J transformation is performed. FIG. 2 shows the relationship between projection points on the original data axis. In the figure, the repeat side is △X! to the previous position data! , ΔY1, and on the non-repetitive side C2. Indicates that the difference is △Y2. Figure 3 shows the point I when key-pick composition is executed.
The Ii, j digit device for (X, Y) is shown. Iij is i21-4. Consists of 16 points j-1 to j-4. Fourth
The figure is a diagram of one implementation/column of the present invention. Third threshold

Claims (1)

【特許請求の範囲】[Claims] 箱−の座標系に対している画像データを軸変換１〜で第
２の座標系に変換する装置であって、２次元のアドレス
を有し第一の座標系の画像データを格納するメモリと、
前記メモリヲ読み出すアドレス全発生するためのアドレ
スの初期値９画素間の差分値を保持する第一のレジスタ
と、前記第一のレジスタに格納された値を基Ｉ／ｃ第二
の座標系の投射点に対応する第一の座標係のアドレス全
演算する第一のアドレス演算回路と、２つの次元の前記
演算されたアドレスの整数部分に各々−１〜２の増減を
行う回路と、増減ｖＣ；苓は９作り出される１６個のア
ドレスの前記投射点の位置及び前記演算されたアドレス
の小数部分によって決まる重み全発生する回路と、前記
重みと前記１６個のアドレスに対応して前記メモリから
読み出されたデータとを乗加算する回路と、前記乗加算
されたデータを１１き込むためのアドレス全演算する第
二のアドレス演算回路とを具備し、前記第二のアドレス
演算回路からのアドレスに前記乗加算されたデータ全対
応させることにより軸変換を・行う画像処理装置。A device for converting image data in a box coordinate system to a second coordinate system by axis transformation 1~, comprising a memory having a two-dimensional address and storing image data in the first coordinate system; ,
A first register that holds the difference value between 9 pixels of the initial value of the address for generating all the addresses to be read from the memory, and a projection of a second coordinate system based on the value stored in the first register. a first address calculation circuit that calculates all the addresses of the first coordinates corresponding to a point; a circuit that increases/decreases the integer parts of the two-dimensional calculated addresses by -1 to 2; an increase/decrease vC; 9. A circuit that generates all 16 addresses with weights determined by the position of the projection point and the decimal part of the calculated addresses, and reads out from the memory corresponding to the weights and the 16 addresses. a circuit for multiplying and adding the multiplied and added data, and a second address calculation circuit for calculating all addresses for inputting the multiplied and added data; An image processing device that performs axis transformation by matching all multiplied and added data.