JPS5896363A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS5896363A JPS5896363A JP56196168A JP19616881A JPS5896363A JP S5896363 A JPS5896363 A JP S5896363A JP 56196168 A JP56196168 A JP 56196168A JP 19616881 A JP19616881 A JP 19616881A JP S5896363 A JPS5896363 A JP S5896363A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transfer
- processors
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、共通バスを介して複数のマルチブａ−にツ
賃ヲ接続したマルチプロセッサ・シヌテムのデータ転送
制御方式に関する。
賃ヲ接続したマルチプロセッサ・シヌテムのデータ転送
制御方式に関する。
従来、この種のデータ転送制＃力式として第１図に示す
よう力ものがあった。即ち、プロセッサ１１〜１ｄは、
ローカル・バヌ２ａ〜２ｄ及び１ンターフエ１ス３ａ〜
３ｄを介して共通バス４に接続さｎている。１ンターフ
エづヌ３ａ〜３ｄＵ転送用のデータを一峙蓄積するロー
カル・メモリ５ａ〜５ｄを有する。共通バヌ４には転送
コントローラ６が接続さｊている。プロセッサ１ａ〜１
ｄに＃ｉｍ定の優先１１位が与えらｊており、転送コン
トローラ６はこの優先順位に従ってデータ転送の制氷１
をする。
よう力ものがあった。即ち、プロセッサ１１〜１ｄは、
ローカル・バヌ２ａ〜２ｄ及び１ンターフエ１ス３ａ〜
３ｄを介して共通バス４に接続さｎている。１ンターフ
エづヌ３ａ〜３ｄＵ転送用のデータを一峙蓄積するロー
カル・メモリ５ａ〜５ｄを有する。共通バヌ４には転送
コントローラ６が接続さｊている。プロセッサ１ａ〜１
ｄに＃ｉｍ定の優先１１位が与えらｊており、転送コン
トローラ６はこの優先順位に従ってデータ転送の制氷１
をする。
次に動作を説明する。プロセラ′ｖ１ａ〜１ｄは、共通
バス４を介して相互的カデータ転送をし力い限り、七１
ぞｊにおいて独立的に動作するが、相互約４データ転送
をする場合は、転送１べきデータをローカル・メモリ５
＆〜５ｄの特定領域にセットする。インターフエ１ス３
＆〜３ｄはこ１により転送；ントロー２６（二対しχ転
送装車を出す。
バス４を介して相互的カデータ転送をし力い限り、七１
ぞｊにおいて独立的に動作するが、相互約４データ転送
をする場合は、転送１べきデータをローカル・メモリ５
＆〜５ｄの特定領域にセットする。インターフエ１ス３
＆〜３ｄはこ１により転送；ントロー２６（二対しχ転
送装車を出す。
−力、転送コントローラ６＃′ｉ、転送要求に対し、そ
の時々で最高の優先順位の転送要求を受付け、（２１に
対して転送許可を与える０転送許可を受は取っりｒＪ
、ｔ ｔｅｌ’ （ンターフエ１ス３ ａｄ、ローカル
・メモリ５ａのデータを読み出し、共通バス５を弁して
例えばインターフェイス３ｄのローカル・メモリ５ｄに
１＠込む。プロセッサ１ｄはローカル・メモリ５ｄを随
時読み出すことができるので、こｎを読み出すことにエ
リ、プロセッサ１龜からアクセスｆ１ｄへのデータ転送
が連取さする０転送ｍ’ントローラ６は、インターンエ
１７３ａのデータ転送を完了すると、再び七のＭＡで最
高順位の例えばインターフェイス３ｂに転送許可を与え
る。
の時々で最高の優先順位の転送要求を受付け、（２１に
対して転送許可を与える０転送許可を受は取っりｒＪ
、ｔ ｔｅｌ’ （ンターフエ１ス３ ａｄ、ローカル
・メモリ５ａのデータを読み出し、共通バス５を弁して
例えばインターフェイス３ｄのローカル・メモリ５ｄに
１＠込む。プロセッサ１ｄはローカル・メモリ５ｄを随
時読み出すことができるので、こｎを読み出すことにエ
リ、プロセッサ１龜からアクセスｆ１ｄへのデータ転送
が連取さする０転送ｍ’ントローラ６は、インターンエ
１７３ａのデータ転送を完了すると、再び七のＭＡで最
高順位の例えばインターフェイス３ｂに転送許可を与え
る。
アクセス９１ａか、ら同一のデータをプロセッサ１ｂ〜
１ｄに転送する場合も上記説明の動作を名ブロセツー９
１ｂ〜１ｄ毎ζ＝反復するものである。
１ｄに転送する場合も上記説明の動作を名ブロセツー９
１ｂ〜１ｄ毎ζ＝反復するものである。
従来のデータ転送制御力式は、以上のように構成さ１て
いたので、プロセツヤ間のデータ転送量及びプロセッサ
の数が増大するに従い、優先順位の低いプロセッサにお
けるデータ転送の待時間が急激に増大し、究極的にはデ
ータ処理システムとして正常に機能し得々（力る久々が
あり、一つのプロセッサから他の複数のプロセッサへ同
一データを配分する場合も非１ｇζ：データ転送の効率
が悪いという久々があった。
いたので、プロセツヤ間のデータ転送量及びプロセッサ
の数が増大するに従い、優先順位の低いプロセッサにお
けるデータ転送の待時間が急激に増大し、究極的にはデ
ータ処理システムとして正常に機能し得々（力る久々が
あり、一つのプロセッサから他の複数のプロセッサへ同
一データを配分する場合も非１ｇζ：データ転送の効率
が悪いという久々があった。
この発明は、上記のような従来技術の久々を除去するた
めに力さまたもので、名ブロセツ賃が個々にデータ転送
をする第１のタイム・スロットと、名プロセッサへ共通
のデータを同時に転送する第２のタイム・スロットとを
設けることにより、データ転送の効率を高めることがで
きるデータ転送制御力式を提供することを目的とする０
以）、この発明の一契施例な図について説明する。第２
図はこの発明のデータ転送制御方式によるブロック図で
ある。プレセッサ１ａ〜１ｄＵローカル・バス２ａ〜２
ｄ及びインターフェイス７ａ〜７ｄを介して共通バス８
に接続さｊる。１ンターフエイス７１〜７ｄＦｉデータ
転送制御用にローカル・メモリ９１〜９ｄを有する。共
通バス８にｄ転送制御用の転送コントローラ１０が接続
さｎている。
めに力さまたもので、名ブロセツ賃が個々にデータ転送
をする第１のタイム・スロットと、名プロセッサへ共通
のデータを同時に転送する第２のタイム・スロットとを
設けることにより、データ転送の効率を高めることがで
きるデータ転送制御力式を提供することを目的とする０
以）、この発明の一契施例な図について説明する。第２
図はこの発明のデータ転送制御方式によるブロック図で
ある。プレセッサ１ａ〜１ｄＵローカル・バス２ａ〜２
ｄ及びインターフェイス７ａ〜７ｄを介して共通バス８
に接続さｊる。１ンターフエイス７１〜７ｄＦｉデータ
転送制御用にローカル・メモリ９１〜９ｄを有する。共
通バス８にｄ転送制御用の転送コントローラ１０が接続
さｎている。
次に動作について説明する。プロセッサ１１〜１ｄは共
通バス５を介してのデータ転送を′！ｌ！朽してい力い
状態では、等価的に第３図に示すよう々接続状態にある
。即ち、共通バス８はローカル・メモリ９ａ〜９ｄとの
接続をもたず、プロセッサ１ａ〜１ｄはパヌ２ａ〜２ｄ
を介してメモリ９ａ〜９ｄとの間でのみデータ転送を実
行している。
通バス５を介してのデータ転送を′！ｌ！朽してい力い
状態では、等価的に第３図に示すよう々接続状態にある
。即ち、共通バス８はローカル・メモリ９ａ〜９ｄとの
接続をもたず、プロセッサ１ａ〜１ｄはパヌ２ａ〜２ｄ
を介してメモリ９ａ〜９ｄとの間でのみデータ転送を実
行している。
プロセッサ１ａ〜１ｄ間でデータ転送を実行すると１！
は、アクセス−９１ａ〜１ｄは第６図に示す工う々形式
でローカル・メモリ９ａ〜９・、１に転送すべき自己の
データをセットする。第６図に示す１うに、メモリ９ａ
〜９ｄの領域ａ −ｄ、は、そ１ぞ１ブロセツ９１ａ〜
１ｄに個有に割付けら１、送出側の例えばアクセス−！
１Ｐ１ａは自己のメモリ９ａの自己の領域ａにデータを
セットし、受信側の全てのプロセッサ１ｂ〜１ｄｔｌメ
モリ９ｂ〜９ｄのプロセッサ１ａ用の領域ａを読み出す
動作をする。
は、アクセス−９１ａ〜１ｄは第６図に示す工う々形式
でローカル・メモリ９ａ〜９・、１に転送すべき自己の
データをセットする。第６図に示す１うに、メモリ９ａ
〜９ｄの領域ａ −ｄ、は、そ１ぞ１ブロセツ９１ａ〜
１ｄに個有に割付けら１、送出側の例えばアクセス−！
１Ｐ１ａは自己のメモリ９ａの自己の領域ａにデータを
セットし、受信側の全てのプロセッサ１ｂ〜１ｄｔｌメ
モリ９ｂ〜９ｄのプロセッサ１ａ用の領域ａを読み出す
動作をする。
転送コントローラ１０は第５図に示すようカタイム・ス
ロットを共通パス５上に送出している０り１ム・スロッ
トには、プロセッサｌａ〜１ｄがローカル・メモリ９ａ
〜９ｄとの間でアクセスを行うときに用いる夕づム・ス
ロットＴ Ａ Ｉ Ｔ Ｂと、共通バ２５を介してロー
カル・メモリ９ａ〜９ｄ間でアクセスを行うときζ二相
いる夕１ムーヌロット’ｒｏとがめる０例えば、第６図
に示すようにローカル・メモリ９ａの領域ａにデータＡ
がセットされると、転送コントローラ１０１１り１ムー
スロツトＴＯでメモリ９ａの領域ａからデータＡを読み
出しχ他のローカル・メモリ９ｂ〜９ｄの領域ａに同時
にデータＡを１＠込む即ち複写する。このようか形式で
データＢ〜Ｄについても複写をし、データ転送完了後に
は、第７図に示すように全てのローカルｅメモリ９ａ〜
９ｄの領域Ａ−Ｄに同一のデータＡ−Ｄがｉｔき込［ｆ
する０データ転送中は、第４図に示す工うに、等価的に
ローカル・メモＩＪ ９ ｍ −９ｄ ドローカル・バ
ス２＆〜２ｄとの間が切り離さｎた状態と力る。
ロットを共通パス５上に送出している０り１ム・スロッ
トには、プロセッサｌａ〜１ｄがローカル・メモリ９ａ
〜９ｄとの間でアクセスを行うときに用いる夕づム・ス
ロットＴ Ａ Ｉ Ｔ Ｂと、共通バ２５を介してロー
カル・メモリ９ａ〜９ｄ間でアクセスを行うときζ二相
いる夕１ムーヌロット’ｒｏとがめる０例えば、第６図
に示すようにローカル・メモリ９ａの領域ａにデータＡ
がセットされると、転送コントローラ１０１１り１ムー
スロツトＴＯでメモリ９ａの領域ａからデータＡを読み
出しχ他のローカル・メモリ９ｂ〜９ｄの領域ａに同時
にデータＡを１＠込む即ち複写する。このようか形式で
データＢ〜Ｄについても複写をし、データ転送完了後に
は、第７図に示すように全てのローカルｅメモリ９ａ〜
９ｄの領域Ａ−Ｄに同一のデータＡ−Ｄがｉｔき込［ｆ
する０データ転送中は、第４図に示す工うに、等価的に
ローカル・メモＩＪ ９ ｍ −９ｄ ドローカル・バ
ス２＆〜２ｄとの間が切り離さｎた状態と力る。
以上のように、この発明に１１は、ブロセツフ間のデー
タ転送をローカル・メモリのデータを接写する形式で他
のローカル・メモリへ同特に１１！込むようにしたので
、データ転送の効率が高めらｊ、他のローカル・メモリ
の数が多い＠七の効率が高くカリ、データ転送手順も簡
単に力る効果がある。
タ転送をローカル・メモリのデータを接写する形式で他
のローカル・メモリへ同特に１１！込むようにしたので
、データ転送の効率が高めらｊ、他のローカル・メモリ
の数が多い＠七の効率が高くカリ、データ転送手順も簡
単に力る効果がある。
第１図は従来のデータ転送制御力式によるマルチプロセ
ッサ・システムのブロック図、９ｓ２図はこの発明によ
るデータ転送制御方式によるマルチプロセッサ・システ
ムのプロン゛り図、第３図及び第４図はデータ転送中に
おける第２図に示すマルチプロセッサ・システムの等価
ブロック図、第５図は第２図に示すデータ転送制御力式
によるデータ転送のタイムリスロットを示す図、第６図
及び第７図は第２図に示すローカル・メモリのメモリ・
マツプを示す図である。 １ａ〜１ｄ・・・プロセッサ、２＆〜２ｄ・・・ローカ
ル・バス、３１〜３ｄ、７ａ〜７ｄ・・・づンターフエ
イス、４ 、８−・・共通バス、５ａ〜５ｄ、９ａ〜９
ｄ・・・ローカル・メモリ、６．１０・・・転送コント
ローラ。なお、図中同一符号は同一部分を示す。 代理人 葛 野 信 −（ほか１名）第５図 １１１６ 図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭Ｓ＠〜１９４１１＠１ａ
号２、発明の名称 データ転送制御方式 ３、補正をする者 代表者片山仁へ部 ４、代理人 Ｊ ５、補正の対象 （１） ＃４細書の特許請求の範囲の禰（２）明細書の
発明の詳細な説明の４１Ａ６、補正の内容 （１）別紙の通シ特許請求の範囲を補正する。 （２）ｉｊｌｊＭ書第５頁第４行に「共通バス５」とあ
るのを「共通バス８」と補正する。 ７、添付書類の目録 補正後の特許請求の範囲をａｄｄＬ、た４面１通 補正後の特許請求の範囲 複数のプロセッサをそれぞれ転送制御用のメモリを有す
るインターフェイスを介して共通バスに接続し、上記複
数のプロセッサ間でデータ転送をするデータ転送制御方
式において、上記複数のプロセッサが上記インターフェ
イスのメモリをアクセスするための第１のタイム・スロ
ットと、上記共通バスを介して上記インターフェイス間
で上記メモリのデータを転送するための第２のタイム・
スロットとを設けると共に１各上記メモリを複数の領域
に分割して各上記プロセッサに個有に割付け、上記第２
のタイム・スロットで自己の上記メモリの自己の領域の
データを他の全ての上記メモリの自己の領域に同時に誓
き込むようにデータ転送したことｔ→砿とするデータ転
送制御方式。
ッサ・システムのブロック図、９ｓ２図はこの発明によ
るデータ転送制御方式によるマルチプロセッサ・システ
ムのプロン゛り図、第３図及び第４図はデータ転送中に
おける第２図に示すマルチプロセッサ・システムの等価
ブロック図、第５図は第２図に示すデータ転送制御力式
によるデータ転送のタイムリスロットを示す図、第６図
及び第７図は第２図に示すローカル・メモリのメモリ・
マツプを示す図である。 １ａ〜１ｄ・・・プロセッサ、２＆〜２ｄ・・・ローカ
ル・バス、３１〜３ｄ、７ａ〜７ｄ・・・づンターフエ
イス、４ 、８−・・共通バス、５ａ〜５ｄ、９ａ〜９
ｄ・・・ローカル・メモリ、６．１０・・・転送コント
ローラ。なお、図中同一符号は同一部分を示す。 代理人 葛 野 信 −（ほか１名）第５図 １１１６ 図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭Ｓ＠〜１９４１１＠１ａ
号２、発明の名称 データ転送制御方式 ３、補正をする者 代表者片山仁へ部 ４、代理人 Ｊ ５、補正の対象 （１） ＃４細書の特許請求の範囲の禰（２）明細書の
発明の詳細な説明の４１Ａ６、補正の内容 （１）別紙の通シ特許請求の範囲を補正する。 （２）ｉｊｌｊＭ書第５頁第４行に「共通バス５」とあ
るのを「共通バス８」と補正する。 ７、添付書類の目録 補正後の特許請求の範囲をａｄｄＬ、た４面１通 補正後の特許請求の範囲 複数のプロセッサをそれぞれ転送制御用のメモリを有す
るインターフェイスを介して共通バスに接続し、上記複
数のプロセッサ間でデータ転送をするデータ転送制御方
式において、上記複数のプロセッサが上記インターフェ
イスのメモリをアクセスするための第１のタイム・スロ
ットと、上記共通バスを介して上記インターフェイス間
で上記メモリのデータを転送するための第２のタイム・
スロットとを設けると共に１各上記メモリを複数の領域
に分割して各上記プロセッサに個有に割付け、上記第２
のタイム・スロットで自己の上記メモリの自己の領域の
データを他の全ての上記メモリの自己の領域に同時に誓
き込むようにデータ転送したことｔ→砿とするデータ転
送制御方式。
Claims (1)
- 複数のプロセッサなそ１ぞわ転送制御用のメモリを有す
る１ンターフエイスを介して共通バスに接続し、上記複
数のプロセッサ間でデータ転送をするデータ転送制御力
式において、上記複数のプロセッサが上記インクーフエ
１スのメモリをアクセスするための第１のタイム・スロ
ットト、上記共通バスを介して上記１ンタ一フエ１ス間
で上記メモリのデータを転送するための第２の夕１ム・
スロットとを設けると共に、名上記メモリを複数の領域
に分割して名記プロセッサに個有に割付け、上記第２の
夕１ム・スロットで自己の上記メモリの自己の領域のデ
ータを他の全ての上記メモリの自己の領域に同時に暑き
込むようにデータ転送したことを特徴とするデータ転送
制御力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196168A JPS5896363A (ja) | 1981-12-02 | 1981-12-02 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196168A JPS5896363A (ja) | 1981-12-02 | 1981-12-02 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896363A true JPS5896363A (ja) | 1983-06-08 |
Family
ID=16353333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196168A Pending JPS5896363A (ja) | 1981-12-02 | 1981-12-02 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896363A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031668A (ja) * | 1983-08-02 | 1985-02-18 | Agency Of Ind Science & Technol | 分散形情報処理システムの制御方式 |
| EP0180299A2 (en) * | 1984-09-04 | 1986-05-07 | International Computers Limited | Error detection system for a data processing apparatus |
| JPH0950421A (ja) * | 1995-08-09 | 1997-02-18 | Nec Corp | 共通バスデータ収集方式 |
| US5706430A (en) * | 1993-12-22 | 1998-01-06 | Hitachi, Ltd. | Method and system for sequentially broadcasting data according to pre-assigned time slots with and without the reception of a synchronization packet |
| JP2007041768A (ja) * | 2005-08-02 | 2007-02-15 | Fuji Electric Systems Co Ltd | マルチプロセッサシステム |
-
1981
- 1981-12-02 JP JP56196168A patent/JPS5896363A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031668A (ja) * | 1983-08-02 | 1985-02-18 | Agency Of Ind Science & Technol | 分散形情報処理システムの制御方式 |
| EP0180299A2 (en) * | 1984-09-04 | 1986-05-07 | International Computers Limited | Error detection system for a data processing apparatus |
| US5706430A (en) * | 1993-12-22 | 1998-01-06 | Hitachi, Ltd. | Method and system for sequentially broadcasting data according to pre-assigned time slots with and without the reception of a synchronization packet |
| JPH0950421A (ja) * | 1995-08-09 | 1997-02-18 | Nec Corp | 共通バスデータ収集方式 |
| JP2007041768A (ja) * | 2005-08-02 | 2007-02-15 | Fuji Electric Systems Co Ltd | マルチプロセッサシステム |
| JP4539481B2 (ja) * | 2005-08-02 | 2010-09-08 | 富士電機システムズ株式会社 | マルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU592149B2 (en) | Dynamically partitionable parallel processors | |
| DE69108434T2 (de) | Mehrgruppen-Signalprozessor. | |
| US5072373A (en) | Real-time data processing system | |
| US4975833A (en) | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals | |
| GB2148563A (en) | Multiprocessor system | |
| US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| DE69030678T2 (de) | Datenübertragungsbetrieb zwischen zwei asynchronen Bussen | |
| DE19882975B4 (de) | Zugreifen auf eine Nachrichtenaustauscheinheit von einem sekundären Bus aus | |
| JPS5896363A (ja) | デ−タ転送制御方式 | |
| US5581732A (en) | Multiprocessor system with reflective memory data transfer device | |
| DE10306285A1 (de) | Mikrocomputersystem | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS6084657A (ja) | デ−タ転送要求スタックのバイパス制御方式 | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JPS6232543A (ja) | タスク通信方式 | |
| CA1234636A (en) | Method and apparatus for handling interprocessor calls in a multiprocessor system | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPH0378858A (ja) | バス制御装置 | |
| JPS58178455A (ja) | 共用フアイルの排他制御方式 | |
| JPS60253083A (ja) | 記憶装置制御方式 | |
| JPH01205259A (ja) | ブロック転送回路 | |
| JPH06187227A (ja) | 記憶装置とメモリ管理方法 |