JPS5892272A - 負帰還型GaAsマイクロ波モノリシツク増幅回路装置 - Google Patents
負帰還型GaAsマイクロ波モノリシツク増幅回路装置Info
- Publication number
- JPS5892272A JPS5892272A JP19116781A JP19116781A JPS5892272A JP S5892272 A JPS5892272 A JP S5892272A JP 19116781 A JP19116781 A JP 19116781A JP 19116781 A JP19116781 A JP 19116781A JP S5892272 A JPS5892272 A JP S5892272A
- Authority
- JP
- Japan
- Prior art keywords
- negative feedback
- amplifier circuit
- circuit device
- feedback type
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はGaAs集積回路装置、具体的にはGaAsア
ナログ集積回路の一つとしてのモノリシック型RC負帰
還型増幅回路装置に関するものである。
ナログ集積回路の一つとしてのモノリシック型RC負帰
還型増幅回路装置に関するものである。
まず通常のGaAs FE’Tを用いた負帰還型増幅
回路の構造を図面によって説明する。
回路の構造を図面によって説明する。
第1図はGaAs FETを用いたRC負帰還型増幅
器の回路構成を示す。この図から負帰還増幅回路を半導
体素子としてモノリシックな形に形成するためにはGa
As F ETの他にシぢットキ容量や金属−誘電体
一金属容輩なとのCとGaAl5 n形層のエビ抵抗や
薄膜抵抗などのRを直列に接続した回路をドレインD0
グートG電極間に形成する必要がある。
器の回路構成を示す。この図から負帰還増幅回路を半導
体素子としてモノリシックな形に形成するためにはGa
As F ETの他にシぢットキ容量や金属−誘電体
一金属容輩なとのCとGaAl5 n形層のエビ抵抗や
薄膜抵抗などのRを直列に接続した回路をドレインD0
グートG電極間に形成する必要がある。
もしこの回路をGaAs FETを形成した基板のG
aAs FET以外のスペースに形成しようとすると
必然的にチップ面積が大きくなる。
aAs FET以外のスペースに形成しようとすると
必然的にチップ面積が大きくなる。
本発明はこの点に鑑み、チップ面積を大きくすることな
く負帰還増幅回路遺 子構造を提案するものである。以下図面に従って本発明
の一実施例について説明する。
く負帰還増幅回路遺 子構造を提案するものである。以下図面に従って本発明
の一実施例について説明する。
まず第2図(a) (b)は通常のGaAs FET
の構造を示す平面図および断面図で、図において半艶、
縁性GaAs結晶(1)へイオン注入で形成したn形動
件部(2)上にソース(3)、ドレイン(4)、ゲート
(5)の各電極が形成されてGaAs FETが構成
される。
の構造を示す平面図および断面図で、図において半艶、
縁性GaAs結晶(1)へイオン注入で形成したn形動
件部(2)上にソース(3)、ドレイン(4)、ゲート
(5)の各電極が形成されてGaAs FETが構成
される。
次に本発明による負帰還型増幅器の構造を第8図に基づ
いて説明する。第8図(a) (b)はその平面図と断
面図を示すもので、その製法は以下の通りである。すな
わちまず第2図で説明したGaAsFETまで製作した
のちに、誘電体層(6)をソース(3)、ドレイン(4
)、ゲート(5)の各電極の一部00ゆ−を除いて基板
全面をおおうように形成する。次にこの誘電体層(6)
上のドレイン(4)とゲート(5)の電極の一部に対向
する形で電極端子ff41 (75を形成し、それら端
子を結ぶ形で薄膜抵抗(8)を形成すれば本発明による
負帰還型GaAsモノリシックRC増幅器が完成する。
いて説明する。第8図(a) (b)はその平面図と断
面図を示すもので、その製法は以下の通りである。すな
わちまず第2図で説明したGaAsFETまで製作した
のちに、誘電体層(6)をソース(3)、ドレイン(4
)、ゲート(5)の各電極の一部00ゆ−を除いて基板
全面をおおうように形成する。次にこの誘電体層(6)
上のドレイン(4)とゲート(5)の電極の一部に対向
する形で電極端子ff41 (75を形成し、それら端
子を結ぶ形で薄膜抵抗(8)を形成すれば本発明による
負帰還型GaAsモノリシックRC増幅器が完成する。
それを等価回路構成を示すと第4図になるがこれは第1
図と本質的に同じである。
図と本質的に同じである。
本発明による増幅器において負帰還容量Cの値は誘電体
層(6)の厚みと誘電率および電極端子f741 f7
5の面積を選ぶことにより、また帰還抵抗Rの値は薄膜
抵抗率やパターン形状を選ぶと、とにより自在に選定で
きる。
層(6)の厚みと誘電率および電極端子f741 f7
5の面積を選ぶことにより、また帰還抵抗Rの値は薄膜
抵抗率やパターン形状を選ぶと、とにより自在に選定で
きる。
本発明による増幅器は一見して第21のGaAsFET
のチップ面積と全く同じであることが判る。
のチップ面積と全く同じであることが判る。
すなわち負帰還回路を構成するための余分なチップ面積
が不要であるばかりでなく、GaAs FETのパッ
ジページ町ン工程をやや進めた程度のウェハプロセスの
追加で簡単にモノリシック形増幅器が実現できるという
大きな利点を有していることが判る。またアセンブリも
GaAs F ETのパッケージにGaAs FE
Tのアセンブリプロモスそのままに適用できることも明
らかである。
が不要であるばかりでなく、GaAs FETのパッ
ジページ町ン工程をやや進めた程度のウェハプロセスの
追加で簡単にモノリシック形増幅器が実現できるという
大きな利点を有していることが判る。またアセンブリも
GaAs F ETのパッケージにGaAs FE
Tのアセンブリプロモスそのままに適用できることも明
らかである。
第1図はGaAs FETのRC負帰還型増幅回路の
回路図、第2図(a) (b)はGaAs FETの
構造を示す平面図および断面図、また第8図(a) (
b)は本発明による負帰還型GaAsモノリシックRC
増幅器の構造を示す平面図および断面図、第4図はその
等価回路図である。図において(1)は半絶縁性基板、
(2)は動作層、(3) (4) (5)はソース、ド
レイン。 ゲート電極、(6)は誘電体層、四q6は電極端子、(
8)は薄膜抵抗である。 なお図中同一符号は同一または相当部分を示す。 第1図 第2図 第31!1 第4図 64.丁ET −
回路図、第2図(a) (b)はGaAs FETの
構造を示す平面図および断面図、また第8図(a) (
b)は本発明による負帰還型GaAsモノリシックRC
増幅器の構造を示す平面図および断面図、第4図はその
等価回路図である。図において(1)は半絶縁性基板、
(2)は動作層、(3) (4) (5)はソース、ド
レイン。 ゲート電極、(6)は誘電体層、四q6は電極端子、(
8)は薄膜抵抗である。 なお図中同一符号は同一または相当部分を示す。 第1図 第2図 第31!1 第4図 64.丁ET −
Claims (1)
- 半絶縁性GaAs基板表面の一部にあるn形の動作層上
に形成したFETなどの能動素子と、該能動素子の出力
側から入力側へ負帰還としての働きをする抵抗と容量の
直列要素を形成した負帰還型Ga Asマイクロ波モノ
リシック増幅回路装置において前記負帰還回路要素を前
記能動素子表面をおおう様に形成した誘電体層上に形成
したことを特徴とする負帰還型GaAsマイクロ波モノ
リシック増幅回路装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19116781A JPS5892272A (ja) | 1981-11-27 | 1981-11-27 | 負帰還型GaAsマイクロ波モノリシツク増幅回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19116781A JPS5892272A (ja) | 1981-11-27 | 1981-11-27 | 負帰還型GaAsマイクロ波モノリシツク増幅回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5892272A true JPS5892272A (ja) | 1983-06-01 |
Family
ID=16270009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19116781A Pending JPS5892272A (ja) | 1981-11-27 | 1981-11-27 | 負帰還型GaAsマイクロ波モノリシツク増幅回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5892272A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112645A (ja) * | 1982-12-17 | 1984-06-29 | Fujitsu Ltd | 半導体装置 |
JPS62111476A (ja) * | 1985-11-08 | 1987-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPS62111475A (ja) * | 1985-11-08 | 1987-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US5160984A (en) * | 1989-03-17 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Amplifying feedback FET semiconductor element |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5024230A (ja) * | 1973-02-16 | 1975-03-15 | ||
JPS5345676A (en) * | 1976-10-06 | 1978-04-24 | Gen Atomic Co | Apparatus for coating granules |
-
1981
- 1981-11-27 JP JP19116781A patent/JPS5892272A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5024230A (ja) * | 1973-02-16 | 1975-03-15 | ||
JPS5345676A (en) * | 1976-10-06 | 1978-04-24 | Gen Atomic Co | Apparatus for coating granules |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112645A (ja) * | 1982-12-17 | 1984-06-29 | Fujitsu Ltd | 半導体装置 |
JPS62111476A (ja) * | 1985-11-08 | 1987-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPS62111475A (ja) * | 1985-11-08 | 1987-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US5160984A (en) * | 1989-03-17 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Amplifying feedback FET semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4654680A (en) | Sidewall gate IGFET | |
JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
US4107720A (en) | Overlay metallization multi-channel high frequency field effect transistor | |
US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
US4016643A (en) | Overlay metallization field effect transistor | |
JPS5892272A (ja) | 負帰還型GaAsマイクロ波モノリシツク増幅回路装置 | |
JPH07114279B2 (ja) | 半導体装置 | |
US20110221036A1 (en) | Semiconductor device and manufacturing method therefor | |
JPH01158801A (ja) | マイクロストリップライン | |
JPS61251162A (ja) | 半導体抵抗素子の構造 | |
JPH07135296A (ja) | 半導体集積回路装置 | |
JPS56130962A (en) | Gaas integrated circuit | |
US4042948A (en) | Integrated circuit isolation with mesas and/or insulating substrate | |
JPH0834286B2 (ja) | 集積回路装置 | |
JPH03138962A (ja) | 半導体集積回路 | |
JPS58197760A (ja) | 半導体装置 | |
JPH06291276A (ja) | 半導体メモリ及びその製造方法 | |
JPH0786612A (ja) | モノリシック半導体デバイス | |
JPS596610A (ja) | 弾性表面波装置 | |
US3364397A (en) | Semiconductor network inverter circuit | |
JPH0812929B2 (ja) | マイクロ波集積回路の製造方法 | |
USRE38550E1 (en) | Method for programmable integrated passive devices | |
JPH0669422A (ja) | 半導体集積回路 | |
JP3461886B2 (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
JPH0139219B2 (ja) |