JPS5888973A - Video signal processing circuit - Google Patents

Abstract

PURPOSE:To perform stable gamma correction, by automatically optimizing characteristic crossover for the gamma correction in response to the level of an input signal. CONSTITUTION:A transistor (TR) Q7, a resistor R10 and a capacitor C3 constitute a peak value detector storing the white peak of a video signal. In applying a positive video signal to the base of the Q7, the potential of the white peak is stored at a point D. The potential at the point D is expressed as VD=(VA- 2VF+VP), where VP is the maximum amplitude voltage value of the video signal. Thus, the base potential of a TR Q5 is VA (point E), and the emitter potential is (VA-VF). Further, the base potential of the TR Q6 is (VA-2VF). As a result a voltage between the emitter of the Q6 and the common emitter of the Q4, Q5 is VP. When the white peak value is included, the Q5 is turned on, and the base potential characteristics of Q8, Q9, Q10 is independent of power supply fluctuation and temperature drift, dependent on the VP only, allowing to select the optimum gamma correction crossover point.

Description

【発明の詳細な説明】 技術分野 この発明はたとえば液晶表示ノ譬ネル等のノ臂ネルディ
スプレイ装置を用いたテレビジ、ン受偉機に好適な映像
信号処理回路に関する。TECHNICAL FIELD The present invention relates to a video signal processing circuit suitable for a television receiver using an armpit display device such as a liquid crystal display panel.

技術的背景 一般に陰極線管のドライブ特性は、第１図（、）Ｋ示す
ような特性である。つまり、輝度Ｌ１と信号電圧１．間
には、 ｔ、１＝Ｃ−Ｅｌｒｌ・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・（１）という関係が成
プ立つ、ここで、Ｃは比例定数である。この特性を受偉
管のガンマ特性という。Technical Background Generally, the drive characteristics of a cathode ray tube are as shown in FIG. That is, the luminance L1 and the signal voltage 1. In between, t, 1=C-Elrl・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・The following relationship (1) holds true, where C is a proportionality constant. This characteristic is called the gamma characteristic of the tube.

したがって、送信側においては、予じめ、第２図に示す
ように、ガンマ補正回路１２を用いてガンマ補正を行っ
ている。纂２図において１ノはカメラ部、１１は送信機
である。ガンマ補正回路１２の入出力特性は第１−６）
に示すように、澹 １ｏ１　＝に−［１１−””−＝　（２）Ｅｌｌは入力
電圧、　Ｅｏｌは出力電圧、ｋは比例定数である。Therefore, on the transmitting side, gamma correction is performed in advance using the gamma correction circuit 12, as shown in FIG. In Figure 2, numeral 1 is a camera section, and numeral 11 is a transmitter. The input/output characteristics of the gamma correction circuit 12 are 1-6)
As shown, 澹1o1=に−[11−””−= (2) Ell is the input voltage, Eol is the output voltage, and k is the proportionality constant.

ガンマ補正回路は、一般的には、受像機側での処理が簡
単になるように、ｒ＊＝ｒｓ　となるように送信側にて
設計されている。The gamma correction circuit is generally designed on the transmitting side so that r*=rs, so that processing on the receiver side is simple.

一方、液晶表示Ｉ４ネルのドライブ特性は、第３図（ａ
）　Ｋ示すように、一般の陰極線管とは異った特性であ
る。輝度Ｌｍと入力電圧Ｂ嘗Ｏ間には、Ｌ會ｗ＝＠　−
Ｅ禦γ１　・・・・・・・・・・・・（３）という関係
か成立する。ａ＃ｉ比例定数である。On the other hand, the drive characteristics of the liquid crystal display I4 channel are shown in Figure 3 (a).
) As shown in K, it has different characteristics from ordinary cathode ray tubes. Between the luminance Lm and the input voltage B, there is L=@−
E禦γ1 ・・・・・・・・・・・・The relationship (3) holds true. a#i is a constant of proportionality.

したがって液晶表示／４ネル會用いた受儂機においては
、第３図（ｂ）に示すように、ｒ補正管行う必要がある
。第４図において、１ｊは映像検波信号入力端子、１６
はコントラスト増幅回路、１ｒは黒レベルクランプ回路
、１８はガンマ補正回路、ｌｅｄバッファ回路、２０は
液晶表示パネルである。ガンマ補正回路１＃の入出力特
性は、第３図（ｂ）　Ｋ示すような特性である。Therefore, in a receiver using a liquid crystal display/4-channel display, it is necessary to perform an r correction tube as shown in FIG. 3(b). In FIG. 4, 1j is a video detection signal input terminal, 16
1r is a contrast amplification circuit, 1r is a black level clamp circuit, 18 is a gamma correction circuit, an LED buffer circuit, and 20 is a liquid crystal display panel. The input/output characteristics of the gamma correction circuit 1# are as shown in FIG. 3(b) K.

入力電圧管Ｅｉ−・　出力電圧ｔ　ｇｏｓ　ｈすると・
ｇｏｓ　＝ｂ−）４ｍ”　　”＝　　（４）である。Input voltage tube Ei-・Output voltage tgos h・
gos=b-)4m""= (4).

したがって、液晶表示Ｉ母ネルの輝度Ｌｍ　Ｆｉ（２）
　−（３）　、　（４）式から ｔｌ−に−Ｅｉｌ→￥１　　・・・・−叩−（５）ココ
ニ、Ｋ＝：ａ　・ｋ　”　”’　・ｂ　”　−定ａであ
る。セしてγ４・７ｍＭＸγ３となるようにγ４を決定
すれば、高品位の画像を得ることができる。菖３図伽）
Ｋ示すドライブ特性は、液晶表示パネルだけではな（、
ＩＪＤを用い九）ｆネルやＥＬΔネルのディスプレイ装
置における一般的な特性である。Therefore, the luminance Lm Fi (2) of the liquid crystal display I mother panel
-(3), From equations (4) to tl-, -Eil→￥1 ... If γ4 is determined to be γ4・7mMXγ3, high-quality images can be obtained.
The drive characteristics shown by K are not only applicable to liquid crystal display panels (,
This is a general characteristic of display devices using IJD and 9) f-channel and ELΔ-channel.

第５図に従来用いられたガンマ補正回路１８の具体的な
回路を示す、トランジスタＱ１のベースには、負極性の
映倫信号が入力され、トランジスタＱ１、抵抗Ｒ１ｅ　
Ｒｆｉ　ｓ　”デ：／　ｆＣ，、可変抵抗ＶＲＩに　よ
って構成されたコントラスト増幅器によシ所定のレベル
に増幅される。この増幅器の出力は、トランジスタＱｓ
、ダイオードＤ１％　コンデンサＣ３＃　Ｃ３ｓ抵抗Ｒ
ｓ　　ｅ　Ｒ４＋Ｒ，によりて構成されたセルフクラン
プ回路に入力され、黒レベルが固定される。ガンマ補正
回路は、トランジスタＱ１％ダイオ−１’Ｄ、　　＃Ｄ
、％抵抗Ｒ＠　　＊　Ｒａ　　＃　Ｒｙ　　ｅ　Ｒ＠　
　ｅ　Ｒ＠　　＊Ｒ１０＊　Ｒ１１によって構成されて
お９、後述するような回路動作を得る。FIG. 5 shows a specific circuit of the conventionally used gamma correction circuit 18. A negative polarity signal is input to the base of the transistor Q1, and the transistor Q1 and the resistor R1e
Rfis"de:/fC, is amplified to a predetermined level by a contrast amplifier constituted by a variable resistor VRI. The output of this amplifier is
, diode D1% capacitor C3# C3s resistor R
The signal is input to a self-clamp circuit configured by s e R4+R, and the black level is fixed. The gamma correction circuit consists of transistor Q1% diode-1'D, #D
, % resistance R@ * Ra # Ry e R@
e R@ *R10* R119, and obtains the circuit operation as described below.

以下ガンマ補正回路部分の動作について説明するに、ま
ず説明の便宜上ＰＮ　　接合面での電圧Ｖ、による電位
降下は無視する。また簡単のために上記ガンマ補正回路
は２点折線近似によるものとする０回路図において図示
０点の電位は、Ｒ。In the following explanation of the operation of the gamma correction circuit section, first, for convenience of explanation, the potential drop due to the voltage V at the PN junction surface will be ignored. For simplicity, the gamma correction circuit is assumed to be approximated by a two-point broken line.In the 0 circuit diagram, the potential at the 0 point shown in the diagram is R.

Ｒａ　＋　Ｒｓ　ｖｃｃ”　Ｊ であシ、タンクチップの電圧はＥｌにクランプされる０
図示■、■点の各電位をΣ１ｓＥｌとすると（但しＥｌ
　＜Ｅｘ　＜Ｅｓ　）　、クランプされた信号の電位が
Ｅｌよシ低いときＫは、ダイオードＤ！ｅＤｌがオン状
態になシ、ガンマ補正回路の利得は、 となシ、またクランプされた信号の電位がＥｌより高←
ｉより低い時には、ダイオードＤ。Ra + Rs vcc" J, the tank chip voltage is clamped to El.
Let Σ1sEl be the respective potentials of points ■ and ■ in the diagram (however, El
<Ex <Es), when the potential of the clamped signal is lower than El, K is the diode D! If eDl is not on, the gain of the gamma correction circuit is , and the potential of the clamped signal is higher than El←
When lower than i, diode D.

がオフ、ダイオードＤ３がオン状態となシ、ガンマ補正
回路の利得は、 となる、さらに、クランプされた信号の電位がＥｓよシ
も高いときは、ダイオードＤｌｅＤｌともオフ状態とな
るため、利得は１となる。つまり、上記のガンマ補正回
路によると、第６図に示すような入出力特性を示す、横
軸はトランジスタＱｓのペース。入力、縦軸はトランジ
スタＱ４の出力である。is off and diode D3 is on, the gain of the gamma correction circuit is as follows.Furthermore, when the potential of the clamped signal is higher than Es, both diode DleDl is off, so the gain is It becomes 1. In other words, according to the above gamma correction circuit, the input/output characteristics are shown in FIG. 6, where the horizontal axis represents the pace of the transistor Qs. Input, the vertical axis is the output of transistor Q4.

背景技術の問題点 上記の従来の回路によると、ガンマ補正の折点となる電
圧ＣＥｓ及びＨｓ　）は、映倫信号とは無関係に決定さ
れ固定されている。このため、―整のばらつきがあった
シ、電源電圧が変動すると、ガンマ補正回路の利得特性
が変化するという欠点がある。Problems with the Background Art According to the conventional circuit described above, the voltages CEs and Hs, which are the turning points of gamma correction, are determined and fixed independently of the video signal. For this reason, there is a drawback that the gain characteristics of the gamma correction circuit change when the power supply voltage fluctuates in addition to variations in the adjustment.

発明の目的 この発明は上記の事情に鑑みてなされたもので、ガンマ
補正特性を得るために設定される電圧が、回路素子の調
整のばらつきとか温度変化、電源電圧変動に対して安定
しておｐ１自動的に最適なガンマ補正特性を得ることの
できる訣儂信号処理回路を提供することを目的とする。Purpose of the Invention The present invention has been made in view of the above circumstances, and is intended to ensure that the voltage set to obtain gamma correction characteristics is stable against variations in the adjustment of circuit elements, temperature changes, and power supply voltage fluctuations. p1 An object of the present invention is to provide a signal processing circuit that can automatically obtain optimal gamma correction characteristics.

発明の実施例 以下この発明の実施例を図面を参照して説明する。Examples of the invention Embodiments of the present invention will be described below with reference to the drawings.

第７図において３１は映像検波信号が加えられる入力端
子である。この入力端子３１はトランジスタＱ１のペー
スに接続される。このトランジスタＱ１のコレクタは、
抵抗Ｒ１を介して電源端子Ｓ２に接続きれるとともに、
トランジスタＱ、のペースに接続され、エミ、りは抵抗
Ｒ１を介して接地されるとともに、コンデンｔｅｌ、可
変抵抗ＶＲｕの直列回路を介して接地される。トランジ
スタＱＣ１抵抗Ｒ１＠　Ｒｓ　ｓコンデンサＣ１％可変
抵抗ｖＲ１等はコントラスト増幅器を形成している。ト
ランジスタＱｍのコレクタは電源端子Ｓ２に接続され、
工き、Ｉは、ンサＣｓを介して、トランジスタ。３の工
建。In FIG. 7, 31 is an input terminal to which a video detection signal is applied. This input terminal 31 is connected to the pace of transistor Q1. The collector of this transistor Q1 is
It can be connected to the power supply terminal S2 via the resistor R1, and
It is connected to the pace of the transistor Q, and its emitter is grounded via a resistor R1 and also via a series circuit of a capacitor tel and a variable resistor VRu. The transistor QC1, the resistor R1@Rs, the capacitor C1%, the variable resistor vR1, etc. form a contrast amplifier. The collector of transistor Qm is connected to power supply terminal S2,
I is a transistor through a sensor Cs. 3 construction.

り及びトランジスタ９丁　、Ｑｓの共通ペースに接続さ
れる。トランジスタＱ３のコレクタハ電源端子３２に接
続されペースはバイアス回路にＷｌ続される。バイアス
回路は、電源端子３２と接地間に直列接続された、抵抗
Ｒａ　　ｅ　ＲＨｓダイオードＤｓ　　ｓ　ＤＢ　ｓ抵
抗ＲＨ等を有する。そして、トランジスタＱｓのペース
は抵抗ＲｓとダイオードＤ、の接続点に接続されている
。9 transistors are connected to the common pace of Qs. The collector of the transistor Q3 is connected to the power supply terminal 32, and the conductor is connected to the bias circuit. The bias circuit includes a resistor Ra e RHs, a diode Ds s DB s, a resistor RH, etc. connected in series between the power supply terminal 32 and ground. The pace of the transistor Qs is connected to the connection point between the resistor Rs and the diode D.

トランジスタＱｓ＊Ｑｓｓ　コンデンサＣＩ、抵抗Ｒ４
ｅ　Ｒ１＋　Ｒｓ　ｓダイオードＤ　宜＃　Ｄ　雪等は
、黒レベルクランニア＃回路を構成する。この回路部分
においてトランジスタＱ、はパ、７ア増幅器として働く
。また映像信号における同期信号期間は、トランジスタ
Ｑ３がオンとなるように設定されておシ、この期間は同
期信号の先端レベルでコンデンサＣ，が充電される。こ
のときトランジスタＱｔｅＱ−のペースに印加される電
位は、図示０点の電位Ｖ、よりＶ、（ダイオードあるい
はトランジスタのベースエ建、タ関電位降下分）下がっ
た電位となる。したがって、映像信号に対する増幅回路
として機能するトランジスタＱｓのエミ、りには、同期
信号の先頭値が一定電位（ＶＡ−２Ｖ、）にクランプさ
れる。前記バイアス回路を構成するダイオードＤｔ　　
ｅＤｓはレベルシフト及び温度補償作用の両件用を兼ね
、上記トランジスタＱｙ＝Ｑ−のペース電位（Ｖ□−Ｖ
、）Ｋ等しくトランジスタＱ＃の工ｔ。Transistor Qs*Qss Capacitor CI, Resistor R4
e R1+ Rs s diode D yi # D snow etc. constitute a black level crannier # circuit. In this part of the circuit, transistor Q acts as a amplifier. Further, the synchronizing signal period in the video signal is set so that the transistor Q3 is turned on, and during this period, the capacitor C is charged at the leading edge level of the synchronizing signal. At this time, the potential applied to the pace of the transistor QteQ- is a potential V lower than the potential V at the zero point in the figure (by the amount of potential drop at the base of the diode or transistor). Therefore, the leading value of the synchronizing signal is clamped to a constant potential (VA-2V) at the emitter of the transistor Qs functioning as an amplifying circuit for the video signal. A diode Dt constituting the bias circuit
eDs serves both level shift and temperature compensation, and is equal to the pace potential of the transistor Qy=Q- (V□-V
, )K equals the time t of transistor Q#.

夕電位を保つような温度補償を行う。Temperature compensation is performed to maintain the evening potential.

次に抵抗Ｒ４＋Ｒ＠の接続点は、トランジスタＱ４のペ
ースに接続される。このトランジスタＱ４はトランジス
タＱｓ　とともに差動対を構成し、両トランジスタＱｎ
ｅＱｓのコレクタは電源端子３２に接続され、共通工１
．夕は、抵抗Ｒ？　　＃　ＲＨａ　Ｒｓを直列に介して
トランジスタＱ・のエミッタに接続されている。このト
ランジスタＱ・のコレクタは接地され、ペースは、ダイ
オードＤ３と抵抗Ｒ・の接続点に接続１九ている。Next, the connection point of resistor R4+R@ is connected to the pace of transistor Q4. This transistor Q4 constitutes a differential pair together with the transistor Qs, and both transistors Qn
The collector of eQs is connected to the power supply terminal 32 and the common terminal 1
．． Resistance R in the evening? #RHa Connected to the emitter of transistor Q through Rs in series. The collector of this transistor Q is grounded, and the conductor is connected to the junction of diode D3 and resistor R.

前記トランジスタＱ−のペースは、抵抗Ｒ１ｇとダイオ
ードＤ１との接続点に！ｉ！！続される。The pace of the transistor Q- is at the connection point between the resistor R1g and the diode D1! i! ! Continued.

抵抗ＲＩＩ　ｓダイオードＤ１、トランジスタ。１凰の
直列回路は、電源と接地間に接続されている。Resistor RII s diode D1, transistor. One series circuit is connected between the power supply and ground.

トランジスタＱ１１のペースは、抵抗Ｒ１１１＋　とコ
ンデンサＣｓの並列回路を介して接地されるとともにト
ランジスタＱ１のエミ、りに接続され、このトランジス
タＱ！のコレクタは電源端子３２に接続されている。コ
ンデンサＣｓＩ／ｉｓ映像信号中の白先頭電圧値をホー
ルドするためのものである。The pace of transistor Q11 is grounded through a parallel circuit of resistor R111+ and capacitor Cs, and is also connected to the emitter of transistor Q1. The collector of is connected to the power supply terminal 32. The capacitor CsI/is is for holding the white leading voltage value in the video signal.

次に抵抗Ｒ１ｅ　Ｒ＠の接続点は、利得制御として機能
するスイッチング素子としてのトランジスタＱ１・のペ
ースに、抵抗Ｒ口ｊ　Ｒ参の接続Ａｒｔ、ｃイ、チンダ
素子としてのトランジスタ偽のペースに接続されている
。トランジスタ。ａのコレクタは電源端子ｓ２に接続さ
れ、エン。Next, the connection point of the resistor R1e R@ is connected to the pace of the transistor Q1 as a switching element that functions as a gain control, and the connection Art, c of the resistor R, is connected to the false pace of the transistor as a Chinda element. has been done. transistor. The collector of a is connected to the power supply terminal s2, and the collector of a is connected to the power supply terminal s2.

りは、抵抗Ｒ１１を介して接地されるとともに抵抗Ｒ話
を介して出力端子３３に接続される。また１、先のトラ
ンジスタＱ會　＊Ｑｔｏのコレクタは電原端子３２に接
続され、工建、夕はそれぞれ抵抗Ｒ１１ｅ　Ｒ１４を介
して出力端子３Ｓに接続される。This is grounded via a resistor R11 and connected to the output terminal 33 via a resistor R11. 1. The collector of the transistor Q*Qto is connected to the electric terminal 32, and the collector and the collector are connected to the output terminal 3S via resistors R11e and R14, respectively.

上記回路構成において、トランジスタＱ４　。In the above circuit configuration, transistor Q4.

Ｑｓ　　ａＱ＠　ｅＱｓ　　−Ｑｓ　　ｅＱｓ　　ｅＱ
ｔ・　＃　Ｑ１０等によりて構成される回路部分はガン
マ補正回路を形成する。Qs aQ@eQs -Qs eQs eQ
The circuit portion constituted by t.#Q10 and the like forms a gamma correction circuit.

上記第７図に示した回路の動作について説明する。トラ
ンジスタＱｖｓ抵抗Ｒ１・、コンデンサＣ３は、映像信
号の白先頭値をホールドする白先頭値検出器を構成して
いる。トランジスタＱマのペースに正極性のビデオ信号
が印加されると、図示の０点には、白先頭値の電位が保
持されることＫなる。今、映像信号の最大編幅電圧値ｔ
ｖＰとすると、図示０点の電位は、ＶＤＷＶＡ−２Ｖ、
＋Ｖ、−−−−−−−−−ａ−−−−（６）でめられさ
れる、これによって、トランジスタＱｓのペース電位は
Ｖ４、（図示０点）その工々、り電位は　ｖ、−ｖ、と
なる。The operation of the circuit shown in FIG. 7 will be explained. The transistor Qvs, the resistor R1, and the capacitor C3 constitute a white leading value detector that holds the white leading value of the video signal. When a positive video signal is applied to the pace of the transistor Q, the potential of the white top value is held at the zero point shown in the figure. Now, the maximum width voltage value t of the video signal
vP, the potential at point 0 in the diagram is VDWVA-2V,
+V, −−−−−−−−−a−−−− (6), so that the pace potential of the transistor Qs is V4, (point 0 in the figure), and the potential is v, -v.

さらにトランジスタＱ＠のペース電位図示り点は、（ｖ
、−２Ｖ、）となる。Furthermore, the point showing the pace potential diagram of the transistor Q@ is (v
, -2V, ).

この結果、トランジスタＱ・の工建、夕と、トランジス
タＱ４　ｅＱｓの共通エン、り関の電圧は、ｖＰ　　と
なる。このことは、トランジスタＱ４−Ｑｉの共通エン
、夕と、トランジスタＱ−の工建ツタ関の電圧ｖＰ　　
は、電源電圧や、ＰＮ　接合面の電圧Ｖ２等には何ら依
存せず、映倫信号自体の同規信号先頭レベルと白先頭値
電圧レベルとのレベル差ｖＰ　　を常に保つことを意味
する。As a result, the voltage at the junction of the transistor Q and the common junction of the transistor Q4eQs becomes vP. This means that the voltage vP at the common terminal of transistor Q4-Qi and the common terminal terminal of transistor Q-
means that the level difference vP between the normal signal leading level and the white leading value voltage level of the Eirin signal itself is always maintained, without depending on the power supply voltage, the voltage V2 of the PN junction surface, etc.

したがって、白先頭値が含まれているときは、トランジ
スタＱｍがオン状態であり、トランジスタＱｓ＝Ｑ・　
＊Ｑｔｅのペース電位特性をみると、次のようになる。Therefore, when the white leading value is included, the transistor Qm is in the on state, and the transistor Qs=Q・
*The pace potential characteristics of Qte are as follows.

同期先端の電位は（Ｖ、−Ｖ、） ガンマ折点電位は したがって、白先頭値が含まれているときは、常に自動
的にトランジスタＱａ＊Ｑｓの共通エン、りとトランジ
スタＱ・の工建、タ関にＶ。The potential of the synchronization tip is (V, -V,). Therefore, when the white leading value is included, the potential of the gamma point is always automatically set to the common voltage of the transistors Qa*Qs, and the construction of the transistor Q. , V to Taseki.

があられれ、電源変動とか温度ドリフトに影響されず、
ｖＰ　のみに依存して最適のガンマ補正折点が選択され
ることになる。ｆンマ補正時の利得は、トランジスタＱ
＠　ｓＱｔ・がオフしている時は１となシ、トランジス
タＱ・がオンしてトランジスタＱ　ｌｏがオフしている
ときは、Ｒｓｓ／（Ｂ１．　＋Ｒ１！　）となる。Hail, it is not affected by power fluctuations or temperature drift,
The optimal gamma correction corner point will be selected depending only on vP. The gain during f-amma correction is the transistor Q
When @sQt is off, it is 1, and when transistor Q is on and transistor Qlo is off, it is Rss/(B1.+R1!).

さらにトランジスタＱｓ＊Ｑｔ。ともにオンしていると
きは、 となる。Furthermore, the transistor Qs*Qt. When both are on, .

なお白先頭値を含まないときは、トランジスタＱ４がオ
ン、トランジスタＱｓはオフとなる。Note that when the white leading value is not included, the transistor Q4 is on and the transistor Qs is off.

（−してトランジスタｑ４のペース電位をＶ、とすれば
、トランジスタＱ４のエン、りとトランジスタＱ・のエ
ン、り関にはＶ、−Ｖ、の電圧があられれる。したかっ
−て、 同期先端の電位はｖ、　−ｖ。(If the pace potential of transistor q4 is set to V, voltages of V and -V are applied to the gates of transistor Q4 and transistor Q, respectively. Therefore, synchronization The potential at the tip is v, -v.

ガンマ折点電位は として、トランジスタＱｓ　　、Ｑ・のペース電位をみ
ることができる。The gamma corner potential can be seen as the pace potential of the transistors Qs and Q.

第８図はこの発明の他の実施例でめる。この実施例にあ
っては、トランジスタＱ１のペース接続位置と、ダイオ
ードＤ４の追加が先の実施例と異なるのみで、すなわち
、トランジスタＱ＄の工建、タ部において白先頭値を検
出するようにしているのみで、動作は先の実施例と同じ
である。し九がりて先の実施例と同一部は同符号を付し
て説明は省略する。FIG. 8 shows another embodiment of the invention. In this embodiment, the only difference from the previous embodiment is the connection position of the transistor Q1 and the addition of the diode D4. In other words, the white leading value is detected at the contact point of the transistor Q$. The operation is the same as in the previous embodiment. Furthermore, the same parts as in the previous embodiment are given the same reference numerals, and the description thereof will be omitted.

発明の詳細 な説明したようにこの発明は、入力信号のレベルに応動
してガンマ補正のための特性折点が自動的に最適点にな
シ、調整によるばらつきや、温度ドリフト及び減電圧に
対して安定なガンマ補正を得る映像信号処理装置を提供
できる。As described in detail, the present invention automatically sets the characteristic corner point for gamma correction to the optimum point in response to the level of the input signal, and eliminates variations due to adjustment, temperature drift, and voltage reduction. Accordingly, it is possible to provide a video signal processing device that obtains stable gamma correction.

【図面の簡単な説明】[Brief explanation of drawings]

！ｉ１図（ａ）、伽）はガンマ補正を行うに必要な特性
を説明するのに示した図、第２図は従来のガンマ補正シ
ステムを説明するために示した図、第３図（ａ）　、　
（ｂ）は、パネル表示手段におけるガンマ補正を行うに
必要な特性を説明するのに示した図、第４図はノ母ネル
表示手段におけるガンマ補正システムを説明するために
示した図、第５図は従来のガンマ補正回路を示す図、第
６図は第５図の回路の動作特性を示す特性図、第７図。 第８図はそれぞれこの発明の実施例を示す回路図である
。 Ｑ、〜Ｑ１゜・・・トランジスタ、Ｒ１〜ＲＭ・・・抵
抗。! Figure i1 (a), 弽) is a diagram shown to explain the characteristics necessary to perform gamma correction, Figure 2 is a diagram shown to explain the conventional gamma correction system, and Figure 3 (a) ,
(b) is a diagram shown to explain the characteristics necessary for gamma correction in the panel display means, FIG. 4 is a diagram shown to explain the gamma correction system in the motherboard display means, and FIG. 6 is a diagram showing a conventional gamma correction circuit, FIG. 6 is a characteristic diagram showing operating characteristics of the circuit in FIG. 5, and FIG. 7 is a diagram showing a conventional gamma correction circuit. FIG. 8 is a circuit diagram showing an embodiment of the present invention. Q, ~Q1゜...Transistor, R1~RM...Resistor.

Claims (1)

【特許請求の範囲】[Claims] 映倫信号を入力とする黒レベルクランプ回路と、この黒
レベルクランプ回路の出力が入力される増幅回路と、こ
の増幅回路の利得を切換えることによって該増幅回路に
ガンマ補正入出力特性を設定することのできる複数のス
イッチング票子と、この複数のスイ、チンダ素子の各動
作点を設定するバイアス回路を有し、前記黒レベルクラ
ンプ回路からの入力信号の所定レベル以上を検出し、各
スイッチング素子の動作点が該入力信号のレベルに応動
して変化するようにバイアスを設定する手段とを具備し
たことを特徴とする映像信号処理回路。A black level clamp circuit that receives the Eirin signal as an input, an amplifier circuit that receives the output of this black level clamp circuit, and a gamma correction input/output characteristic that can be set for the amplifier circuit by switching the gain of this amplifier circuit. It has a bias circuit that sets the operating point of each of the plurality of switching elements, and detects the input signal from the black level clamp circuit at a predetermined level or higher, and sets the operating point of each switching element. 1. A video signal processing circuit comprising: means for setting a bias so that the bias changes in response to the level of the input signal.