JPS5888921A - Clamp circuit - Google Patents

Abstract

PURPOSE:To prevent the deterioration in the frequency characteristics and the increase in current consumption, by performing accurate clamping operation with a large input impedance. CONSTITUTION:In a clamp circuit formed with an inverting feedback system, a base of an NPN transistor (TR) Q21 is connected to an input terminal 14 of an operational amplifier 11. The emitter of this TRQ21 is grounded and the base is connected in common with the base of a substrate PNP TRQ22. TRs Q23, Q24, Q25 and a resistor R21 constitute a current mirror circuit and a TRQ26 and a resistor R22 forms an output circuit. The input impedance of this operational amplifier becomes larger through the cancellation of the base current of the TRQ22 and that of the TRQ21. Thus, the discharge time constant of charges of a capacitor C11 can be increased, allowing to perform accurate clamp operation.

Description

【発明の詳細な説明】 発明の技術分野 この発明は反転形帰還回路方式を用いたクランプ回路に
関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a clamp circuit using an inverting feedback circuit system.

発明の技術的背景とその間照点 第１図は反転形帰還回路を示す回路図である。Technical background of the invention and its points of reference FIG. 1 is a circuit diagram showing an inverting feedback circuit.

図中、１１はオペアンプ、１２は入力端子。In the figure, 11 is an operational amplifier and 12 is an input terminal.

１１は出力端子、１４はオペアンプ１１の入力端子Ｒ１
１ｍ　ｍｍ、は抵抗＋１　Ｃ１ｌはコンデンサである。11 is the output terminal, 14 is the input terminal R1 of the operational amplifier 11
1m mm, is the resistance +1 C1l is the capacitor.

この反転形帰還回路の利得はオペアンプ１１の閉ループ
利得が略無限大で、入力インピーダンスが略無限大であ
るとすれば、抵抗Ｒ１１の抵抗値８．と帰途抵抗Ｒ１１
の抵抗値札の比”ｂ　／　Ｒａで与えられる。If the closed loop gain of the operational amplifier 11 is approximately infinite and the input impedance is approximately infinite, the gain of this inverting feedback circuit is the resistance value of the resistor R11 of 8. and return resistance R11
The ratio of the resistance price tag is given by "b/Ra".

このような反転形帰還回路をテレビジ１ン受儂機の映倫
増幅回路として使用する場合、Ｃの反転形帰還回路とし
ては直噴の同期分離回路で同期分離が害鳥に行なわれる
ようにする為に。When such an inverting feedback circuit is used as an eirin amplifier circuit for a TV receiver, the inverting feedback circuit of C should be a direct injection synchronous separation circuit in order to prevent synchronous separation from harmful birds. .

映倫信号の絵柄部分のレベルが変化しても、ペデスタル
レベルは一定にするような直流再生機能を有する必要が
ある。It is necessary to have a DC reproduction function that keeps the pedestal level constant even if the level of the picture part of the Eirin signal changes.

第２図は反転形帰還回路方式を用いて構成した映像増幅
回路の従来構成を示す回路図である。FIG. 2 is a circuit diagram showing a conventional configuration of a video amplification circuit constructed using an inverting feedback circuit system.

図示の回路の場合、オペアンプ１１はトランジスタＱ□
〜ｑ３．．抵抗も、〜粘、淀電圧源１１ｒ、定電流＠１
ｍから成る。このオペアンプ１１の利得はトランジスタ
ＱＳＳの実効交流エミッタ抵抗の抵抗値をｒ、とすると
ｓ　Ｒ６／　ｒ＠　（但し、Ｒ・は抵抗ＲＨの抵抗値）
となる。一般にｒ、は約５０ａであるからＲ６を例えば
５１Ｃａにすれば利得は１００倍にもなり、高利得のア
ンプが構成される。In the illustrated circuit, the operational amplifier 11 is a transistor Q□
~q3. ．． Resistance is also ~viscous, stagnation voltage source 11r, constant current @1
Consists of m. The gain of this operational amplifier 11 is s R6/ r@ (where R is the resistance value of the resistor RH), where r is the resistance value of the effective AC emitter resistance of the transistor QSS.
becomes. In general, r is approximately 50a, so if R6 is made, for example, 51Ca, the gain will be 100 times greater, and a high gain amplifier will be constructed.

第１１Ｅｌｅ映像増幅圏路は映像信号の同期信号の先端
をある一定の直流レベルにクランプするクランプ回路で
ある。テレビジョン受像機の映倫信号処理回路に於ける
直流再生方式としては映像信号のペデスタルレベルをあ
る一定の直流レベルにクランプする方式が一般的である
が。The 11th Ele video amplification circuit is a clamp circuit that clamps the leading end of the synchronization signal of the video signal to a certain DC level. A common DC reproduction method in the video signal processing circuit of a television receiver is a method in which the pedestal level of the video signal is clamped to a certain DC level.

第２！！Ｉに示す回路のように同期信号の先端をある一
定の直流レベルにクランプするようにしても結果的には
同じである。これは、映倫信号は増幅作用によって絵柄
部分の振幅は変化しても。Second! ! Even if the leading end of the synchronizing signal is clamped to a certain DC level as in the circuit shown in I, the result is the same. This is because the amplitude of the picture part of the Eirin signal changes due to the amplification effect.

同期信号の振幅は変化しないからで、同期信号の先端を
ある一定の直流レベルにクランプすることによって、ペ
デスタルレベルをある一定の直流レベルにクランプする
ことができるわけである。This is because the amplitude of the synchronization signal does not change, so by clamping the tip of the synchronization signal to a certain DC level, the pedestal level can be clamped to a certain DC level.

ここで、第２図の回路の動作を詳細に説明する。入力端
子１２には正極性の映倫信号が供給される。同期信号の
期間、トランジスタＱｓｚのコレゲタ電位がハイレベル
になる為、トランジスタ９１ｍのエミッタ電位がＶ県＋
ｖｙ　（但し、ｖａは定電圧源１１の出力電圧、　ｖｙ
　はトランジスタのベース−エミッタ間順方向降下電圧
）以上となり、トランジスタＱｓｓがオンし、コンデン
サＣ１ｌが充電される。これにより、出力端子１３に導
出される映像信号は同期信号の先端の電位がＶ、＋ＵＩ
Ｆ　　となるようにクランプされる。The operation of the circuit shown in FIG. 2 will now be described in detail. A positive polarity signal is supplied to the input terminal 12 . During the period of the synchronization signal, the collector potential of the transistor Qsz becomes high level, so the emitter potential of the transistor 91m becomes V +
vy (where va is the output voltage of the constant voltage source 11, vy
is the base-emitter forward drop voltage of the transistor), the transistor Qss is turned on, and the capacitor C1l is charged. As a result, the video signal derived to the output terminal 13 has a potential of V and +UI at the tip of the synchronizing signal.
It is clamped to F.

一方、同期信号の期間以外では、トランジスタＱ、ｔの
コレクタ電位は入力信号によって充分下がる為、トラン
ジスタＱｓｓのエミッタ電位はＶ、＋Ｖｊ　Ｑｉ下とな
り、トランジスタＱｓｍはオフとなシ、コンデンサＣ１
１の充電電荷はトランジスタＱｕを介して放電される。On the other hand, outside the synchronization signal period, the collector potentials of transistors Q and t are sufficiently lowered by the input signal, so the emitter potential of transistor Qss is below V, +Vj Qi, transistor Qsm is off, and capacitor C1
The charged charge of 1 is discharged through the transistor Qu.

しかしながら、上記構成ではトランジスタＱｌｌはエミ
ッタ電流が大きく、ベース電流も大会い。したがってコ
ンデンサＣ１の放電電流が大会くなり、ｌ水平走査期間
が経過しないうちに映像信号のレベルが変動してしまｉ
、正確なりランプ動作がなされないという欠点があった
。However, in the above configuration, the emitter current of the transistor Qll is large, and the base current is also large. Therefore, the discharge current of capacitor C1 becomes large, and the level of the video signal fluctuates before the horizontal scanning period has elapsed.
However, there was a drawback that the lamp operation was not accurate.

第３ｒＩＡはコンデンサＣ１ｌの放電電流が小さくなる
ように、言い換えればオペアンプ１１の入力インピーダ
ンスが大きくなるように構成されたクランプ回路のうち
オペアンプ１１部分を示す回路図である。すなわち、図
示の回路はトランジスタＱｕのベース側にエミッタホロ
ワトランジスタＱｚａ　＊　Ｑｎを２段接続し、トラン
ジスタＱ１−のベースを入力端子１４に接続することに
ヨリ、コンデンサＣ０の充電電荷がトランジスタＱｒｓ
のベース電流として放電されるようにしたものである。The third rIA is a circuit diagram showing the operational amplifier 11 portion of the clamp circuit configured so that the discharge current of the capacitor C1l becomes small, in other words, the input impedance of the operational amplifier 11 becomes large. That is, in the illustrated circuit, two stages of emitter follower transistors Qza*Qn are connected to the base side of the transistor Qu, and the base of the transistor Q1- is connected to the input terminal 14, so that the charge in the capacitor C0 is transferred to the transistor Qrs.
It is designed to be discharged as a base current.

この場合、トランジスタＱ１．。In this case, transistor Q1. .

抵抗”Ｈ、ＩＬＨＩダイオード０１１．定電圧１１１ｙ
から成る微少エミッタ電流源によりトランジスタｑ、の
エミッタ電流を少なくすることによ）。Resistance "H, ILHI diode 011. Constant voltage 111y
(by reducing the emitter current of transistor q, by using a small emitter current source consisting of

このトランジスタＱｚｓのベース電流を少なくしてコン
デンサＣ１ｌの放電電流を少なくするようにしたもので
ある。なお１図中、Ｒ１，はトランジスタＱｓａのエミ
ッタ抵抗である。The base current of this transistor Qzs is reduced to reduce the discharge current of the capacitor C1l. Note that in FIG. 1, R1 is the emitter resistance of the transistor Qsa.

しかしながら、第３図のような構成では次のような欠点
がある。すなわち、オペアンプ１１の入力インピーダン
スを必要とする値に設定する為には、微少エミッタ電流
源の電流値、つまヤトランジスタＱ□のエミッタ電流値
を約１ｉｅｐムという小さい値にする必要があることが
実験により確かめられている。このように第３図の回路
では、トランジスタＱｌｌのエミッタ電流が小さい為、
その実効交流エミッタ抵抗ｒ・　が大会くなす、トラン
ジスタｑ１．のコレクタとサブストレート間の寄生容量
（約Ｉ　ＰＦ）により周波数特性が悪くなる。また、エ
ミツ、タホロワ２段と微少エミッタ電流源を付加する必
要がある為。However, the configuration shown in FIG. 3 has the following drawbacks. In other words, in order to set the input impedance of the operational amplifier 11 to the required value, it is necessary to set the current value of the minute emitter current source and the emitter current value of the Tsumeya transistor Q□ to a small value of about 1 iepm. This has been confirmed through experiments. In this way, in the circuit of Fig. 3, since the emitter current of transistor Qll is small,
Transistor q1. whose effective AC emitter resistance r. The frequency characteristics deteriorate due to the parasitic capacitance (approximately IPF) between the collector and the substrate. Also, it is necessary to add two stages of Emits and Talowers and a minute emitter current source.

消費電流が増加するとともに、部品点数が増加する欠点
を有している。This has the disadvantage that the current consumption increases and the number of parts increases.

発明の目的 この発明は上記の事情に対処すべくなされたもので、入
力インピーダンスが大きく正確なりランプ動作を行なわ
しめることができ、かつ周波数特性が悪化したシ、消費
電ｆＩＬが増加した気回路素子数が増加したりすること
がなく集積−酪化に適したクランプ回路を提供すること
を目的とする。Purpose of the Invention The present invention has been made to address the above-mentioned circumstances, and provides a circuit element with large input impedance, high accuracy, and lamp operation, which also has poor frequency characteristics and increased power consumption. It is an object of the present invention to provide a clamp circuit suitable for integration and packaging without increasing the number of clamp circuits.

発明の概要 そξで、・この発明はベースが入力端子１４に接続され
、エミッタが基準電位端に接続されるＮＰＮ形の第１の
トランジスタと、ベースがこの第１のトランジスタのベ
ースと共通接続され。Summary of the Invention In ξ, this invention includes a first NPN transistor whose base is connected to the input terminal 14 and whose emitter is connected to a reference potential terminal, and whose base is commonly connected to the base of the first transistor. It is.

コレクタが基準電位端に接続されるＰＮＰ形の第２のト
ランジスタと、ＰＮＰ形の第３．第４のトランジスタの
ベース及びエミッタをそれぞれ共通接続し、エミッタの
接続中点には負荷抵抗を接続して成り、第１．第２のト
ランジスタの共通負荷とされるカレントミラー回路と、
第３、第４のトランジスタのエミッタと負荷抵抗との接
続中点より出力信号を敗〕出し出力端子に導出する出力
回路と、エミッタが抵抗を介して出力端子に接続され、
ベースが固定バイアスとされ、コレクタは入力端子に接
続される第５のトランジスタとを有するように構成した
ものである。a PNP type second transistor whose collector is connected to the reference potential terminal; and a PNP type third transistor. The base and emitter of the fourth transistor are connected in common, and a load resistor is connected to the midpoint of the emitter connection. a current mirror circuit serving as a common load for the second transistor;
an output circuit that outputs an output signal from a connection midpoint between the emitters of the third and fourth transistors and the load resistor and outputs it to the output terminal; the emitter is connected to the output terminal via the resistor;
The base has a fixed bias, and the collector has a fifth transistor connected to the input terminal.

発明の実施例 以下、第４図を参照してこの発明の一実施例を詳細に説
明する。なお第４図に於いて先の第１図と同一部には同
一符号を付す。第４図はクランプ回路のうちオペアンプ
１１部分のみを示す。入力端子１４はＮＩ’ＮＩ−ラン
ジスタＱｓｓのベースに接続されている。このトランジ
スタＱｍｔのエミッタは接地され、ベースはサブストレ
ートＰＮＰ　）ランジスタｑ□のベースと共通接続され
ている。このトランジスタＱｍｍのコレクタは接地され
ている。トランジスタＱｌｌのコレクタはラテラルＰＮ
Ｐ　トランジスタＱｍｓのコレクタに接続され、トラン
ジスタＱｍｍのエミッタはラテラルＰＮＰトランジスタ
Ｑ□のコレクタに接続されている。トランジスタＱｓｍ
　ｅ　Ｑｍａのベースは共通接続され、接続中点はサブ
ストレートＰＮＰ　ｔ−ランジスタｑ□のエミッタに接
続されている。このトランジスタｑ３．のコレクタは接
地され、ベースはトランジスタ（ｂｓのコレクタに後続
されているＯトランジスタＱｌｌｓＱｔ４の１文ツタは
共通接続され、その接続中点はＮＰＮ　ｌ−ランジスタ
Ｑ嘗・のベースに接続されている。このトランジスタＱ
１．のベースは抵抗りを介じて電＠Ｖ、。に接続され、
コレクタは抵抗Ｒ□を介して電６１Ｖ＊＊に接続され、
エミッタは出力端子ＩＩＩ、定電流＠ＺＸに１絖される
とともに、抵抗翼３．を介してＰＮＰ）ランジスタＱ１
のエミッタに接続されている。トランジスタ魁、のコレ
クタは入力端子１４に接続され。Embodiment of the Invention Hereinafter, an embodiment of the invention will be described in detail with reference to FIG. In FIG. 4, the same parts as in FIG. 1 are given the same reference numerals. FIG. 4 shows only the operational amplifier 11 portion of the clamp circuit. Input terminal 14 is connected to the base of NI'NI-transistor Qss. The emitter of this transistor Qmt is grounded, and its base is commonly connected to the base of a substrate PNP transistor q□. The collector of this transistor Qmm is grounded. The collector of transistor Qll is lateral PN
P is connected to the collector of transistor Qms, and the emitter of transistor Qmm is connected to the collector of lateral PNP transistor Q□. Transistor Qsm
The bases of e Qma are connected in common, and the midpoint of the connection is connected to the emitter of substrate PNP t-transistor q□. This transistor q3. The collectors of are grounded, the bases of the O transistors QllsQt4, which are followed by the collectors of the transistors (bs), are commonly connected, and their connection midpoints are connected to the bases of the NPN l-transistors Q. This transistor Q
1. The base of is a voltage @V, via a resistor. connected to
The collector is connected to 61V** via a resistor R□,
The emitter is connected to output terminal III, constant current @ZX, and resistance blade 3. (through PNP) transistor Q1
is connected to the emitter of The collector of the transistor is connected to the input terminal 14.

ベースは定電圧１１ｊ＃に接続されている。The base is connected to constant voltage 11j#.

なお、このような構成に於いてはトランジスタＱＣｓ　
ｅ　Ｑｍａ　ｍ　Ｑｍｓ　１１抵抗Ｒ□はカレントミラ
ー回路を構成し、トランジスタ魁、、抵抗ａ、は出力回
路を構成する。Note that in such a configuration, the transistor QCs
e Qma m Qms 11 The resistor R□ constitutes a current mirror circuit, and the transistors A and , and the resistor a constitute an output circuit.

上記構成に於いて動作を説明する。入力インピーダンス
を大きくすることは、サブストレー）ＰＮＰ）ランジス
タＱｌｌのベース電流と。The operation in the above configuration will be explained. Increasing the input impedance increases the base current of the substratum)PNP) transistor Qll.

ＮＰＮ）ランジスタＱ□のベース電流とを打ち消すこと
によってなされている。すなわち、サブストレートＰＮ
Ｉ’　）ランジスタＱ□＊Ｑ１ｍの電流増幅率（ｈｒ・
）をβ−とじ、ＮＰＮトランジスタＱ□の電流増幅率を
βＮ　とし、ラテラルＰＮＰトランジスタＱ１ｍあるい
はｑ１４の電流増幅率を／Ｌとし、トランジスタＱ、ｌ
のベース電流値を■Ｂ、ｓトランジスタｑ□のベース電
流値を！肺とし、トランジスタＱ＠１　＊　Ｑｍｍのベ
ースの接続中点に流れ込む電流値をＩＢ　とする。これ
らを値ってトランジスタＱｖｓのエミッタ電流！！ｃ１
を式で表わすと次式（１）のようになる。This is done by canceling out the base current of the NPN) transistor Q□. That is, the substrate PN
I') Current amplification factor (hr・
) is β-, the current amplification factor of the NPN transistor Q□ is βN, the current amplification factor of the lateral PNP transistor Q1m or q14 is /L, and the transistors Q, l
The base current value of ■B is the base current value of s transistor q□! Let IB be the current value flowing into the connection midpoint of the base of the transistor Q@1*Qmm. Value these to be the emitter current of the transistor Qvs! ! c1
is expressed as the following equation (1).

の項は零とする。また、トランジスタＱ□のエミッタ電
流Ｉｍｂは次式（りで表わされる。The term is set to zero. Further, the emitter current Imb of the transistor Q□ is expressed by the following equation (RI).

前述の如く、トランジスタＱ＊ａ　ｅ　Ｑｔａはカレン
トミラー回路を構成するから、トランジスタＱＣｓ　−
Ｑ□のエミッタ電流値１１１！ａ　＊　ｌ１ｅｂは等し
い。As mentioned above, since the transistor Q*a e Qta constitutes a current mirror circuit, the transistor QCs −
Emitter current value of Q□ is 111! a*l1eb are equal.

したがって式１１１　、１２１より次式（３１が成）立
つ。Therefore, from equations 111 and 121, the following equation (31) holds.

／ｘＸＩｍｍ−β９　Ｘ　ＩＢｋ＋　　　　−−−−−
−−（３１また。第４図のような構成によれば、電流値
ＩＢ　ｓ　ＩＢａ　＊・！、、の間には次式（４１が成
り立つ。/xXImm-β9 X IBk+ ------
--(31. Also, according to the configuration shown in FIG. 4, the following equation (41) holds between the current values IB s IBa *.!, .

ＩＢ”ＩＢａ−ＩＢｂ　　　　　　　・・・・・−・　
（４）そこで、トランジスタＱｓｔの電流増幅率／Ｎと
トランジスタＱ□の電流増幅率βＢとを適宜設定するこ
とにより、Ｉｎｎ中色することができ、オペアンプ１１
の入力インピーダンスを大きくすることができ、実質的
に電圧駆動型の回路にすることがで舎る０これにより、
コンデンサＣ１ｌの充電電荷の放電時定数が大きくな）
、正確なりランプ動作が行なわれるようになる。IB”IBa-IBb ・・・・−・
(4) Therefore, by appropriately setting the current amplification factor /N of the transistor Qst and the current amplification factor βB of the transistor Q□, it is possible to make the Inn medium color, and the operational amplifier 11
This allows the input impedance of the circuit to be increased, making it essentially a voltage-driven circuit.
(The discharge time constant of the charge in capacitor C1l is large)
, the lamp operation will be performed more accurately.

また、第４図の回路では、入力側に微少エミッタ電流源
を必要とするようなエミッタホロワを必要としない為、
第３図の回路のように周波数特性が悪くなったシ、消費
電流が増えた夛。In addition, the circuit shown in Figure 4 does not require an emitter follower that requires a minute emitter current source on the input side.
As shown in the circuit shown in Figure 3, the frequency characteristics have deteriorated and the current consumption has increased.

回路素子数が増えた〕するような欠点はなくな９、集積
回路化にも適した回路となる。This eliminates the drawbacks such as the increase in the number of circuit elements9, making the circuit suitable for integrated circuit implementation.

発明の効果 このようにこの発明によれば、入力インピーダンスが大
きく正確なりランプ動作を行なわしめることができ、か
つ周波数特性が悪化したり。Effects of the Invention As described above, according to the present invention, the input impedance is large and the lamp operation can be performed accurately, but the frequency characteristics are not deteriorated.

消費電流が増加した夛１回路素子数が増加したヤするこ
とがなく集積回路化に適したグランプ面路を提供するこ
とができる。It is possible to provide a lamp plane suitable for integration into an integrated circuit without suffering from an increase in current consumption or an increase in the number of circuit elements.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は反転形帰還回路を示す回路図、第２図は従来の
クランプ回路の一例を示す回路図、第３図は同じく他の
例の要部を示す回路図、嬉４図はこの発明に係るクラン
プ回路の一実施例の要部を示す回路図である。 １１・・・オペアンプ、１１．１４・・・入力端子。 １１・・・出力端子、Ｃ１１・・コンデンサ＊　Ｒ１１
＠　”□。 ＲＨ〜ＲＩＳ　’・・ｍｌ　Ｑ□〜Ｑ１・・・トランジ
スタ。 ３１・・・定電流源、２１１・・・定電圧源。 出願人代理人　弁理士　鉤　江　武　彦第１図 第２図Fig. 1 is a circuit diagram showing an inverting feedback circuit, Fig. 2 is a circuit diagram showing an example of a conventional clamp circuit, Fig. 3 is a circuit diagram showing the main part of another example, and Fig. 4 is a circuit diagram showing the invention. FIG. 2 is a circuit diagram showing a main part of an embodiment of a clamp circuit according to the present invention. 11... operational amplifier, 11.14... input terminal. 11...Output terminal, C11...Capacitor* R11
@ ”□. RH~RIS'...ml Q□~Q1...Transistor. 31... Constant current source, 211... Constant voltage source. Applicant's representative Patent attorney Takehiko Kajie Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] オペアンプの入力端子にコンデンサを介して入力信号を
供給し、誼オペアンプの出力信号を帰途抵抗を介して入
力側に帰還させるような反転形帰還回路方式で構成され
たクランプ回路に於いて、ベースが前記入力端子に接続
されエミッタが基準電位端に接続されるＮＰ）ｉ形のＩ
ＩＥＩのトランジスタと、ベースがこの第１のトランジ
スタのベースと共通接続されコレクタが基準電位端に接
続されるＰＮＰ形の第２のトランジスタと、ＰＮＰ形の
１ｌｌＩ３、第４のトランジスタのベース及びエミッタ
をそれぞれ共通接続しエミッタの接続中点には負荷抵抗
を接続して成勤前記第１．第２のトランジスタの共通負
荷とされるカレントミラー回路と、前記第３、第４のト
ランジスタのエミッタと前記負荷抵抗との接続中点よ）
出力信号をａｈ出し出力端子に導出する出力回路と、エ
ミッタが抵抗を介して前記出力端子に接続されベースが
固定バイアスとされコレクタは前記入力端子に接続され
る第５のトランジスタとによって前記オペアンプを構成
し、前記入力端子に前記コンデンサを介して正　　　　
□極性の信号を供給するようにしたことを特徴とするク
ランプ回路。In a clamp circuit configured with an inverting feedback circuit system, in which an input signal is supplied to the input terminal of an operational amplifier via a capacitor, and the output signal of the operational amplifier is returned to the input side via a return resistor, the base is NP) i-type I connected to the input terminal and having its emitter connected to the reference potential terminal;
IEI transistor, a PNP type second transistor whose base is commonly connected to the base of this first transistor and whose collector is connected to the reference potential terminal, and a PNP type 1llI3, the base and emitter of the fourth transistor. They are connected in common, and a load resistor is connected to the middle point of the emitter connection. (This is the midpoint between the current mirror circuit, which serves as a common load for the second transistor, the emitters of the third and fourth transistors, and the load resistor.)
The operational amplifier is controlled by an output circuit that outputs an output signal to an output terminal, and a fifth transistor whose emitter is connected to the output terminal via a resistor, whose base is fixed biased, and whose collector is connected to the input terminal. and connect the positive voltage to the input terminal via the capacitor.
□A clamp circuit characterized by supplying polarity signals.