JPS5885534A - 半導体シリコン基板の製造法 - Google Patents
半導体シリコン基板の製造法Info
- Publication number
- JPS5885534A JPS5885534A JP18385981A JP18385981A JPS5885534A JP S5885534 A JPS5885534 A JP S5885534A JP 18385981 A JP18385981 A JP 18385981A JP 18385981 A JP18385981 A JP 18385981A JP S5885534 A JPS5885534 A JP S5885534A
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- atmosphere
- hydrogen
- curve
- hold time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 title claims description 17
- 239000010703 silicon Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002344 surface layer Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 239000001257 hydrogen Substances 0.000 claims abstract description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 12
- 239000001301 oxygen Substances 0.000 abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- NEAPKZHDYMQZCB-UHFFFAOYSA-N N-[2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]ethyl]-2-oxo-3H-1,3-benzoxazole-6-carboxamide Chemical compound C1CN(CCN1CCNC(=O)C2=CC3=C(C=C2)NC(=O)O3)C4=CN=C(N=C4)NC5CC6=CC=CC=C6C5 NEAPKZHDYMQZCB-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体デバイスに使用する鏡面ウェーハを製造
する方法に関する。
する方法に関する。
通常、ＩＣ，ＶＬＳＩ用のシリコン基板には鏡面ウェー
ハを使用する。鏡面ウェーハにはシリコン単結晶棒より
、スライス、ラップ、面取、エツチング後研岸したシリ
コン基板と、シリコン単結晶棒より、スライス、ラップ
、面取、エツチングしたシリコン基板がある。
ハを使用する。鏡面ウェーハにはシリコン単結晶棒より
、スライス、ラップ、面取、エツチング後研岸したシリ
コン基板と、シリコン単結晶棒より、スライス、ラップ
、面取、エツチングしたシリコン基板がある。
通常のＣＺ法によるシリコン単結晶は石英ルツボを使用
する為酸素を１０〜２０ｘ１０１７ａｔｏｍｓ／ｃｃ（
Ａ Ｓ Ｔ Ｍ表示〕程度含有している。
する為酸素を１０〜２０ｘ１０１７ａｔｏｍｓ／ｃｃ（
Ａ Ｓ Ｔ Ｍ表示〕程度含有している。
ａＺ単結晶より加工した鏡面ウェーハの結晶欠陥（ＯＳ
Ｖ ）は、酸素含有量が多い程発生し易い。
Ｖ ）は、酸素含有量が多い程発生し易い。
シリコン基板の表面の酸素濃度を低下させる事によって
ＩＣの能動領域となる表面層は、酸素に起因する欠陥が
発生しにくくなる事が予想されメモリーＩＣのホールド
タイムや良品率を向上出来ると考えられている。
ＩＣの能動領域となる表面層は、酸素に起因する欠陥が
発生しにくくなる事が予想されメモリーＩＣのホールド
タイムや良品率を向上出来ると考えられている。
然るに、本発明者等は、熱処理により表面の酸素濃度を
低下させた鏡面ウェーハを作り実験を行ったが、期待し
た程のＩＣのホールドタイムや良品率の向上は得られず
、そのため、藺品おいて、鏡面ウェーハに表面加工を施
すことにより、半導体デバイス後のホールドタイムや良
品率に多大の効果のあることを提案した。
低下させた鏡面ウェーハを作り実験を行ったが、期待し
た程のＩＣのホールドタイムや良品率の向上は得られず
、そのため、藺品おいて、鏡面ウェーハに表面加工を施
すことにより、半導体デバイス後のホールドタイムや良
品率に多大の効果のあることを提案した。
その後、前記提案技術の改良に関し、種々実験の結果、
以下のごとく、良好な結果を得ることができた。
以下のごとく、良好な結果を得ることができた。
本技術内容は、鏡面ウェーハを１１００℃〜１２８０℃
で１時間以上水素を含む雰囲気中で熱処理後、該鏡面ウ
ェーハの表面層を再度鏡面仕上けすることにより多大な
効果が得られたことである。
で１時間以上水素を含む雰囲気中で熱処理後、該鏡面ウ
ェーハの表面層を再度鏡面仕上けすることにより多大な
効果が得られたことである。
ｆｆ１ｌち、石英ルツボを使用した引上法による半導体
シリコン棒よりシリコン基板を製造する方法において、
該半導体シリコン棒をウェー・・化した後、加工々程、
例えばエツチングする工程、研摩する工程、あるいはそ
の中間工程において１１００℃〜１２８０℃で１時間以
上水素を含む雰囲気中で熱処理を施し、その後、特に、
シリコン表面層を取り除くことにより多大な効果が得ら
れたのである。
シリコン棒よりシリコン基板を製造する方法において、
該半導体シリコン棒をウェー・・化した後、加工々程、
例えばエツチングする工程、研摩する工程、あるいはそ
の中間工程において１１００℃〜１２８０℃で１時間以
上水素を含む雰囲気中で熱処理を施し、その後、特に、
シリコン表面層を取り除くことにより多大な効果が得ら
れたのである。
本発明の特徴は、前述および後述の実施例に示す様に、
１１００℃〜１２８０℃で１時間以上水素を含む雰囲気
中で熱処理後、表面層を取り除くことにある。
１１００℃〜１２８０℃で１時間以上水素を含む雰囲気
中で熱処理後、表面層を取り除くことにある。
これを以下各実施例について説明する。
実施例■
７
酸素濃度１４〜ｌ ８ Ｘ ｌ Ｏａｔｏｍｓ／ｃｃ（
ＡＳＴＭ表示）を含有するＣ２無転位単結晶よりスライ
ス工程、面取工程、ラップ工程、エツチング工程、鏡面
研摩工程を実施したＰ形（１００）７〜１０Ω−ｍ、■
００−１５２５μのウェーハｆ：Ａｒに水素を１．５％
混合した雰囲気中でＩＬ５０℃で２時間熱処理した。こ
れらのウェーハの表面層をエツチングにより０．５〜８
μ除去した。
ＡＳＴＭ表示）を含有するＣ２無転位単結晶よりスライ
ス工程、面取工程、ラップ工程、エツチング工程、鏡面
研摩工程を実施したＰ形（１００）７〜１０Ω−ｍ、■
００−１５２５μのウェーハｆ：Ａｒに水素を１．５％
混合した雰囲気中でＩＬ５０℃で２時間熱処理した。こ
れらのウェーハの表面層をエツチングにより０．５〜８
μ除去した。
第１図は前記のＡデに水素を１５チ混合した雰囲気中で
熱処理後、表面層をエツチングにより０５〜８μ取り除
いた場合（Ａ曲線）と、ｆｉ、ｒのみの雰囲気中で熱処
理後、表面層をエツチングにより、０．５〜８μ取り除
いた場合（Ｂ＠線）とＡｒのみの雰囲気中で熱処理後、
表面層を取り除かなかった場合（Ｃ曲線）のホールドタ
イムの比較を示している。
熱処理後、表面層をエツチングにより０５〜８μ取り除
いた場合（Ａ曲線）と、ｆｉ、ｒのみの雰囲気中で熱処
理後、表面層をエツチングにより、０．５〜８μ取り除
いた場合（Ｂ＠線）とＡｒのみの雰囲気中で熱処理後、
表面層を取り除かなかった場合（Ｃ曲線）のホールドタ
イムの比較を示している。
第１図の横軸はホールドタイム（単位ｍｓ）、縦軸は試
料数を示す。これからもわかる様にシリコン基板のホー
ルドタイムは、Ａ Ｆｌｌｌ 線の場合が８曲線および
０曲線より長く、ホールドタイム不良’ｋＴｈ著に低下
することができた。このことはＡｒに水素を１．５％混
合した雰囲気中で１１５０℃の熱処理後０．５〜８μ表
面層を除去することがホールドタイムの向上に重要であ
ることを示している。
料数を示す。これからもわかる様にシリコン基板のホー
ルドタイムは、Ａ Ｆｌｌｌ 線の場合が８曲線および
０曲線より長く、ホールドタイム不良’ｋＴｈ著に低下
することができた。このことはＡｒに水素を１．５％混
合した雰囲気中で１１５０℃の熱処理後０．５〜８μ表
面層を除去することがホールドタイムの向上に重要であ
ることを示している。
実施例２
７
酸素濃度１４〜ｌ ８ Ｘ ｌ Ｏａｔｏｎｎｓ／ｃｃ
（ＡＳＴＭ表示）を含有するＣＺ無転位単結晶よりスラ
イス工程、面取工程、ラップ工程、エツチング工程、鏡
面研摩工程を実施したＰ形（１００）７〜ｌ ＯΩ−α
、１００φ、５２５μのウェーハをＡｒに水素を０．５
％混合した雰囲気中で１１５０℃で１時間熱処理した。
（ＡＳＴＭ表示）を含有するＣＺ無転位単結晶よりスラ
イス工程、面取工程、ラップ工程、エツチング工程、鏡
面研摩工程を実施したＰ形（１００）７〜ｌ ＯΩ−α
、１００φ、５２５μのウェーハをＡｒに水素を０．５
％混合した雰囲気中で１１５０℃で１時間熱処理した。
これらのウェーハの表面層（ｌ−鏡面研屋により２〜５
μ除去した。
μ除去した。
これらのウェーハをＭＯＳメモリーＩＣに加工後、その
ホールドタイムを測定した結果、その向上は前述の実施
例１とはソ同様であり、ホールドタイム不良が顕著に低
下した。
ホールドタイムを測定した結果、その向上は前述の実施
例１とはソ同様であり、ホールドタイム不良が顕著に低
下した。
実施例３
酸素ｍＷ １４〜ｌ ８ Ｘ Ｊ ｉ、ｌ ’ ７ ａ
ｔｏｍｓ／ｃｃ（ＡＳＴＭ表示）を含有するＯＺ無転位
単結晶より切り出したＰ形（１，Ｕ Ｏ） ７〜ｌＯΩ
−譚、■（）０φのウェーハを面取工程、ラップ工程、
を経て、エツチングにより５５０μ厚の鏡面ウェーハに
仕上げた。これらｆＡｒに水素を８０％混合した雰囲気
中で１２００℃２時間熱処理した。
ｔｏｍｓ／ｃｃ（ＡＳＴＭ表示）を含有するＯＺ無転位
単結晶より切り出したＰ形（１，Ｕ Ｏ） ７〜ｌＯΩ
−譚、■（）０φのウェーハを面取工程、ラップ工程、
を経て、エツチングにより５５０μ厚の鏡面ウェーハに
仕上げた。これらｆＡｒに水素を８０％混合した雰囲気
中で１２００℃２時間熱処理した。
同、本熱処理終了前８０分は水素を混合せず、Ａｒのみ
の雰囲気に置換して後、ウェーハを引き出した。それら
のウェーハの表面層を５〜１５μ鏡面研摩により取り除
いた。
の雰囲気に置換して後、ウェーハを引き出した。それら
のウェーハの表面層を５〜１５μ鏡面研摩により取り除
いた。
これらのウェーハをＭＯＳメモリーＩＣに加工後、その
ホールドタイムを測定した結果、その向上は前述の実施
例１の結果とはゾ同等であり、ホールドタイム不良が顕
著に低下した。
ホールドタイムを測定した結果、その向上は前述の実施
例１の結果とはゾ同等であり、ホールドタイム不良が顕
著に低下した。
実施例４
」７
酸素濃度１４〜ｌ ８ ｘ ｌ Ｏａｔｏｍｓ／ｃｃ
（ＡＳＴＭ表示）を含損するＯ２無転位単結晶より切り
出したＰ形（１（ｌ ｉ＋ ） ’／ 〜ｌ （ｌΩ−
ｃｍ ｌ ００φのウェーハ全面取工程、ラップ工程、
を経てエツチングにより５５０μ厚の鏡面ウェーハに仕
上げた。
（ＡＳＴＭ表示）を含損するＯ２無転位単結晶より切り
出したＰ形（１（ｌ ｉ＋ ） ’／ 〜ｌ （ｌΩ−
ｃｍ ｌ ００φのウェーハ全面取工程、ラップ工程、
を経てエツチングにより５５０μ厚の鏡面ウェーハに仕
上げた。
これらを、Ａｒに水素を３０チ混合した雰囲気中で１２
００℃２時間熱処理した。ウェーハの表面層を１５〜ｚ
Ｏμ鏡面研摩により取り除いた。
００℃２時間熱処理した。ウェーハの表面層を１５〜ｚ
Ｏμ鏡面研摩により取り除いた。
これらのウェーハをＭＯＳメモリーＩＣに加工後、その
ホールドタイムを測定した結果、その向上は前述の実施
例１の結果とはソ同等であり、ホールドタイム不良が顕
著に低下した。
ホールドタイムを測定した結果、その向上は前述の実施
例１の結果とはソ同等であり、ホールドタイム不良が顕
著に低下した。
実施例５
７
酸素濃度１４〜ｌ ８ Ｘ ｌ （ｌ ａｔｏｍｅ
／ｃｃ （ＡＳＴＭ表示）を含有するＣ２無転位単結晶
より切り出したＰ形（１００） ７〜ｌ ｔｌΩ−ｃａ
ｒ 、 １００φのウェーハ全面取工程、ラップ工程を
経てエツチングにより５５０μ厚の鏡面ウェーハに仕上
けだ。
／ｃｃ （ＡＳＴＭ表示）を含有するＣ２無転位単結晶
より切り出したＰ形（１００） ７〜ｌ ｔｌΩ−ｃａ
ｒ 、 １００φのウェーハ全面取工程、ラップ工程を
経てエツチングにより５５０μ厚の鏡面ウェーハに仕上
けだ。
これらをＡｒに水素を０．１ｔ１６混合した雰囲気中で
１２００℃２時間、熱処理した。これらのウェーハの表
面層を１５〜２０μ鏡面研摩により取り除いた。
１２００℃２時間、熱処理した。これらのウェーハの表
面層を１５〜２０μ鏡面研摩により取り除いた。
とれらのウェーハを月○ＳメモリーエＯＫ加工後、その
ホールドタイムを測定した結果、その向上は見られなか
った。
ホールドタイムを測定した結果、その向上は見られなか
った。
実施例６
■７
酸素濃度Ｊ ４〜ｌ ８ ＞： Ｌ Ｏａｔｏｔｏｓ／
ｃｃ（ＡＳＴＭ表示）を含有するＣＺ無転位単結晶より
切り出したＰ形（’ ｌ ＯＯ） ７〜１０Ω−（７）
、１（）０φのウェーハを面取工程、ラップ工程を経て
エツチングにより５５０ 、ｕｌνの鏡面ウェーハに仕
上げた。
ｃｃ（ＡＳＴＭ表示）を含有するＣＺ無転位単結晶より
切り出したＰ形（’ ｌ ＯＯ） ７〜１０Ω−（７）
、１（）０φのウェーハを面取工程、ラップ工程を経て
エツチングにより５５０ 、ｕｌνの鏡面ウェーハに仕
上げた。
これらをＡｒに水素を８０％混合した雰囲気中でｌ ２
１） ０℃、２時間、熱処理した。これらのウェーハの
表面層を２５〜８０μ鏡面研摩により取り除いた。
１） ０℃、２時間、熱処理した。これらのウェーハの
表面層を２５〜８０μ鏡面研摩により取り除いた。
これらのウェーハをＭＯＳメモリーＩＣに加工後、その
ホールドタイムを測定した結果、その向上は見られなか
った。
ホールドタイムを測定した結果、その向上は見られなか
った。
上記各実施例の熱処理雰囲気はＡｒに水素を混合したカ
スを用いたが、Ａｔ以外の不活性ガスに水素を混合した
場合でも同様の結果が得られた。
スを用いたが、Ａｔ以外の不活性ガスに水素を混合した
場合でも同様の結果が得られた。
以上各実施例および第１図にも記載したごとく、本発明
の方法により作製されたウェーハをＭＯ８メモリー Ｉ
Ｃに加工した場合、そのホールドタイムは格段に向上
し、ホールドタイムによる不良が顕著に低下する効果が
得られ、良品率が向上した。
の方法により作製されたウェーハをＭＯ８メモリー Ｉ
Ｃに加工した場合、そのホールドタイムは格段に向上
し、ホールドタイムによる不良が顕著に低下する効果が
得られ、良品率が向上した。
第１図はホールドタイムと試料数の関係を示す。
へ曲線・・・・・・１． ｌ ５ （＋ ’Ｃで２時間
、Ａｒに水素を１．５％混合した雰囲気中で熱処理 後、表面層を０５〜８μ取り除い た場合。 ８曲線・・・・・・１１５０℃で２時間、Ａｒのみで熱
処理後、表面Ｒ４を０５〜３μ取り 除いた場合。 Ｃ曲線・・・・・・Ｊ、 ｌ ５ （１℃で２時間、Ａ
ｒのみで熱処理後、表面層を取り除かなかっ た場合。 特許出願人 小松電子金属株式会社 ”′。
、Ａｒに水素を１．５％混合した雰囲気中で熱処理 後、表面層を０５〜８μ取り除い た場合。 ８曲線・・・・・・１１５０℃で２時間、Ａｒのみで熱
処理後、表面Ｒ４を０５〜３μ取り 除いた場合。 Ｃ曲線・・・・・・Ｊ、 ｌ ５ （１℃で２時間、Ａ
ｒのみで熱処理後、表面層を取り除かなかっ た場合。 特許出願人 小松電子金属株式会社 ”′。
Claims (1)
- 【特許請求の範囲】 （１１半導体デバイスに使用する鏡面ウエーノ・を製造
する方法において、鏡面化したウェーハを１１００℃〜
１２８０℃で１時間以上、水素を含む雰囲気中で熱処理
を施し、該鏡口０ウエーノ・の表面層を除去することを
特徴とする半導体デバイス用シリコン基板の製造法。 （２１０，５％以上の水素を含む雰囲気中で熱処理を施
すことを特徴とする特許請求の範囲第１項の半導体デバ
イス用シリコン基板の製造法。 （８）該鏡面ウェーハの表面層を０．５〜２０μ除去す
ることを特徴とする特許請求の範囲第１項の半導体デバ
イス用シリコン基板の製造法。 （４）０．５チ以上の水素を含む雰囲気中で熱処理を施
し、該鏡面ウェーハの表面層を０．５〜２０μ除去する
ことを特徴とする特許請求の範囲第１項の半導体デバイ
ス用シリコン基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18385981A JPS5885534A (ja) | 1981-11-18 | 1981-11-18 | 半導体シリコン基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18385981A JPS5885534A (ja) | 1981-11-18 | 1981-11-18 | 半導体シリコン基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885534A true JPS5885534A (ja) | 1983-05-21 |
Family
ID=16143066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18385981A Pending JPS5885534A (ja) | 1981-11-18 | 1981-11-18 | 半導体シリコン基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885534A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
| JPS61183916A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPS62123098A (ja) * | 1985-11-22 | 1987-06-04 | Toshiba Ceramics Co Ltd | シリコン単結晶の製造方法 |
| JPH07165495A (ja) * | 1994-09-02 | 1995-06-27 | Toshiba Ceramics Co Ltd | シリコンウエーハ |
| JPH07165496A (ja) * | 1994-09-05 | 1995-06-27 | Toshiba Ceramics Co Ltd | シリコンウエーハの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243360A (en) * | 1975-10-01 | 1977-04-05 | Hitachi Ltd | Process for production of silicon wafer |
| JPS53102676A (en) * | 1977-02-21 | 1978-09-07 | Sony Corp | Preventing method for lamination fault |
| JPS5498572A (en) * | 1978-01-20 | 1979-08-03 | Matsushita Electronics Corp | Surface stablization processing method for transistor |
| JPS54133079A (en) * | 1978-04-07 | 1979-10-16 | Fujitsu Ltd | Manufacture for semiconductor device |
-
1981
- 1981-11-18 JP JP18385981A patent/JPS5885534A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243360A (en) * | 1975-10-01 | 1977-04-05 | Hitachi Ltd | Process for production of silicon wafer |
| JPS53102676A (en) * | 1977-02-21 | 1978-09-07 | Sony Corp | Preventing method for lamination fault |
| JPS5498572A (en) * | 1978-01-20 | 1979-08-03 | Matsushita Electronics Corp | Surface stablization processing method for transistor |
| JPS54133079A (en) * | 1978-04-07 | 1979-10-16 | Fujitsu Ltd | Manufacture for semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
| JPH0518254B2 (ja) * | 1984-05-23 | 1993-03-11 | Toshiba Ceramics Co | |
| JPS61183916A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPS62123098A (ja) * | 1985-11-22 | 1987-06-04 | Toshiba Ceramics Co Ltd | シリコン単結晶の製造方法 |
| JPH0561240B2 (ja) * | 1985-11-22 | 1993-09-03 | Toshiba Ceramics Co | |
| JPH07165495A (ja) * | 1994-09-02 | 1995-06-27 | Toshiba Ceramics Co Ltd | シリコンウエーハ |
| JPH07165496A (ja) * | 1994-09-05 | 1995-06-27 | Toshiba Ceramics Co Ltd | シリコンウエーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6933187B2 (ja) | 半導体シリコンウェーハの金属不純物除去方法 | |
| JPS6141133B2 (ja) | ||
| JPH0786289A (ja) | 半導体シリコンウェハおよびその製造方法 | |
| JPH08264552A (ja) | シリコンウエーハの製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| CN111681945A (zh) | 一种多晶背封改善大直径半导体硅片几何参数的工艺 | |
| JPH04163920A (ja) | Ｓｉ基板の製造方法 | |
| EP0094302A2 (en) | A method of removing impurities from semiconductor wafers | |
| JPS5885534A (ja) | 半導体シリコン基板の製造法 | |
| JPH05226203A (ja) | 鏡面ウエーハ並びにその製造方法及び検査方法 | |
| JPH0442893A (ja) | シリコンウエーハ | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH07235534A (ja) | シリコンウェーハの製造方法 | |
| JP3482982B2 (ja) | Ｅｇ層付きエピタキシャルウェーハの製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JP2002020200A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH0319687B2 (ja) | ||
| JP2001102386A (ja) | 半導体ウエハの製造方法 | |
| JPH0319688B2 (ja) | ||
| JPS58102528A (ja) | 半導体ウエ−ハの処理方法 | |
| JPH04273128A (ja) | 半導体ウエハの製造方法および半導体集積回路装置 | |
| JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ |