JPS5881330A - Switch circuit - Google Patents

Abstract

PURPOSE:To decrease signal lines, by providing a circuit which transmits on/off states of a switch group with a sampling circuit for transmitting the state of each switch on time-division basis, and a circuit for restoring the signal transmitted on time-division basis. CONSTITUTION:A switch group connects with a controller or a clock transmission line 4 and synchronizing signal transmission line 3 and a frequency divider 5 is put in operation; and NAND circuits 111-11n to select one of switches 101-10n successively and once all are selected, the selection is repeated from the beginning. Successively selected signals are transmitted as a serial signal to the controller through a line 7. The transmitted signal is distributed to flip- flops 131-13n through a frequency divider 8 and AND circuits 121-12n to be latched. Outputs of those flip-flops 161-16n are status signals of the switch group.

Description

【発明の詳細な説明】 本発明は遠隔地に設置さｎたスイッチ群のオン／オフ状
態を検出するためのスイッチ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switch circuit for detecting the on/off state of a group of switches installed at a remote location.

従来、スイッチの状態を知らせるには、スイッチ装置と
制御装置との間にスイッチに対応した信号線を接続して
スイッチ状態を伝達していた。Conventionally, in order to notify the state of a switch, a signal line corresponding to the switch is connected between a switch device and a control device to transmit the switch state.

この様な構成をとった場合、スイッチの数が多いと信号
線の本数が増えて、信号線は大きな束となってしまい、
場所をとったり、配線工事費が大きくなってしまう。特
に遠隔地になるとケーブルの費用は膨大なものとなる。In such a configuration, if there are many switches, the number of signal lines will increase, resulting in a large bundle of signal lines.
It takes up space and increases wiring costs. Especially in remote areas, the cost of cables can be enormous.

又、信号線と装置とを接線するコネクタにおいては、信
号線本数が増えると大形のものになり、時には複数個取
り付ける必要が生じるため装置コストが上がる要因とな
っていた。Furthermore, as the number of signal lines increases, the connector that connects the signal line and the device becomes larger, and sometimes it becomes necessary to attach a plurality of connectors, which increases the cost of the device.

本発明はスイッチ装置と制御装置の間の信号線本数を減
らすことにより低価格で小型のスイッチ回路を提供する
ことにある。An object of the present invention is to provide a small-sized switch circuit at low cost by reducing the number of signal lines between a switch device and a control device.

次に本発明の実施例について図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.

クロックを発生させるための発振器１と、時分割動作の
タイミングをとるためのクロックを発生させる分局回路
２と、その信号をつたえるための信号線３と、時分割動
作を行わせるためのクロック信号を伝える信号線４と、
信号線３と４から時分割パルスを発生させるための分周
回路５と、スイッ、チ群１０１〜１０ｎスイッチ１０１
〜Ｉｏｎのオンオフ状態を時分割パルスでサンプリング
するためのアンド回路１１１〜１１ｎ１各スイツチを１
つの信号線にのせるためのオア回路６、スイッチのオン
オフ状態を制御装置に伝達するための信号線７、時分割
で伝達されたスイッチ信号を復元するためのサンプリン
グ信号を発生させるための分周回路及び波形整形回路８
、スイッチ信号をテンプリングするためのアンド回路１
２１〜１２ｎ。An oscillator 1 for generating a clock, a branch circuit 2 for generating a clock for timing the time division operation, a signal line 3 for transmitting the signal, and a clock signal for performing the time division operation. A signal line 4 that transmits
A frequency dividing circuit 5 for generating time division pulses from the signal lines 3 and 4, and switch groups 101 to 10n switches 101
~ AND circuit for sampling the on/off state of Ion with time-division pulses 111 to 11n1 each switch
A signal line 7 for transmitting the on/off state of the switch to the control device, a frequency division circuit for generating a sampling signal for restoring the switch signal transmitted in time division. Circuit and waveform shaping circuit 8
, AND circuit 1 for tempering switch signals
21-12n.

スイッチ信号をステータス状態にもどすためのフリップ
フロ、プ１３１〜ｔａｎから構成される。It is composed of flip-flops 131 to 131 to tan for returning the switch signal to the status state.

次に実施例の各部の波形を示す第２図を参照して、動作
について説明する。発信器１は制御装置。Next, the operation will be explained with reference to FIG. 2 showing waveforms of each part of the embodiment. Transmitter 1 is a control device.

スイッチ装置で使用するクロ、りを発生させる分周回路
′２ではスイッチ信号のサンプリングを開始させる、す
なわち同期用のパルスを発生させる。A frequency dividing circuit '2 used in the switch device to generate a clock signal starts sampling the switch signal, that is, generates a synchronizing pulse.

この信号は信号線３を通してスイッチ信号をサンプリン
グするためのパルスを発生させる分周回路５のリセット
端子へ接続されている。又信号を復元させるためのサン
プリング信号を発生させる分周回路８のリセット端子に
も接続されていて、分局回路５．８の分周を開始させる
と同時に、お互いの同期をとる。This signal is connected through a signal line 3 to a reset terminal of a frequency divider circuit 5 which generates pulses for sampling the switch signal. It is also connected to the reset terminal of the frequency divider circuit 8 which generates a sampling signal for restoring the signal, and synchronizes with each other at the same time as starting the frequency division of the divider circuit 5.8.

サンプリングクロ、りは分周回路８及び、信号線４を通
して分周回路５の入力となる。信号線３゜４の波形は第
２図の３，４である。分周回路５で分周された信号は１
４１〜１４ｎを通してアンドグー）１１１〜ｌｌｎに接
続される。１４１〜１４ｆｌの信号波形は第２図の１４
１〜１４ｎである。The sampling clock signal becomes an input to the frequency dividing circuit 5 through the frequency dividing circuit 8 and the signal line 4. The waveforms of signal line 3.4 are 3 and 4 in FIG. The signal frequency divided by the frequency dividing circuit 5 is 1
41-14n to Andgoo) 111-lln. The signal waveform of 141 to 14fl is 14 in Fig. 2.
1 to 14n.

スイッチ１０１〜Ｉｏｎのオンオフ状態は１４１〜１４
ｎの信号とアンドゲート１１１〜ｌｌｎでサンプリング
さｎてオワ回路６で合成さｎる。この信号は信号＠７を
通してスイッチ信号を必要とする制御装置に伝えら几る
。信号線７の波形は第２図の７である。信号４１７はス
イッチ信号を復元するためのアンドゲート１２１〜１２
ｎに接続される。このアンドゲートのもう一方の入力に
は信号をカンプリングするためのクロックを発生させる
分局回路８からの出力が接続されていてスイ。The on/off states of the switches 101 to Ion are 141 to 14
It is sampled with the signal of n by AND gates 111 to 11n and synthesized by an output circuit 6. This signal is passed through signal @7 to the control device requiring the switch signal. The waveform of the signal line 7 is 7 in FIG. The signal 417 is the AND gate 121-12 for restoring the switch signal.
connected to n. The other input of this AND gate is connected to the output from the branch circuit 8 that generates the clock for amplifying the signal.

チ１０１〜Ｉｏｎのオンオフ状態を知ることができる。The on/off states of the chips 101 to Ion can be known.

尚この信アンドゲートの出力信号はパルス信号であるた
め、スイッチ信号と同様のステータス信号とするための
７リツプフロツプ１３１〜１３ｎによりステータス信号
に変換さｎる。Since the output signal of this signal AND gate is a pulse signal, it is converted into a status signal by seven lip-flops 131 to 13n to make it a status signal similar to a switch signal.

仁の様な構成にすることにより、最少限の信号線で複数
のスイッチの状態を伝送することができるため、装置コ
ストの低下、ケーブル費用の低下。By adopting a similar configuration, the status of multiple switches can be transmitted using a minimum number of signal lines, reducing equipment costs and cable costs.

装置の小型化ができる。The device can be made smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を部分的にプロ、り図で示し
た回路図、第２図は第１図で示した回路図のタイムチャ
ートである。 １・・・・・・発振器、２・・・・・・分周回路、３，
４１７・・・・・・信号線、５・・・・・・分周回路、
６・・・・・・オワ回路、８・・・・・・分局回路、１
０１〜１０ｎ・・・・・・スイッチ、１１１〜１ｌｆｌ
・・・・・・アンド回路、１２１〜１２ｆｌ・・・・・
・アンド回路、１３１〜１３　ｎ−・・°フリップ７０
ッグｓ　１４１〜，１４　ｎ　”・・信号、１５１〜１
５ｎ・・・・・・信号、１６１〜１６ｎ・・・・・・ス
イッチ信号。FIG. 1 is a circuit diagram partially showing an embodiment of the present invention in a professional diagram, and FIG. 2 is a time chart of the circuit diagram shown in FIG. 1... Oscillator, 2... Frequency divider circuit, 3,
417... Signal line, 5... Frequency divider circuit,
6... Owa circuit, 8... Branch circuit, 1
01~10n...Switch, 111~1lfl
・・・・・・AND circuit, 121~12fl・・・・・・
・AND circuit, 131-13 n-...°flip 70
Signal, 151-1
5n...signal, 161-16n...switch signal.

Claims (1)

【特許請求の範囲】 スイッチ群と、スイッチのオン／オフ状態を制御装置か
らのクロ、りに同期させ変換させる回路と、その信号を
伝達する信号線と、２種類のクロ、り信号を発生させる
回路と、その信号を伝達する信号線と、クロックを検出
する回路と、クロ。 りに同期したスイッチのオン／オフ状態を復元する回路
とを有することを特徴とするスイッチ回路。[Claims] A group of switches, a circuit that synchronizes and converts the on/off state of the switches with a clock signal from a control device, a signal line that transmits the signal, and generates two types of clock signals. A circuit to detect the clock, a signal line to transmit the signal, a circuit to detect the clock, and a clock. and a circuit for restoring the on/off state of the switch in synchronization with the switch circuit.