JPS587991A - 多管式カラ−カメラのレジストレ−シヨン調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、６管式（Ｒ，Ｇ％Ｂ）或いは２管式（輝度及
びクロマ）等の複数の撮像手段を備える多管式カラーカ
メラのレジストレーション調整回路に関し、特に撮像画
面を複数に分割してその夫夫に関してレジストレー７ョ
ンの自動調整を行うようにしたレジストレーション調整
回路（こ関するものである。

多管式カラーテレビカメラでは、各撮像管のレジストレ
ーション（各色の位置合わせ）を行うために極めて煩雑
な調整を必要とする。一般には、各撮像管の出力画像の
中心位置が合うようにビーム偏向電流を補正するが、画
角（軸心に関する画像の回転）、画面周辺部での歪（台
形歪、ピン歪等）、画像ザイズ、走査の非直線性、スキ
ュー歪等の夫々の各撮像管ごとの相違に起因する色すれ
まで補正することは困難である。従来では、色すれの原
因となるこれらの歪等を補正する各種の補正信号を作り
、各撮像管に対してこれらの信号のゲインを調整し、調
整された信号に基いて各管のビーム偏向電流を制御する
ことによってレジストレーション調整を行っていた。従
って制御回路が極めて複雑である上、色ずれが生ずる各
原因が夫夫独立した現象であるため、画面の−か所で位
置合せをしても他の部分で合致しなくなるという不都合
があり、画面全体にわたる均一なレジストレーションを
行うことは困難であった。

本発明はこの問題を解消する多管式カラーカメラのレジ
ストレーション調整回路を提供するものであって、以下
その実施例について図面を参照して説明する。

第１図は本発明の実施例の自動レタス１−レーシヨン方
式を説明する画面の平面図である。第１図に示すように
、例えば６管式（ＪＧ、Ｂ）のカラーテレビジョンカメ
ラによる撮像画面（１）が、水平方向（１−１方向）及
び垂直方向（■方向）に夫々７分割され、７ｘ７＝４９
個の各領域において、例えば緑信号Ｇを得る撮像管（Ｇ
管）を基準にして他のＲ管（赤信号）及びＢ管（青信号
）を対象とするレジストレーション調整が行われる。レ
ジス１−レーション調整の際には、第１図に示すように
各分割領域の中心位置にｌ　＋　１１字が書き込まれた
パターンボードが被写体として撮像される。なおこのパ
ターンが書き込まれたチップをテレビカメラ内に内蔵し
て置き、レジストレーションの調整時に外部からの操作
でこのパターンチップを撮像光路中に挿入するように構
成してもよい。

各分割領域においては、Ｇ管を基準にしてＲ管、Ｂ管の
１−１方向及び■方向のずれ（Ｖずれ、Ｈすれ）を補正
する情報が後述の如く検出され、ディジタル化されて第
２図のようなメモリー領域に一時的に記憶される。この
メモリー領域はＨ方向に８列、■方向に７列（８ｘ７）
の大きさであり、個々のメモリーエレメントは各分割領
域に対応するＨずれ及び■ずれの補正情報を記憶する。

画面（１）の分割領域（７ｘ７）に対応しない第２図の
メモリー領域のＨ方向の余分の１列は水平ブランキング
区間Ｈ−ＢＬＫにおけるＩ」ずれ及びＶずれの補正デー
タを収納するために設けられている。このブランキング
区間のデータは、Ｈ方向に配列された成るサンプルデー
タ列の最後のデータと次のサンプルデータ列の最初のデ
ータとの平均値であってよい。

例えば第２図のメモリー領域のデータＤ１４と次の列（
行）のデータＤＩ６との平均値（Ｄ１４十Ｄ１６　）／
２を計算して、これをデータＤ１５とする。この水平ブ
ランキング区間の補正データの挿入により、水平及び垂
直偏向電流に与える補正はよりなめらかになる。

なお垂直ブランキング区間Ｖ　−ＢＬＫについても水平
ブランキング区間と同様に平均値データを収納するメモ
リー列を設けてもよい。

次に第２図のメモリー領域に記憶されたザンプルデータ
に対して７列方向について、データとデータとの中間部
を補間して、走査線ごとのデータを近似計算で作成する
。なおＨ列方向については、データとデータとの間はア
ナログ的な処理（ローパスフィルタ）でもって実質的な
補間が行われる。

ずれ補正データを抽出するための画面の分割数は、少な
すぎるとレジストレーション調整の精度が悪くなり、ま
た多すぎるとずれデータの検出に時間がかかりすぎる問
題がある。実施例では画面を７ｘ７分割しているので、
ＮＴＳＣシステムの場合、■方向の一区画について３６
ラインを割当て、第３図に示すように■方向に隣接する
データ（例えばＤ１６とＤ２４）の間の６５個の補間デ
ータ■１〜Ｉ３５を直線近似で計算する。この場合、検
出されたずれ補正データは各分割領域の中央の位置に対
応するものと仮定する。補間計算は■すれ及びＩ（ずれ
の補正データの双方に対してＶ列方向のすべてについて
行われるが、計算（こ必要な時間は「れ検出に要する時
間よりもはるかに短い。従って少ないサンプル数で精度
の高いレジストレーション調整データを短時間で得るこ
とができる。

Ｖ列袖間によって画面全体の各ラインに対応するレジス
トレーション調整データが作成され、このデータは第４
図に示すような拡張されたメモリー領域に記憶される。

この調整データ用のメモリーはＩ］力方向８列、■方向
に２５６列（８ｘ２５６）の大きさを有し、１つのメモ
リーエレメントは■ずれ補正及びＩ］すれ補正の２つの
データを記憶している。

第４図の拡張されたメモリー領域に記憶されたレジスト
レーション調整データは、読出されてアナログの補正信
号に変換され、この補正信号に基いて水平及び垂直の偏
向電流が制御される。この結果、各撮像管の画面サイズ
、偏向リニアリティー、スキュー歪等の補正堂回路的に
複雑な台形歪、ピン歪等の補正もこのレジス１−レーシ
ョン調整のみで同時に処理することができる。また検出
、調整を自動化することも容易である。

次に第５図は水平及び垂直方向のすれ補正情報の検出回
路の一例を示すブロック図で、第６図は第５図のレジス
トレーション調整部の制御回路の原理的な一例を示すブ
ロック図である。１だ第７図は第５図の動作を説明する
波形図である。

第５図に示すように本実施例のカラーテレビカメラは緑
（Ｇ）、赤（Ｒ）、青（Ｂ）の６つの撮像管（２）（３
）（４）　（Ｇ管、Ｒ管、Ｂ管）を備えている。

レジストレーション調整の基準となるＧ管（２）の出力
Ｇ′は、他のＲ管（３）及びＢ管の出力よりもＨ十Ｔ（
■１：水平走査周期、Ｔキ１５０　ｎｓ）だけ進み位相
となるように、その偏向系が予め調整されている。

第７図Ａは第１図に示した画面分割領域の１つにおける
十字パターンの画像（１０）の一部を示している。第７
図Ａの水平走査線ＬｎにおけるＧ管（２）の出力は第７
図Ｂに示す波形となる。Ｇ管（２）の出力Ｇ′は１Ｈ遅
延ａ（５）及びＴ遅延線（力を通って第７図Ｅの如くに
Ｈ−１−Ｔだけ遅延され、本線信号Ｇ。とじて外部に導
出される。この本線信号は、レジストレーションが合っ
ているとき、他の撮像管ｔ３１（４］の出力１’ｔｏ、
　Ｂｏと水平及び垂直方向に関して同位相である。

Ｔ遅延線（力の出力は更にＴ遅延線（８）で遅延され、
その遅延出力ＤＬＧ’（第７図Ｃ）とＴ遅延線の入力と
が減算器（９）で減算されることにより、第７図りに示
すような画像（１０）の水平方向のエツジを代表するエ
ツジ信号ＥＤＧが得られる。このエツジ信号は、ビデオ
信号の立上りで正極性、立下りで負極性となるような信
号である。このエツジ信号ＥＤＧは、切換スイッチ（１
１）のＨ接点を通って掛算器（１カに送られると共に、
エツジ検出器（１３）にも供給され、ここでエツジ信号
の位置に相当するサンプリング用ゲート信号ＳＧ（第７
図Ｅ）が形成される。

一方、他のＲ管（３）またはＢ管（４）の出力Ｒｏまた
はＢｏの選択スイッチＩによって選択された一方（第７
図Ｇ）は、減算器（１５）に与えられ、ここでＧ管用力
の本線信号Ｇｏとの差が求められる。減算器（１５）の
出力ＢＥＧは、基準のＧ管用力による基準画像に対する
Ｒ管またはＢ管の出力画像の水平方向のすれΔ１を代表
する位置ずれ信号Ｒ・ＥＧ（第７図Ｈ）である。この位
置すれ信号は上述掛算器（１２）の他方の入力に与えら
れ、エツジ信号ＥＤＧとの掛算が行われる。掛算結果は
、第７図１に示すような水平方向のずれの量及び方向を
代表する誤差信号ＥＲであって、これはサンプルホール
１ぐ回路（［６）に送られ、既述のサンプリングゲート
信号８Ｇの区間においてサンプリングされて、そのレベ
ル及び極性を代表する直流のサンプルホールド電圧Ｓ　
Ｈ（第７図Ｊ）が得られる。なおサンプルホールド回路
（１６）の出力端に結合されたコンデンサ０ηはホール
ドコンデンザである。

サンプリングゲート信号ＳＧはアントゲ−１−ｔ１８）
を介してサンプルホールド回路（１６）に送られる。こ
のアントゲート（１８）は、端子（１９）からバッファ
ー（２０）を介して供給されるグー１−信号ＧＥによっ
て開かれる。このゲート信号は後述の如く第１図の各分
割領域に対応して形成されている。

Ｒ２管（３）−または１３管（４）の出υ■焔、Ｂｏが
、第７図Ｇに示すように（）管用力の本線信号Ｏ８に対
して遅れ（Δ１だけ右ずれ）の場合には、第７図、１の
サンプルホールド電圧Ｓ　Ｉ−Ｉは正極性でΔ、に対応
したレベルを示す。ｒｔ管またはＲ３管の出力が第７図
Ｋに示すように本線信号に対して進み（Δ２だけ右ずれ
）の場合には、位置ずれ信号ＲＥ　Ｇは第７図りのよう
に第７図）−Ｉとは逆極性になり、ずれの量及び方向を
表わす誤差信号は第７図Ｍに示すように負極性である。

従ってサンプルホールド電圧Ｓ　ｌ（は第７図Ｎのよう
に負極性でΔ２に対応したレベルを示す。

サンプルホールド回路（Ｒ６）の出力は、位置すれ情報
として制御回路０１）に送られ、すれ情報に応じて対応
する１（、管（３）捷たはＲ３管（４）のビーム偏向装
置（２２）ｆ２３１が制御される。この結果、Ｂ管また
はＢ管の出力は第７図０に示すようにＧ管の出力の本線
信号Ｇｏとほぼ一致するようになる。なお通常Ｇ管の出
力レベルと他のｒｔまたはＢ管の出力ｌ／ベルとは等し
くないので、夫ｔの出力による画像位ｆｉが一致してい
ても第７図Ｐに示すように位置すれ［言号のレベルは零
にならない。しかし掛算器（１２）の出力の誤差信号Ｅ
　１％は第７図Ｑに示すようにビデオ信号の立−ヒリ及
び立Ｆ９で互に逆極性になるからザンプルホールト゛電
圧は零となる。

制御回路は、原理的には、第６図に示すように主トシて
コンパレータ（２６）、アップダウン（Ｔ、ｌ／Ｉ）　
）カウンタ（２７）、Ｄ　／　Ａ変換器（２８）で構成
される。サンプルホールド回路（１６）の出ノ３　Ｓ　
Ｈはコンパレータ（２６）に送られて、接地電位（ＯＶ
）と比較さ４１７、位置すれ情報の極性（水平方向では
Ｇ管の出力画像に対して右または左）が検出される。極
性に対応して高レベルまたは低１ノベルとなる検出出力
ＣＯＭは、アップダウンカウンタ（２７）のアップダウ
ン制御人力Ｕ　／　Ｄに与えられ、カウンタのクロック
パルスＣＫとして与えられている垂直同期信号ＶＤごと
に、カウンタ（２７）が検出信号ＣＯＭの高レベルまた
は低レベルに応じて計数増加または減少動作を行う。

カウンタ（２力の出力は１）／Ａ変換器、２Ｂ）に与え
られ、アナログの制御電圧に変換されてから、直流バイ
アス電圧として加算回路０９）において偏向用の鋸山秋
波信号ＳＡＷと加え合わされる。加算回路（２９）の出
力は駆動アンプ（３０）に与えられ、その出力に接続さ
れた１（、管用）またはＢ管（４）の偏向コイル（３１
）に偏向・電流が流される。

サンプルホールド回路（１６）の出力の位置ずれ情報を
表わすサンプルホールド電圧Ｓ　Ｈが正極性であしば、
コンパレータ（２６）の出力ＣＯＭが高レベルとなり、
カウンタ（２ηの計数値が減少し、これによってコイル
（３１）のバイアス電流が減少し、Ｇ管の出力画像に対
するずれが小さくなるようにＢ管またはＢ管の水平走査
位置が左側に移動される。逆にサンプルホールド電圧Ｓ
　Ｔ（が負極性であれば、カウンタ（２７）の計数値が
増加し、水平走査位置は右に偏位されて、Ｇ管の出力画
像に対して左方向に位置すれしていたＢ管またはＢ管の
出力画像が右方向に移動される。

このようにしてずれ情報の検出と検出結果に応じた偏向
′電流のＤ　Ｃバイアス量の変更との繰り返しにより、
各撮像管の出力画像の位置すれが次第に小さくなって、
水平方向のレジストレーションの自動調整が行われる。

調整終了時のアップダウンカウンタ（２ηの停止は、位
置ずれの減少の収束状態の判別によって行われる。

垂直方向のレジストレーション調整についても上述と同
じようにして行われる。なお垂直方向の画像エツジ信号
は、第５図において、Ｇ管（２）の出力Ｇ′と、この出
力Ｇ′を］Ｈ遅延線（５）（６）によって２Ｈだけ遅延
した信号との差を減算器（２４）で減算して形成される
。減算器（２４）の出力のエツジ信号は基準のＧ管（２
）の出力の本線信号Ｇｏとの位相合わせのためにＴ遅延
線（２５）を通って切換スイッチ（１１）のＶ（垂直）
接点側から掛算器（１りに送られる。掛算器（１２）以
後の回路による■ずれ情報の検出動作はＨずれ情報の検
出動作と同じである。

上述のＨすれ及び■ずれの補正データの検出に基くレジ
ストレーション調整は、第１図の画面分割領域（７ｘ７
）の夫々に対してＦｔ管（３）及びＢ管（４）の双方に
ついて行われる。各分割領域において求められたすれ袖
市のデータは既述の如く第２図のようなメモリー領域に
一時記憶され、更にこのメモリー領域のＶ列方向にデー
タ補間が行われて、第４図のような拡張されたメモリー
領域に書込斗れる。

第８図はこの一連のデータ処理を行うための第５図の制
御回路の具体例を示すブロック図である。

なお第８図の回路は主としてマイクロコンピュータのＵ
　Ｐ　Ｕとメモリーと（ＲＯＭ、ＲＡＭ）で構成され、
第６図のアップダウンカウンタ等に対応する機能はマイ
クロコンピュータのプログラムによって達成されている
。

第８図において、ＣＤＵ（中央処理装置）　（３４）の
演算ユニット及びレジスタでもって第６図のアップダウ
ンカウンタ（２ηに相当するカウンタが構成される。こ
のカウンタの出力データは、データノ（ス（３５１、ラ
ッチ回路（鵬、全加算器（３η、ラッチ回路（３８）を
通り、更にバッファー（３９ａ）　〜（ろ９ｄ）及びＤ
／Ａ変換’３（４０ａ）〜（４０（１）のうちの選択さ
れた１つを経て対応するＲ・管（３）またはＢ管（４）
のビーム偏向装置（２２）または＋２３）　（第５図）
（こレジストレーション調整用号として与えられる。第
６図のコンパレータ（２６）から得られる画１象位置ず
れ方向を示す検出信号ＣＯＭは入出力回路ｔＴ１０ポー
１−　）　（４１）を介してＣＰ　Ｕ　（３４）に与え
られ、この検出信号の高レベル及び低レベル（こ応じて
ＣＰ　Ｕ　（３４）内のカラ／りの計数値か増減される
。このカウンタのクロックパルスはテレビカメラ内で用
いられる垂直同期信号Ｖ　１）であってよく、このクロ
ックパルスＶＤは第８図のクロック発生器（４７）から
ＣＰ　Ｕ　（３４）に送られる。

そして、既述のようにカウンタの計数値の増減によって
ビーム偏向電流が変更され、更に変更後の画像位置すれ
方向が第５図の検出系によって検出される。これを繰り
返すことによって、画像の位置すれ量が次第に減少され
、所定の収束状態でカウンタからレジストレーションの
合致点に対応する補正データか得られる。この補正デー
タはランタムアクセスメモリーＭろの対応するアドレス
に記憶される。

メモＩＪ　−Ｍろは第２図に示す領域（７ｘ８）を有し
、第１図の画面分割領域の個々について求められたレジ
ストレーション調整用の補正データか対応するアドレス
に書込まれる。メモＩＪ−Ｍ　３の第２図に対応する制
御アドレスはアドレスカウンタ（４６）からバッファー
（４■（４４）及びアドレスバス（４５）　を通って供
給される。また第１図の分割領域を夫々を指定するゲー
トパルスＧＥはグー１ヘパルス発生器（４つで作られ、
第５図の端子（ｔｇ＋からアント゛ゲー１−　＋１８）
に送られる。

１チャンネル分（Ｒ前着しくはＢ管の■ずれまたはＨす
れ）のデータ検出が終了すると、メモリーＭろの内容は
データバス０９を通って次々にＣＰＵ（３４）に送られ
、■列方向のデータとデータとの間を補間する補間計算
が行われる。補間計算に必要な基本プログラムはリード
オンリーメモリ（ＲＯＭ）Ｍ４に書込まれている。また
メモＩＪ−Ｍｌの一部Ｍ６′が計算用レジスタとして用
いられる。補間結果はデータバスＣ３５）、バッファー
（４９）を通って第４図のメモリー領域を有するランタ
ムアクセスメモリーＮ４２に書込まれる。

次にメモｌ）　−Ｍ　２に記憶された全画面に対応する
１チャンネル分の補正データは、撮１象管のビーム走査
ζこ同期して読出され、全加算器（：３η、ラッチ回路
（３８）を通り、更にバッファー（ろ９ａ）　〜（３９
ｄ）、Ｄ／Ａ変換器（４０ａ）〜（４［］ｄ）の夫々の
選択された一つを経て対応する撮像管の偏向装置に与え
られる。この結果、メモリーＭ２の内容に基いてレジス
トレーションが調整された画像出力が得られ、この画像
出力に基いて２回目の１／ジストレージヨン調整が行わ
れる。なおメモＩＪ　−Ｍ　２の読出しアドレスはＣＰ
　Ｕ　（３４）からア１−レスライン（伺、バッファー
（４４）を経て供給される。またメモリーＭ２の書込み
、読出しの制御は制御回路（４８）の出力に基いて行わ
れる。

２回目のレジス１−レーション調整に要する２次補正デ
ータは、１回目と同様にＣＰ　Ｕ　（３４）内に設けら
れたアップダウンカウンタからデータバス（３ツ、ラッ
チ回路（３Ｇ）を経て全加算器Ｃ３７）に送られ、ここ
でメモＩＪ　、−Ｍ　２からの前回の補正データと加え
合わされてから、既述のようにＤ　／　Ａ変換されて、
対応する撮像管の偏向装置ζこ与えられる。−に記アッ
プタウンカウンタの計数増減によって検出された２次補
正データはメモリーＭ３の対応するアドレスに記憶され
る。この２次補正データは１回目の調整分に対する微調
整分である。

第１図の画面分割領域の夫々についての２回目のレジス
］・レーション調整が終了すると、メモリーＭ３の内容
とメモリーＭ２の内容とがＣＰ　Ｕ　（３４）において
加え合わされ、メモ＋）　−Ｍ　３に更ひ収容される。

次にメモＩＪ−Ｍ３内の補正データの７列方向について
の補間がＣＰ　Ｕ　（３４）において行われ、補間デー
タがメモＩＪ−Ｍ２に書込捷れる。

μ上のようなレジストレーション調整がＲ管（３）及び
Ｒ管（４）の夫々の■すれに関しては」−述の如く２回
、また１１すれに関しては４回行われる。このような前
回のレジストレーション調整結果に基く再調整の繰返し
により極めて正確な補正データが得られる。特に、第１
図の画面分割領域では、各領域を画面の中心と見なして
領域ごとにＩ）　Ｃの偏向バイアスを与＋てスタティッ
クに補正データを検出しているが、検出さイｔた１次補
正データをビーム走査に同期させて読出して各撮１象管
の偏向装置に与えると、偏向装置の周波数特性（クイナ
ミンク特性）に影響されて、ビームが補正値通りに制御
されない。従って１回のレジストレーション調整のみで
は追込め得ない調整誤差が生ずる。しかし上述の如くレ
ジストレーションの再調整を行うことにより調整誤差が
検知できる範囲内でこれを零に近ずけることかできる。

また、１回目のレジストレーション調整で得た補正デー
タをビーム走査に同期して読出して補正信号として偏向
装置に与える場合、この補正信号は少なくとも水平走査
周波への４倍の周波数を有する高周波信号であって、こ
の高周波信号は撮像管の偏向系のインタフタンス分によ
る周波数特性によって歪を生ずる。しかしレジストレー
ション調整際の補正データの検出では、各画面分割領域
ごとに、ＣＰ　Ｕ　（３４ｊ内のアップダウンカウンタ
の計数増減に応じて定まる直流信号を補正信号として各
偏向装置に与えているので、この補正信号は偏向系の周
波数特性の影響を全く受けない。従って極めて正確な補
正データが得られる。

なお２回目以降のレジストレーション調整では、第８図
の全加算器（３７１においてメモＩＪ−Ｍ２の出力の１
次補正データとＣＰ　Ｕ　（３４）で作られる直流の２
次補正データとが加算されるので、加算結果がオーバー
フローすることもある。このため全加算器（３７）のギ
ャリー出力をオーバーフロー検出回路（５ｏ）で検出し
、オーバーフローが生じたときに検出回路６０）からラ
ッチ回路（５１）を介して所定のバイアスデータをデー
タバスに送り込んで、オーバーフロー状態がリセットさ
れるようにしている。

上述のように検出及び補間されてメモＩＪ−Ｍ２に記１
意された補正データは、全加算器（３７）、ラッチ（３
８）及びバッファー（ろ９ａ）　〜（３９ｄ）の選択さ
れた１つを通って対応するメモＩＪ−Ｍ１〜へ４１”の
１つに転送される。このメモリーＭ１〜Ｍ１”はメモＩ
Ｊ　−Ｍ　２と同じ領域（第４図）を有し、ＭｌがＲ管
（３）ノＶチャンネル、Ｍ１′がＲ管のＨチャンネル、
Ｍｌ“がＲ管（４）のＶチャンネル、Ｍ１／″がＲ管の
Ｈチャンネルに夫々割当てられている。なおバッファ（
３９ａ）　〜（３９ｄ）はＢ、／Ｓ（バッファーセレク
ト）デコータ（５艶からゲート（５３）を通じて与えら
れる制御信号によって各チャンネル（Ｒ・／Ｖ、　Ｒ・
／Ｈ，Ｂ／Ｖ、Ｂ／１−１）に応じて選択される。また
メモリーＭ１〜ＭＩＭはＣ，／Ｓ（チップセレクｉ　）
テコ−タロ４）からゲー１−　（５５）　を通じて与え
られる制御信号によって各チャンネルに対応して選択さ
れる。これらのデコーダ（５２）　ｆｆ１４）はＣ’Ｐ
　Ｕ　（３４）から入出力回路（４１）を通じて供給さ
れる制御信号（こ基いて動作する。

メモＩＪ　−Ｍ　１〜Ｍ１′ｌ′の内容はアドレス発生
器（５６）からアドレスバス（５７）を通って与えられ
るアト゛レス信号に応じてビームの偏向動作に同期して
読出され、対応するＤ／Ａ変換器（４０ａ）　〜（４０
ｄ）を通じて各撮像管（３）　（４）の偏向装置ｆ２２
）　（２３）に与えられる。この結果、Ｇ管（２）を基
準にしてＲ１管（３）及びＲ管（４）の夫々のＶ方向及
び’ＴＩ方向のレジストレーション調整が行われ、色す
れのない映像出力かテレビカメラから得られる。なお各
メモＩＪ−Ｍ１〜Ｍ１の書込みと読出しの制御は、書込
み／読出しく　Ｒ／Ｗ）の制御信号発生器６７）からゲ
ート６８１を通じて供給される制御信号に応じて行われ
る。制御信号発生器５７）は制御回路（４８）及びクロ
ック発生器（５９）の出力に基いて書込み／読出しの制
御信号を形成する。

次に第９図は上述のレジストレーション調整ノ動作をま
とめたフローチャー１・である。ますカメラの調整始動
釦の操作によって調整動作が開始され、処理（ｉｏｏ）
でメモＩＪ　−Ｍ　２にプリセラ１〜データが書込まれ
、処理（１０１）でＭ２のプリセラ１−データがメモリ
ーＭ１〜Ｍ　ＩＭの夫々に転送される。

このプリセットデータは例えば８０　Ｈ（１６進表示）
であってよく、この場合、Ｄ／Ａ変換器（４０ａ）〜（
４０ｄ　）の出力は零で、各撮像管のビーム偏向電流の
補正量が零になっている。

次に判断（１０２）でスタート信号の有無の検出か行わ
れる。このスタート信号は、例えばＧ管を基準にしてＢ
管及びＧ管の画面の中心位置を一致させる自動センタリ
ング回路の動作後了によって発生される信号であってよ
い。この自動センタリング回路は第５図及び第６図に示
された回路構成と１司しものであってよく、レジストレ
ーションの自動調整に先立って予め容管の画像中心を合
わせてレジストレーションの補正量を極力小さくする目
的で設けられる。なお中心合わせを手動で行う場合には
、その手動調整操作が終了した時点でスタート釦を操作
してスタート信号を発生させるように構成する。

次に処理（１０３）で４チヤンネル（Ｂ管、Ｂｙの■す
れ、ｌ−（ずれの調整のうちの１チヤンネルの指定か行
われ、更に処理（１０４）でメモＩＪ−Ｍ２にプリセッ
トデータの書込みが行われる。このプリセットデータの
書込みは、メモＩＪ−Ｍ２の内容を各チャンネルのレジ
ストレーション調整の開始前にリセットするために行わ
れ、そのプリセットデータは無調整竜に相当するデータ
８０Ｈ（１６進）である。このプリセットによって前回
のレジストレーション調整の過程でメモリーへ４２に記
録されたデータは消去される。次に処理（１０５）でレ
ジストレーションの調整回数（１次調整、２次調整・・
・・）を計数するカウンタ（Ｉ％ＥＧＩルーブヵウンク
）がプリセットされる。

次に処理（１０３）において指定されたチャンネルがＦ
■かＶかの判別が判断（１０６）で行われ、Ｈであれば
、第８図のメモＩＪ　−Ｍ　３へのすれ補正データの取
込みのためのデータ■１０サブルーチン（１０７）が行
われ、更にメモＩＪ　　Ｍろに取込捷れたデータに対し
てＶ列方向の補間処理がサブルーチン（１０８）で行わ
れる。補間処理が終了すると、Ｒ，ＥＧＩループカウン
タの計数値が４か否かの判別が判断（１０９）で行われ
、４に達していなければ、補正データ取込みのザブルー
チン（１０７）に戻る。このループは４回繰返され、１
次〜４次までのレジストレーション調整が行われる。４
回の調整が終了すると、処理（１１０）でメモＩＪ−Ｍ
　２のデータが対応するメモリーＭ１〜Ｍ１″（Ｊ　Ｂ
、Ｖ、■（の１つ）に転送される。

上記の判断（１０６）で■方向のレジストレーション調
整に分岐された場合には、Ｈ方向と同様なデータ取込み
及び補間サブルーチン（１０７）（コ０８）が行われ、
判断（１１１）でＲＥＧＩループが２回行われたか否か
の判別が行われる。■方向のすれ補正については、本来
画面の垂直方向の画素単位が水平走査線であるから、２
回のレジス］・レーション調整でほぼ満足し得る調整結
果を得ることかできる。

処理（１１０）においてメモｌ）−Ｍ２の内容が対応す
るメモＩＪ　−Ｍ　１〜Ｍ　１”？Ｃ転送されると、判
断（１１２）で４チヤンネルの全ての調整が終了したか
否かの判別が行われ、Ｎｏ（ノー）であれば処理（１０
４）に戻って残りのチャンネルの調整が開始される。全
部のチャンネルの調整が完了すると、第８図の回路によ
るレジスＩ・レーション調整動＜ｉ−ｘては終了する。

次に第１０図は第９図中の補正データ取込みのためのデ
ータＩ１０サブルーチン（１０７）の詳細ヲ示すフロー
チャートである。また第１１図はすれ補正データ検出の
際のデータ収束状態を示す線図である。

データＩ１０サブルーチンに入ると、まず第１図の各分
割領域に対応するメモリー〜１ろの制御アドレスがセラ
１〜される（処理１２０）。セットされたメモｌ）　−
Ｍ　３の制御アｌ’　＋／スＳＡは処理（１２１）で第
８図の入出力回路（ＰＩＯ）（旬に出力され、この入出
力回路（４１）からゲー１へパルス発生器（４月こ送ら
れる。ゲートパルス発生器（４２）ではこの制御アドレ
スＳＡとアドレス発生器（５６）の出力のビームの走査
に同期したアドレスとに応じて、画面分割領域の位置を
代表するゲートパルスＧＥが形成さ４１１、これゲート
パルスに基いて第５図の検出系で各分割領域ごとにＶず
れ、Ｈずれの補正データか検出される。

次に第１０図の判断（１２２）でＲＥＧＩループカウン
タの計数値が判別され、１回目のレジスｉ・レーション
調整であれば、ＣＰＵ（３４）内の計測用アップダウン
カウンタの１回の計数増減についての可変範囲（ステッ
プ巾）を８　［）　Ｉ−Ｉ　（１６進）にするために、
ＣＰ　Ｕ　（３４）内のレジスタｒ３にデータ８０Ｈを
ロードする（処理１２３）。そしてアップダウンカウン
タの初期値を８０Ｈにプリセットするようにアップダウ
ンカウンタの出力値が８０　Ｈｌこなって調整対象の撮
像管のビーム偏向に対する補正量は零である。またカウ
ンタの１回の計数増減のステップ巾ｇが８０１−１とな
っている。カウンタの内容は、処理（１２５）で第８図
のＣＰ　Ｕ　（３４）からデータバス（３つを通ってラ
ッチ（３６）に転送される。

ラッチ（３Ｇ）の出力はＩ）　／　Ａ変換されてビーム
偏向系に補正電流として加えられる。

次の処理ではカウンタの変化１］を記憶しているレジス
タｒ３のデータが局に半減される（処理１２６）。

そして判断（１２７）で、ＣＰＵ（３４）に送られて来
る垂直同期信号Ｖ　Ｉ）の有無の検出が行われ、検出が
あれば第６図のコンパレータ（２６）の出力ＣＯＭが示
すアップダウン情報（すれ補正方向の指示データ）Ｕ／
Ｄが、第８図の入山力回路（４１）からＣＰＵＣ３４）
に取込まれる（処理１２８）。このアップダウン情報は
判断（１２９）で判別され、アップであれば処理（１３
０）でアップダウンカウンタがｒ３（−８０Ｈ／２）だ
け計数増加する。捷たアップタウン情報がダウンであれ
ば、処理（１３１）でカウンタの計数値がｒ３だけ減少
する。

次にカウンタのステップ巾ｒ３が１ビットに達シたか否
かの判別が判断（１３２）で行われる。判断（１３２）
がＮＯであれば、処理（１２５）に戻ってカウンタの内
容がラッチ（３６）に転送される。この結果、例えば第
１１図に示すようにビーム偏向系にカウンタ増加分に対
応する補正量（＋ｒ３／２）が与えられる。以後上述と
同様に１回の補正ごとにステップ巾ｒ３が％に半減され
、Ｕ／Ｄデータに応じてカウンタの計数値がｒ６だけ増
減される。そしてｒ６が１ビツトになるまでこのアップ
ダウンカウンタの増減ループの繰返しが行われ、カウン
タ出力の補正データは第１１図に示すよう（こＶＤごと
に十ｒ　３　／　２、　十ｒ　３　／　４、−ｒ”＞／
８　、−ｒろ／１６　・・す・と目標値Ｓに収束して行
く。

ｒ３＝１１こ達すると、カウンタのステップ巾ヲ１ビッ
トにした状態で、上述と同様にＶＤ検出（判断１２７’
）、Ｕ　／　Ｄデータ取込み（処理１２９’）、アップ
タウン判別（判断１２９’）、カウンタをｒ６だけアッ
プ捷たはダウン（処理１３０’、１３１）及びカウンタ
内容のラッチへの転送（処理１２５’）のデータ処理が
行われる。そしてこの１ビットの増減が第１１図のよう
に４回繰返されたとき、判断（１３３）でこれを検出し
、補正データが目標値にほぼ収束したと見なして、処理
（１３４）でカウンタの内容をメモＩＪ−Ｍ３の対応す
る制御アドレスに記憶させる。これによって第１図の分
割領域の１つζこ対する第１回目のレジストレーション
調整が終了し、次（こ処理（１３５）でメモリーＭ３の
制御アドレスが１つ増加され、次の分割領域のレジスト
レーション調整に入る。そして判断（１３６）で全アト
ンスについての調整終了が検出されるまで、第１０図の
■→■の処理ループが繰返し行われる。

第１図の４９個の分割領域の全部（４９個）に対しての
第１回目のレジストレーション調整が終了して、調整に
要した補正データがメモＩＪ　　Ｍろの全アドレスに書
込まれると、次に第１図の水平ブランキング区間Ｈ−Ｂ
ＬＫに対応するＭ３のアドレスに、その前後の平均値デ
ータが書込まれる（処理１６７）。これによって第１回
目のデータ１１０す７”／Ｌ／−チン（１０７）が完了
し、第９図のメインプログラムに戻る。メインプログラ
ムでは既述のよう（こデータ補間のサブルーチン（１０
８）が行われて、この補間データがメモ！Ｊ−Ｍ２に入
れられ、このメモリーＭ２の読出しデータに基いてビー
ム偏向系が制御されてレジストレーション調整が行われ
る。

第１回目のレジストレーション調整が終了すると、ＲＥ
ＧＩループカウンタが１つ増加され、第９図のメインプ
ログラムに示すようにデータ■βザブルーチン（１０７
）に復帰し、２回目のレジスト１／−’／ジョン整に入
ル。２回目のレジストレーション調整では、第１０図の
判断（１２２）から処理（１６８）に分岐され、メモＩ
）　　Ｍろの対応する制御アドレスから１回目の補正デ
ータがＣＰ　Ｕ　（３４）に読出され、次の判断（１３
９）で無調整データ（８０Ｈ）を零としたときのこの補
正データの正負（無調整データに対する大小）が判別さ
れ、正であれば処理（１４０）で補正データから８０Ｈ
が減算され、そプ巾ｒ３’としてレジスタｒ６に書込腫
れる。また負であれば、逆に、処理（１４１）で８０　
ｔＩがら補正データが減算され、減算結果がｒろに書込
まれる。

以後第１回目と同じデータ処理が行われ、第１１図に示
すようにデータ８ＤＴＩからスタートシてｒ５’／２、
ｒ３’／４、ｒ　３’／　８・・・・・・・・・・・の
ステップ巾でアップダウンカウンタの計数増減が行われ
る。

１回目の調整でレジスＩ・レーンヨン誤差の大部分は補
正されているので、カウンタの目標計数値Ｓはｌトさく
なっているから、カウンタのステップ巾も小さくてよい
。

カウンタの計数増減によって２回目のレジストレーショ
ン調整が行わｉ′１．、メモＩＪ　Ｍ　３の全領域に２
次補正データが書込まれると、第９図のメインプログラ
ムに戻り、再び７列方向の補間計算が行われる。

第１２図は補間サブルーチンのフローチャー１〜を示し
、第６図は補間計算法を説明するためのＶ方向データ列
の線図である。

第１２図で、まず第２図のメモ＋７−　Ｍ　３領域のア
ドレスＮ（０〜５５）をセラ１−する（処理１５０）。

次に第４図のメモリーＭ２のアドレスｒ３．１“４ヲ１
マと対応させてセットする（処理１５１）。なお７′モ
リ−Ｍろはアドレス領域がＯ〜５５の１次元メモリーで
あるが、メモＩＪ　−Ｍ　２は第４図に示ｔように７列
方向及びＩ−１列方向の２次元メモリーに拡張されてい
る。次に処理（１５２）でメモＩＪ　−Ｍ　２のメモＩ
Ｊ−Ｍ３に対応する番地のデータが読出されてＭ３に加
えられる。なお１回目のレジストレーション調整ではＭ
２にはデータ８０　Ｈが人っている。また２回目のレジ
ストレーション調整ではＭ２には前回の調整で必要とし
た１次補正データの補間データが人っている。このとき
Ｍ６には１回目の１次補正データに対する修正分の２次
補正データが入っている。従って処理（１５２）によっ
てメモＩＪ−Ｍろ内に補正データの絶対量が書込まれる
。

次に処理（１５３）でメモｌｊ　−Ｍ　３のＮ番地のデ
ータがＣＰＵのレジスタｒ１に読出され、更にＭろのＮ
＋８番地のデータがＣＰＵのレジスタｒ２に続出される
。このＮ番地及びＮ　＋８番地のデータは第２図に示す
ように画面分割領域の７列方向に隣接するデータである
。次にｒｌ及びｒ２のデータの間を６６等分して第６図
のような補間データ１１．１２・・・・・・・・・・・
・を線形近似で計算する（処理１５５）。

計算結果はメモＩＪ　　Ｍろ内に設けられたに番地（Ｏ
〜ろ５）の低領域Ｍ６′に一時的に記憶される。

補間計算式は、 （３６−に−）　ｒｌ　＋Ｋｒ２＋１８６ で、Ｋの値をＯ〜６５まで変化させ、計算結果をＭ　３
’の対応番地に書込む。なおこの計算式の１８は四捨五
入のために付加されている。この結果、第１６図に示す
ように、例えば７列方向に隣接する一組のデータＤＩ　
６、Ｄ２４間の５５本の走査線に対応するデータが計算
によって得られる。

次に判断（１５６）において、Ｍ３のアドレスデータＮ
（０〜５５）について画面分割領域の上端（Ｏ〜７）、
中間（８〜４７）、下端（４８〜５５）の分類が行われ
る。上端及び下端の場合にはＡ及びＢに分岐され後述の
延長補間が行われる。中間の場合にはＣｉこ分岐され、
処理（１５７）で、補間計算されたメモｌ）　−Ｍ　３
’のに番地（０〜３５）の内容がメモＩＪ−Ｍ２のｒ３
、ｒ４４番地転送される。そしてメモリーＭ６のアドレ
スＮを１つ増加させ（処理１５８　）、また増加された
Ｎｌこ対応するＭ２のアドレスｒ３、ｒ４が計算される
（処理１５９）。

そ１．て次の補間計算を行うために、判断（１６０）の
分岐を経て処理（１５２）に戻る。メモＩＪ　−Ｍ３の
アドレスＮが５５まで進んで、画面のほぼ全面について
の補間が終了すると、判断（１６０）でこれが判別され
て第９図のメインフローに復帰する。

第１４図は第１２図の判断（１５６）の分岐Ａで行われ
る画面上端部の延長補間を示すフローチャートで、第１
５図は延長補間法を示す線図である。

第１４図で、まず処理（１６１）においてメモ＋）　−
Ｍろ内に設けられた計算用メモＩＪ　−Ｍ　３’のＩぐ
番地（Ｏ〜１７）のアト゛レスがセットされ、更に処理
（１６２）でメモリーＭ　３’の５番地（６６〜５６）
のアドレスがセットされる。Ｍ　３’のに番地（０〜１
７）（３つ 一〇）から画面内側方同番こ計算された補間データが既
に書込まれている。捷たＭろ′の、１番地は延長補間さ
れたデータの収容場所である。

次に処理（１６５）でメモリーＭ　５’の０番地（Ｋ−
〇）かＣＰＵのレジスタｒ１にロードされる。この０番
地のデータは第２図の上端部０，１．２　　・・・・・
のデータに該当する。更に処理（１６４）でＭろ′のに
番地をＣＰＵのレジスタｒ２にロートする。直線近似に
よって延長補間を行う場合、第１５図に示すよう番こ上
端部のデータｒ１に関して、補間データｒ２と延長補間
によって得られるデータ「２′とは点対称の位置にある
。従って、 ｒ２−ｒ　１　＝ｒ　１−ｒ２’ であるから、 ｒ２’＝　ｒ　１　ｘ２−ｒ２ の計算式で延長補間データを得ることができる。

処理（１６５）では、上式の計算結果を再びレジスタ　
　　　ｒ２１こ書込んでいる。計算結果は、判断（１６
６）においてオーバフローの有無がチェックされ、オー
０６） バーフローが無ければ、処理（１６Ｂ　）でメモＩＪ　
−Ｍ６′の５番地に転送される。なおｒ２のデータがＭ
３′の１番地であれば、Ｍ６′の５番地は５２番地に相
当する。もし計算値がオーバーフローすると、処理（１
６７）でレジスタｒ２の内容をＦＦＨ（オール１）また
は００１４（オール０）にリセットする。

１つの延長補間計算が終了すると、５番地を１つ減少さ
せ（処理］６９　）、またに番地を１つ増加させる（処
理１７０）。そしてＪが６２に達する壕で１８回計算を
繰返し、判断（１７１）でＪの全てが終了したことが検
知されると、延長補間によって得られたメモＩＪ　−Ｍ
　３’の５番地（６６〜５ろ）のデータが、対応するメ
モＩＪ　−Ｍ　２の１番地に転送される（処理１７２）
。上端のデータの１つに対して上述の延長補間処理が終
了すると、第１２図のＣ点に戻される。

次に第１６図は第１２図の判断（１５６）の分岐Ｂで行
われる画面分割領域の下端部の延長補間のフローチャー
トである。このフローチャー１・は第１４図に示すもの
とほぼ同一であって、第１２図の処理（１５５）で画面
下端のデータから画面の上方向に補間して得られたメモ
ＩＪ　　Ｍろ′のに番地（１８〜５６）のデータを基に
して、下端のデータより下側の延長補間データを計算す
る点が第１４図と異なっている。

上述のようにして第４図のメモリー領域（２５６ｘ８）
の全てについて補間データが計算され、計算結果は第９
図で説明したようにメＥＩＪ−Ｍ２から対応するメモリ
ーＭ１〜Ｍ１”に転送される。

なおＮＴＳＣ方式では１フイ一ルド画面の走査線本数は
２６２．５本であり、第１図のように画面分割を７等分
して１区画ζこ６６ラインを割当てると画面中間部では
６×３６個の補間データが作成され、また画面の上端部
及び下端部で夫々１８個ずつ延長補間データが作成され
る。従ってメモＩＪ　−Ｍ　２及びＭ１〜Ｍ１”の■方
向のアドレスは、垂直ブランキング区間Ｖ−ＢＬＫのデ
ータに必要な１つのアドレスを加えて３６ｘ７＋１　＝
２５５個必要である。即ち、２にバイトのメモリーで１
チャンネル分のデータを格納することができる。このメ
モリ−のＶ方向アト゛レスと走査１腺との対応について
は、３６×７本の走査線に対してろ６×７アトレスが割
当てられ、また残りの１つのアドレスか垂直ブランキン
グ区間として１１本の走査線に割当てられている。つま
り、ろ６ｘ７＋１１　＝２６５本の走査線の夫々に対し
てメモリーのアト゛レスが割当てられる。

ブランキング区画の１１ラインに対するメモリーの■方
向の１つのアドレスには、画面上端部の延長補間によっ
て得られたデータの最」二端のデータと、画面下端部の
延長補間によって得られたデータの最下端のデータとの
平均値が書込まれる。

この平均値データは上記１１ライン間に重複して読出さ
れる。なおメモリーＭ１〜Ｍ１″′　及びＭ２のアドレ
ス中のブランキング区間（１１ライン）を実際の映像信
号のブランキング区間よりも短くしているのは、撮像管
内では映像のブランキング期間の領域まで広範囲にわた
って走査が行われているので、ブランキング期間内でも
レジストレーション調整を行うことによって、画面の周
辺部まで補正の精度を高めることができるからである。

なお第４図のメモリー領域の実線Ｕで囲った部分がＮＴ
ＳＣ方式の場合の有効画面を示している。

本発明の実施例イ２　Ｐ　Ａ、　Ｌテレビジョンシステ
ムに適用する場合には、レジメ１−レーション調整に必
要な補正データの抽出は−Ｌ述と同じように０行われる
が、メモＩＪ−Ｍ１〜Ｍ１″及びＭ２の■方向アドレス
と画面を形成する走査線との対応を変更して、ＮＴＳＣ
方式とＰ　Ａ　Ｌ方式とのハードウェア及びラフ１−ウ
ェアの共通化を図っている。すなわち、ＰＡＬシステム
では、１フィール１−内の走査線数は３１２．５本であ
るから、画面分割を７分割均等とし、１区画ζこ４２ラ
インを割当て、垂直ブランキング期間を１５ラインとす
ると、必要な■方向アＩ・レスは、４２　ｘ　７−１−
１　＋　４二２９９であり、走査線数は４２　ｘ　７　
＋１５−６０９となる。

従って１フイールドの走査線３１２．５に対する不足分
は４ラインであって、この４ラインについては、補間計
算の際に画面最下部の区画について下方向に延長補間す
ることによって補間データを作り出すことができる。し
かしＮＴＳＣ方式の場合と同じように、１ラインについ
て１アドレスヲ割当てると、上記のように２９９アドレ
ス必要であり、２にバイトで１チャンネル分のデータを
格納することができない。メモリーの容量を増加させる
ことはコス１−及び消費電力の面で好ましくない。

このため本実施例では、ＰＡ、Ｌ方式のときに４２ライ
ンに対して３６アドレスを割当てるようにし、ア１ぐレ
スの歩進を６ステツプに１回止めて、メモリーから読出
される補正データの数とライン数とをほぼ一致させてい
る。この処理によって第４図の点線■に示すようにＰ　
Ａ　Ｌ方式の有効画面領域は、メモリー空間旧でＮＴＳ
Ｃ方式の有効画面領域（実線■）とほぼ同じになる。

第１７図はメモｌ）−Ｍ１〜Ｍ１”に記憶された補正デ
ータを撮像管のビーム走査に同期して読出すためのアド
レスを作るアドレス発生器６６）の回路図で、第１８図
及び第１９図はその動作を説明するためのタイムチャー
トである。

第１８図のＡは水平ブランキング区間Ｈ−ＢＬＫを示し
ている。またＢはこのテレビカメラ内で使用されている
水平同期信号ＨＤを示している。この水平同期信号は第
１７図のＨ位相調整回路（６２）に与えられ、第１８図
Ｃの如くに位相調整されてからＰ　Ｌ　Ｌ回路（６３）
に供給される。なおこのアドレス発生ｉ　（５６）で作
られるアドレスに基いてゲートパルス発生回路（４２１
においてゲート信号ＧＢが形成されるので、このゲート
信号が有効画面内で左右対称となるように、水平同期信
号ＨＤの位相を調整する目的でＨ位相調整回路（６渇が
設けられている。

ＰＬＬ回路回路用力からは第１８図Ｆ　（（二示す１６
逓倍さｎたクロックパルス１６ＦＨが得られる。

このクロックパルスは４ビツトのＨカウンタ（財）のり
ｌ−１ツク人力ＣＫに供給され、このカウンタのヤヤリ
ー出力ＦＨ（水平周波数、第１８図Ｅ）がインバータ（
６５）で第１８図りの如＜　Ｐ　Ｌ　Ｌ回路（６３）に
位相比較信号として帰還される。カウンタ（財）の最下
位ビットからは第１８図Ｇに示すクロックパルス８Ｆｌ
−Ｉが得られる。このクロックパルスはＨｆれ補正デー
タをメモリーから読出すときのアＩ・レス作成のための
クロックとして用いらｖｌ、る。またカウンタ（６４）
の−上位６ビツトは■すれ補正データメモリーのＦ（−
軸の読出しアドレスＶ　Ｍ　Ａ　Ｏ−Ｖ　Ｍ　Ａ２とな
る。このアドレスは第１９図１ζに示すように水平周期
内でＯ〜７１で歩進する。

次に第１９図Ｂはこのテレビカメラ内で使用されている
垂直同期信号ＶＤを示し、Ａは垂直ブランキング区間Ｖ
−ＢＬＫを示している。また第１９図Ｃは水平同期信号
ＨＤを示している。なお■位相調整回路（６６）は１１
位相調整回路と同じ目的で設けられている。この■位相
調整回路（６６）からは第１９図１）に示す■タイミン
グ信号ＶＤＩが得られ、このタイミング信号は読出しア
ドレスのＶブランキング区間を設定するための■ブラン
キング（Ｖ−Ｂ　Ｌ　Ｋ　）カウンタ（６７）にプリセ
ット信号として供給される。また■位相調整回路（６６
）で作られたＶタイミング信号Ｖ　１）　２　（第１９
図Ｅ）が■ブランキング信号を作成するためのフリップ
ノロツブ（６８）にセット信号として与えられる。この
フリップフロップ（６８）は後述のＶカウンタ（６９ａ
）（６９ｂ）を制御するために設けられている。

Ｖ　−Ｂ　Ｌ　Ｋカウンタ（６７）は第１９図１・゛に
示すようにＶタイミング信号Ｖ　Ｉ）　１によって計数
値４にプリセットさｌ″１．る。このプリセット値はと
のカウンタに与えられるプリセットデータＰ　Ｓ及びＮ
ＴＳＣ／ＰＡＬの切換スイッチ（７０）から得られる高
レベル信号によって定丑る。Ｖ　−Ｂ　Ｌ　Ｋカウンタ
（６７）の計数Ｉ直ｌま、Ｈカウンタ（６４）からバッ
ファー（７１）を介して与えら口、るクロックパルスＩ
”　Ｈ（水平周波数）ごとに増加し、計数値１５で第１
９図Ｇ（こ示すキャリ、＜ルス１５ＣＡを発生する。な
おりロックパルスＦ　Ｈはカウンタ（面のイネーブル人
力に与えられ、］６逓倍のクロックパルス１６ＦＩＩが
バッフ７−（７２）を介してクロック入力に与えられて
いる。

カウンタ（６７）のキャリーパルス１５ＣＡは上記フリ
ップフロップ（６８）にクリアパルスとして与えられル
ノで、フリップフロップ（６８）のＱ出力から第１９図
１−１に示すような１１　Ｉ−ｒの巾を有するブランキ
ングパルスＢＬＫがクロックＩｉ”　Ｈに同期して得ら
れる。このブランキングパルスはＶカウンタ（６９ａ）
（６９＋））の夫々にクリア信号として与えられるので
、■カウンタは、第１９図１ζこ示すように、ブランキ
ングパルスＢ　Ｌ　Ｋ　（第１９図Ｈ）カフ１％レベル
（こ復帰した後Ｈ周期でカウント増加する。なおＶカウ
ンタ（６９ａ）（６９ｂ）は夫々４ビツトで、私に直列
（９こ接続されている。そしてそのクロックパルスは１
６　Ｆ　Ｈであるが、カウンタ（６９ａ）の・１ネーブ
ル計数出力は、Ｖｆれ補正データを読出すための第４図
のメモリー領域のＶ軸のアドレスＶＭＡＩ〜ＶＭＡ１０
　（８ビツト）として用いられる。

上述のようζこしてＨカウンタ（財）及びＶカウンタ（
６９ａ）（６９ｂ）で形成されたＶアドレス■ＭＡＯ〜
ＶＭＡ、１０は第８図のメモリーＭ１及びＭ１″の夫夫
に与えられ、Ｒ管及びＢ　ｙの■すれ補正データが読出
される。捷たＶアドレスは１１個のＤフリップフロップ
からなるラッチ回路（７５ａ）（７５ｂ）に与えられ、
クロック８　Ｆ　Ｈ（第１８図Ｇ）の立上りタイミング
でＨアドレスとして送出される。第１８図１はＨアドレ
スの■］軸成分）−Ｉ　Ｍ　Ａ　Ｏ−ＨＭＡ２の歩進変
化を示している。

第１８図Ｈ及びＩｌこ示すようにＨずれ補正データの読
出しアドレスＨＭ　Ａ　Ｏ−ＨＭ　Ａ　１０は、■すれ
補正データの読出しアト゛レスＶＭＡＯ〜ＶＭＡ１０に
対して８　Ｆ　Ｈクロックの半周期分遅れ位相で作成さ
れている。すなわち補正データをメＥ　ＩＪ−から読出
してＤ／Ａ変換しローパスフィルタを介して偏向系（こ
与える際に、垂直偏向系と水平偏向系とでローパスフィ
ルタの遅れ分（時定数）が異なるため、半りロック分の
位相差でもってこの遅れ分の調整を行っている。

第１８図Ｊは補正データの検出の際に上述の読出しアド
レスＶＭＡ−４たはＨＭ＆と、第２図の画面分割領域（
０，１，２・・・・・・・・・・・・・）を代表するア
ドレスＳＡとに基いて第８図のゲートパルス発生器（４
渇で形成されるゲート信号ＧＥの一部（６及びＯ）を示
している。上述のように補正データに基いてレジストレ
ーション調整を行う場合には、Ｄ／Ａ変換の際のローパ
スフィルタの遅れ分を考慮しなければならない。従って
読出しア１ヘレスＶＭＡ及びＩｆ　Ｍ　Ａはデータ抽出
時のサンプリング用ゲー１〜信号ＧＥよりも進み位相で
作成されている。

次に本実施例のテレビカメラをＰ　Ａ、　Ｌシステｌ、
ζこおいて動作させる場合（こついて説明する。第１９
図ＪはＰ　Ａ　Ｌ信号の垂直ブランキング区間ヲ４＜シ
ている。既述のようにＰ　Ａ、　Ｌシステムに適用する
場合には、ブランキング区間内の１５Ｈの区間をメモリ
ー読出しの際のブランキング区間に割当てている。この
ため第１７図の切換スイッチ（７０）をＰＡ　Ｉ、接点
側に接続して低１ノベルのプリセット信号を形成し、Ｖ
−ＢＬＫカウンタ（６カのプリセットデータを変更する
。この結果、Ｖ−ＢＬＫカウンタ（６ηは■タイミング
信号ＶＤ１　（第１９図Ｄ）で第１９図Ｋに示すように
計数値０（こプリセットされ、その後水平周波数で１５
壕で計数する。

従ってフリップフロップ（６８）のＱ出力は、■タイミ
ング信号ＶＤ２からカウンタ（６７１のキャリー出力１
５ＣＡまでのｉ５Ｈの区間で低レベルとなり、この１５
　Ｔ−１の区間でＶカウンタ（６９ａ）（６９ｂ）がク
リアされてその計数動作か禁止される。そしてキャリー
出力１５ＣＡでフリップフロップ（６８）がリセットさ
れると、Ｖカウンタ（６９ａ）（６９ｂ）のクリアか解
除され、第１９図りに示すように１〜２５５捷での計数
が行われる。

一方、切換スイッチ（７０）の低レベル出力はインパー
ク（７６）を介して４ビットの６／７カウンタ（７７）
のイネーブル人力Ｅ’　Ｅに与えられ、これによってカ
ウンタ間が動作状態になる。このカウンタ（７７）は、
クロックパルス１６　Ｆ　Ｈをクロックとし、クロック
パルスＦ　Ｈをカウントイネーブル人力（Ｐ　’］’Ｄ
　）としているので、水平同波数で計数動作を行う。プ
リセットデータＰＳとしては９か与えられ、第１９図Ｍ
の如く、１５■■のブランキング区間終了後１０〜１５
まで計数し、計数１５でキャリー出力ＣＡが発生される
。このカウンタ（７７）のキャリー出力はインバータ（
７８１及び負論理オアゲー１−　（７９）を介してクリ
ア人力ＣＬＩ（、に帰還されるので、第１９図Ｎ４のよ
うにクリア後の水平同期パルスＩｉ”　Ｈに同期して再
び計数値９にプリセットされる。従ってカウンタ（７η
は７進カウンタとして動作する。

カウンタ（７７）のキャリー出力ＣＡは、インバータ（
７８）で反転されてから、Ｖカウンタ（６９ａ）のイネ
ーブル人力ＰＥに与えられるので、計数部１５のときこ
のＶカウンタ（６９ａ）の計数動作が中断さ１１′″１
．る。

またインバータ（７８１の出力はアントゲ−１〜（ト）
０）にも与えられ、このためゲート・８０）を通してＶ
カウンタ（６９ｂ）のイネーブル人力ＰＥに与えられて
いるクロックＦ’　Ｉ−Ｔが遮断されて、計数値１５の
ときＶカウンタ（６９＋））の計数動作が中断される。

この結果、第１９図Ｌ　ニ示すようｃｃ　Ｖカウンタ（
６９ａ）（６９ｂ）の計数出力の歩進は７　Ｈに１回休
止され、■ア１−レスＶＭへ−６〜ＶＭＡ１０は５．６
．６．７・・・・・１１．１２．１２．１３・・・・・
・・・・・・・・・・・のように６回歩進するごとに１
回だけ同一アドレスが重複して発生される。

従ってＰ　Ａ　Ｌシステムへの応用では、メモＩＪ−Ｍ
１〜Ｍｌ”　の内容は７ライン中の１ラインについて前
のラインと重複して読出される。この結果、メモリーＭ
１〜Ｍ１　のＶ軸の６２アドレス（こ対して４２本の走
査線が割り当てられることになり、第４図に示す如く、
ＮＴＳＣシステムと同じ容量メモリー（２５６ｘ８　）
でもってＰ　Ａ、　Ｌシステムの有効画面をカバーする
ことができる。

次に第２０図は本実施例のテレビカメラの垂直偏向系の
回路図で第２１図は水平偏向糸の回路図である。

第１７図のアト゛レス完生器（５６）で作成された■す
れ補正データ読出しのためのアドレスＶＭＡＯ〜ＶＭＡ
Ｉ　ＯはメモリーＭ１（１丸／Ｖ）、Ｍ１″（Ｂ／■）
に与えられ、またＩ（ずれ補正データ読出しのためのア
ドレスＨＭＡＯ−ＨＭＡ１０はメモリーＭ　１’　（Ｒ
／Ｈ）、Ｍ、　１”　　（Ｂ　／　Ｈ）に与えられ、補
正データがビーム走査に同期して読出される。

Ｍｌ及びＭ１″の出力はＤ／Ａ変換器（４０ａ）（４０
ｃ）及び図外のローパスフィルタを介して第２０図の端
子（８１ａ）（８１ｃ）に与えられる。またＭ１’、Ｍ
１″′の出力はＤ／Ａ変換器（４０Ｉ〕）（４０ｄ）及
び図外のローパスフィルタを介して第２１図の端子（８
１ｂ）（８１ｄ）に与えられる。

第２０図に示すように、■偏向系はＧ管（２）、１（。

管（３）及びＢ管（４）の■偏向コイル（８２Ｇ）　（
８２Ｒ）（８２Ｂ）を備えていて、夫々はＡ級または８
級アンプ（８３Ｇ）（８６Ｒ）　（８３Ｂ）によって駆
動される。各偏向コイルＯこは抵抗（８４Ｇ）（８４Ｒ
）（８４Ｂ）が直列に接続され、それらの端子電圧がア
ンプ（８３Ｇ）（８３Ｒ８８３Ｂ）に帰還されることに
より、アンプ入力端子をこれらの抵抗の抵抗値で割った
ような電流が各コイルに流される。基準のＧ管のコイル
（８２Ｇ）を駆動するアンプ（８３Ｇ）には、鋸歯状波
発生回路（８５）ζこおいて垂直同期信号Ｖ　Ｄに同期
して形成された垂直走査用鋸歯状波信号Ｖ−８ＡＷが与
えられる。またＢ管及びＢ管を駆動するアンプ（８６Ｒ
）（８３Ｂ）には上記鋸歯状波信号が加算回路（８６ａ
）（８６ｂ）を介して与えられる。

これらの加算回路（８６ａ）（８６ｂ）には端子（８１
ａ）（８１Ｃ）カラレジストレーション調整信号が与え
られ、これζこよってＢ管及びＢ管のＶ方向のレジスト
レーション調整が行われる。各垂直偏向コイル（８２Ｇ
）（８２Ｒ，）（８２Ｂ）は周波数特性を持っているの
で、水平周波数の数倍の成分を有するＶすれ補正のにソ
ストレーション調整信号の高域が劣化することかある。

しかし既述の如くレジストレーションの再調整を行うこ
とによって、この劣化分を補うことができる。

第２１図の水平偏向系では、水平同期信号ＨＤでもって
トランジスタ（８８）をスイッチング駆動することによ
って水平周期の鋸南状彼醒流を容管の水平偏向コイル（
８９Ｇ）（８９Ｒ）（８９Ｂ）に流している。なお１−
ランジスタ（８８）と並列接続されたコンデンサ（８７
）は積分用で、フライバックトランス（９０）を介して
並列接続されたタイオード（９］）はクンバ用である。

また各水平偏向コイル（８９Ｇ）（８９Ｒ，）（８９Ｂ
）への偏向電流の供給ラインにはコンデンサ（９２）を
介して補正トランス（９３）の２次巻線が直列に挿入さ
れている。この補正トランス（９３）の１次巻線には、
鋸歯状波発生回路（９４）において水平同期信号ｉ（Ｄ
に同期して形成された水平周期の鋸歯状波Ｈ−８ＡＷか
、ゲイン調整器Ｃ％）　、アンプ（９６）を介して供給
され、これによって水平偏向のリニアリティ補償が行わ
れる。

水平偏向コイル（８９Ｇ）（８９Ｒ，）（８９Ｂ）はそ
のインダクタンスを調整する部分（８９（］’）（８９
Ｒ’）（８９Ｔ３’）を有し、これらを調整することに
よって各撮像管の出力画像のサイズ及び中心位置の粗調
整イ七行つことができる。また各水平偏向コイルの夫々
と直列に可変抵抗（９７０８９７Ｒ０９７Ｂ）が挿入さ
れ、これらを調整することにより容管の出力の大体の中
心位置を合わせることができる。なおＢ管及びＢ管の可
変抵抗（９７Ｒ）（９７Ｂ）を可変インピーダンス回路
Ｏこして、既述の自動センタリング回路によって、Ｇ管
を基準としてＢ管及びＢ管の画像中心位置を合わせるよ
うにしてもよい。

Ｂ管（３）及びＧ管（４）の水平方向のレジス］・レー
ション調整は、主水平偏向コイル（８９Ｒ）　（８９Ｂ
　）の２次巻線の形で挿入された補助コイル（９８Ｒ）
（９８Ｂ）に補正電流を流すことによって行われる。こ
れらの補助コイル（９８Ｒ）（９８Ｂ）は、夫々メモリ
ーＭ１’及びＭｉ”から読出されたＲチャンネル及びＢ
チャンネルのＨずれ補正信号を人力とするアンプ（９９
Ｒ）（９９Ｂ）によって駆動される。このような補正コ
イルを設けることにより、主偏向コイル（８９Ｒ）（８
９Ｂ）の方をスイッチング方式で駆動することができ、
偏向電流を流すためにＡ級または８級アップを用いなく
てよいから、より低消費電力にすることができる。また
主偏向コイルに流す偏向電流に対して各撮像管のりニア
リテイ、画像サイズ及び中心位置についての粗調を予め
行うことができるから、補助コイル（９８Ｒ）（９８Ｂ
）　ｉこよるレジスＩ・レーション調整の補正分はより
小さくてよく、従って、駆動アンプ（９９Ｒ）（９９Ｂ
）の出力容量は小さくてよい。

なお水平走査区間では主偏向コイル（８９Ｒ）（８９Ｂ
）の両端がスイッチング駆動回路によって短絡されてい
るため、補助コイル（９８Ｒ）（９８Ｂ）に供給してい
るエネルギーは主偏向コイルを介して低インピーダンス
の駆動回路の側に漏れることになり、補正コイルの磁束
に影響が生ずる。特に補正コイルの磁束の高周波成分が
積分作用で減衰される。しかし既述のように２次、６次
、４次のレジストレ−ジョンの再調整を繰返すことによ
り、この減衰分を補った補正信号を作成することができ
、この問題を完全に解消することができる。なお垂直偏
向系においてもこのようなレジストレーション調整用の
補助コイルを設けてもよい。

なお上述の実施例で、各走査線に対する補正データの７
列方向の補間は直線近似（１次）で行ったが、２次、６
次の補間を採用することができる。

またＨ列方向の補間は行っていないが、メモリー領域を
拡大して■］力方向補間を行−ってもよい。また一般ζ
こレジストレーションのすれは画面の周辺部で犬である
から、第１図に示す画面分割を周辺部はど細かい不等分
割にして、調整精度の向−ヒを図ることができる。なお
画面の分割数については実施例（７ｘ７）の如く奇数分
割にするのが望ましい。奇数分割では、画面中央に分割
領域ができるので、既述の如く、この中火分割領域に関
して予め主偏向コイルに直流バイアスを流してセンタリ
ング調整を行ってからレジストレーション調整済む を行えば、補助コイル（こよる補正はより少なピえば７
×７）に分割し、各分割領域に関して基準の撮像管（Ｇ
管）の出力信号ｌこ対する他の撮隊管（Ｒ管またはＢ管
）の出力信号のレジストレーション誤差（容管の出力画
像の位置ずれ）を検出し、それを第１のメモ！Ｊ−（Ｍ
３）に記憶し、上記画面の分割領域に対して少なくとも
画面当直方向に拡張されたメモリー領域（例えば２５６
８８　）を有する第２のメモＩＪ　−（Ｍ　２　）に、
上記第１のメモリー内容に基いて計算された補間データ
を書込み、上記第２のメモリーの出力に応じた補正信号
を上記他の撮像管のビーム偏向制御手段ζこ与えるよう
にした。

故に比較的的疎な画面分’！ＩＪ　（例えば７　ｘ　７
　＠　）でもってより少ないサンプル数のレジストレー
ション誤差のデータを短時間に検出することができ、ま
たサジプルされたデータとデータとの間を補間して水平
走査線に対応したデータを作っているので、より精密な
レジストレーション調整を行うことができる。

【図面の簡単な説明】

第１図は本発明の実施例の自動レジストレージ日ン調整
方式を説明する画面の平面図、第２図は第１図の画面分
割領域の夫々ζこおけるずれ補正データを記憶するメモ
リー領域を示す線図、第６図は第２図のメモリー領域の
垂直列方向に隣接するデータの中間部を補間する操作を
説明するための線図、第４図は補間によって形成された
レジストレーション調整データを記憶するメモリー領域
を示す線図、第５図は水平及び垂直方向のすれ補正情報
の検出回路の一例を示すブロック回路図、第６図は第５
図のレジストレーション調整部の制御回路の原理的な一
例を示すブロック回路図、第７図は第５図の動作を示す
波形図、第８図はＨずれ及び■ずれの補正データの検出
、記憶、補間、ンジストレーション調整の各制御を実行
する制御回路のブロック回路図、第９図は第８図のレジ
ストレーション調整動作をまとめたフローチャート、第
１０図は第９図中のデータＩ１０サブルーチンの詳細を
示すフローチャート、第１１図はずれ補正データ検出の
際のデータ収束状態を示す線区、第１２図は第９図中の
補間ザブルーチンのフローチャート、第１６図は袖間計
舞法を示すＶ方向データ列の線図、第１４図は画面上端
部での廷艮補間を示すフローチャート、第１５図はｉｔ
ｔ艮抽間補間示す線図、第１６図は画面下端部での姑長
袖間を示すフローチャート、第１７図はメモＩＪ−Ｍｌ
〜Ｍ１　に与えるアドレスを作るためのアドレス発生器
の回路図、第１８図及び第１９図は夫々第１７図の動作
を説明するためのタイムチャート、第２０図は実也例の
テレビカメラの垂直偏向系の回路図、第２１図は水平偏
向系の回路図である。 なお図面で用いられている符号（こおいて、（１）・・
・・・・・・・・・・・・・画面（２）ｔ３１（４）−
・・・・・・・・・・・撮像管（５）（６）・・・・・
・・・・・・・　１１−１遅延線１９）・・・・・・・
・・・・・・・・減算器（１２１・・・・・・・・・・
・・・　掛算器（１５）・・・・・・・・・・・・・・
・減算器ｆ１６）　　・・・・・・・・・・・・・・サ
ンプルホールド回路Ｃυ・・・・・・・・・・・・・・
・制御回路（２諏（至）・・・・・・・・・・・・偏向
装置（２６）・・・・・・・・・・・・・・・　コンパ
レータ（２７）・・・・・・・・・・川・・アップダウ
ンカウンタいａ・・・・・・・・・・・・・・・　ＣＰ
Ｕ（ト）・・・・・・・・・・・・・・・アドレス発生
器（６４Ｉ・・・・・・・・・・・・・・・Ｈカウンタ
（６９ａ）（６９ｂ）−・Ｖカウンタ ｆｆ０）・・・・・・・・・・・・・・・切換スイッチ
ση・・・・・・・・・・・・・・・　６／７力ウンタ
Ｍ６・・・・・・・・・・・・第１のメモリーＭ２・・
・・・・・・・・・・第２のメモリーＭ１〜Ｍ１　　・
・・・・・　メモリーである。 第９図 特開昭５８−７９９１（２２） 特開昭５８−７９９１（２３） 第１４図 （自発）手続補正書 昭和５７年１６・月　６日 １、事件の表示 昭和５６年特許願第１０６３８０号 事件との関係　　特許出願人 東京部品用区北品用６丁目７番あ号 （２１８）ソニー株式会社 ６、補正により増加する発明の数 ７、補正の対象 明細書の発明の詳細な説明の欄及び図面−８、補正の内
容 （１）、明細書第５頁１５〜１７行目の［データＤ１４
・・・・・・・・・・・・・・計算して、」を「データ
Ｄ８とＤ１４との平均値（Ｄ８＋Ｄ’ｌ　４　）／２を
計算して、」に訂正する。 （２）、同第７頁１１行目の「２５６列」を「２５６行
」に訂正する〇 （３）、同第７頁１２行目の「エレメント」を「アドレ
ス領域」に訂正する。 （４）、同第８負１１行目の「Ｇ管、Ｒ管、Ｂ管」を１
Ｂ管、Ｒ管、Ｇ管」に訂正する。 （５）、同第８頁１２行目及び２０行目：第１４頁１０
行目及び１４行目；第２２頁１８行目；第５１頁２行目
の夫々の「Ｇ管（２）」を「Ｇ管（４）」に訂正する。 （６）、同第９頁１行目の［第７図ＥＪを１第７図Ｆ」
に訂正する。 （７）、同第９頁４行目及び第２２頁１７行目の「（３
）ｔ４）　Ｊ　７ｉ：［（２）（３）　Ｊに訂正する。 （８）、同第９頁１９行目；第１１員６行目及び１７行
目；第１６頁２行目；第２２頁２行目及び１８行目；第
５１頁６行目の夫々の１Ｂ管（４）」を［Ｂ管（２）　
Ｊ　ｉこ訂正する。 （９）、同第１１頁８行目の１右ずれ」を［左ずれＪに
訂正する。 帥、同第１５頁１１行目の［ＵＰＵとメモリーと（ＲＯ
Ｍ、ＲＡＭ　）で］を［ＯＰＵとメモリー（ＲＯＭ、ｌ
（ＡＭ）とで」に訂正する。 αυ、同第１５頁１５行目の［ＯＤ　Ｕ　Ｊを「ＯＰＵ
」に訂正する。 ０２）、同第１７頁６〜７行目の［アドレス・・・・・
・・・・・・・・・（４ふ（４４）及び」を［０ＰＵ（
ａ、ｉ）より」に訂正する。 峙、同第１７頁１７行目の１基本プログラム」を「プロ
グラム及び全体のシステムを制御するプログラム」壜こ
訂正する。 ０４）、同第１８頁２行目の「書込まれる。」を［書込
まれる。この動作にあたっては、メモｌ）　−Ｍ　２に
対するアドレスは、バッファ（財）が開となって０ＰＵ
（ロ）より与えられる。」に訂正する。 ０句、同第１８頁９行目の「この結果、」ヲ「この動作
にあたっては、今度はバッファ（４騰が開かれ、メモリ
ーＭ２に対するアドレスに、アドレスカウンタ（４・よ
り与えられる。この結果、」に訂正する。 ｆ１６）　、同第１８頁１２〜１４行目の「なおメモリ
ー・・・・・・・・・・・・・・・供給される。」を削
除する。 （１７１、同第１９頁１１行目の１更び」を「再び」に
訂正する。 賭、同第２３頁６行目及び５行目のｒ（５７）Ｊをｒ　
１０）　Ｊに訂正する。 α翅、同第２５頁１７行目の「Ｒ，Ｂ、Ｖ、ＨＪをｒＲ
／Ｖ、Ｒ／Ｈ，Ｂ／Ｖ、Ｂ／ＨＪに訂正する。 （２０１同第２７頁１行目の１分割領竣」を「分割領域
の１つ」に訂正する。 ０１）、同第２７頁１０行目の１これ」を１この」に訂
正する。 Ｃハ同第６１頁２０行目の１補正テータから８０Ｈ」Ｋ
［ＦＦ、（、ｔ−ルａ１　”　）から補正チーＩＪＩｍ
訂正する。 □）、同第６２頁６〜４行目の［８０Ｈから・・・・・
・・・・・・・ｒ　３　Ｒ：　ｊを「補正データかカウ
ンタの可変中としてｒ３Ｊに訂正する。 Ｃ４，同第６２頁１９行目の１第６図Ｊを「第１３図」
に訂正する。 Ｃ５）、同第６７頁９行目及び第５０頁１行目の「６２
Ｊを「６６」に訂正する。 （２６）、同第５６頁１４行目の「Ｇ管（４）」を「Ｂ
管（２）」に訂正する〇 （５）、図面第２図、第１５図、第１７図を夫々別紙の
とお９訂正する。 Ｃ８）、図面第８図を別紙図面写の朱書のとおり訂正す
るＯ −以上一 第２図 Ｊ＝ ２０．７＝ ｚ／ ・１７ ５４３− ＝３乙 □ □ □ ２ ３

Claims (1)

1. 【特許請求の範囲】 １、有効画面部分を複数Ｇこ分割し、各分割領域に関し
   て基準の撮像管の出力信号に対する他の撮像管の出力信
   号のレジストレーション誤差を検出する回路と、上記各
   分割領域ζこ対応した記憶領域を有し、上記検出された
   レジストレーション誤差を記憶する第１のメモリーと、
   上記画面の分割領域に対して少なくとも画面垂直方向に
   関して拡張された記憶領域を有する第２のメモリーと、
   上記第１のメモリーに記憶されているデータに基いて上
   記第２のメモリーを埋めることができる補間データを作
   成し、これを上記第２のメモリーに書込む補間手段と、
   上記第２のメモリーに記憶されたデータに応じて上記他
   の撮像管のビーム偏向を制御する制御手段とを夫々具備
   し、上記基準の撮像管の出力画像に対して上記他の撮像
   管の出力画像のレジストレーションが調整されるように
   したことを特徴とする多管式カラーカメラのレジストレ
   ーション調整回路。 ２、上記各分割領域に対するレジストレーション誤差の
   検出は少なくとも２回行われるようにし、２回目及びそ
   れ以降のレジストレーション誤差の検出においては、前
   回検出結果に基いて上記第２のメモリーに補間して記憶
   されたデータを用いて、上記他の撮像管のビーム偏向を
   制御した状態でレーション調整回路。