JPS5877318A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPS5877318A JPS5877318A JP56174591A JP17459181A JPS5877318A JP S5877318 A JPS5877318 A JP S5877318A JP 56174591 A JP56174591 A JP 56174591A JP 17459181 A JP17459181 A JP 17459181A JP S5877318 A JPS5877318 A JP S5877318A
- Authority
- JP
- Japan
- Prior art keywords
- level
- substrate
- vee
- output
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
仁の発明は、るる像幅の信号をそれとは異なるｌ！幅の
信号にｆ侠するためのレベル置換回路、脣ｆｃＭＯＢ＠
＠（ロ）路におけるレベル変換回路に関する０ 従来、鉤ｊＬば液晶駆−用Ｏ電−−路として用いられる
レベル変換（ロ）路として、紺１図に示すよう１に一路
か提案されている。このレベル置換回路は、ドレインが
電源電圧ｖＤ１）にそれぞれ接続されているｐチャンネ
ルｇＭＯａｌＦＩｔ？Ｑ、 およＩＪｍｆ−Ｖｙ４ルａ
ＩＭＯＲシＩＴＱ、と、これらの共通ソーｊｌＫ直列奈
綬されたｎチャンネルｇＭＯＪＩνＩＴＱｓと゛から構
１を畜れている。そして、上記ＭＯａ’ｌ？Ｑｍ のソ
ーｘＢ電−電圧Ｖｌ、Ｋ１１Ｍされている。ｔた、ＭＯ
＆ＦＭＴＱｇおよびＱｌのゲートは入力端子Ｔ凰に％Ｍ
ＯＢνｌ？Ｑ麿のゲートは入力端子？、にそれぞれ接続
されている。
信号にｆ侠するためのレベル置換回路、脣ｆｃＭＯＢ＠
＠（ロ）路におけるレベル変換回路に関する０ 従来、鉤ｊＬば液晶駆−用Ｏ電−−路として用いられる
レベル変換（ロ）路として、紺１図に示すよう１に一路
か提案されている。このレベル置換回路は、ドレインが
電源電圧ｖＤ１）にそれぞれ接続されているｐチャンネ
ルｇＭＯａｌＦＩｔ？Ｑ、 およＩＪｍｆ−Ｖｙ４ルａ
ＩＭＯＲシＩＴＱ、と、これらの共通ソーｊｌＫ直列奈
綬されたｎチャンネルｇＭＯＪＩνＩＴＱｓと゛から構
１を畜れている。そして、上記ＭＯａ’ｌ？Ｑｍ のソ
ーｘＢ電−電圧Ｖｌ、Ｋ１１Ｍされている。ｔた、ＭＯ
＆ＦＭＴＱｇおよびＱｌのゲートは入力端子Ｔ凰に％Ｍ
ＯＢνｌ？Ｑ麿のゲートは入力端子？、にそれぞれ接続
されている。
上記回路は負論ＷＩＫよって動作されて、入力信号Ｖｊ
、Ｖ、の秦輪’ＩＩＩ〜ｖＧＩＩＩＤ ’ｋＣれよりも
小さな徴暢ｖＩｌｌ〜ｖＤＤＫＲ供する。
、Ｖ、の秦輪’ＩＩＩ〜ｖＧＩＩＩＤ ’ｋＣれよりも
小さな徴暢ｖＩｌｌ〜ｖＤＤＫＲ供する。
すなわち、入力信号ｖ１がａウレベル％ｙ Ｉｍｌ
で、入力信号Ｖｍｔ１ｇハイレベル′ｖＧＭＤ’のとＩ
く、ｍｏａｙｒＭｔＱｔ とＱｌとｌ＃ン＠ｈ、Ｍｏ１
ｔ１？Ｑｓｒｉオフされるため、出力信号ｖ４１はハイ
レベル′ｖ０′となる（第２図参ＮＩＡ）。オた、入力
信号Ｖ＃がハイレベル１マ、。′で、入カ信４ｊＶｍが
ロウレベｓｐ”ｖｌ、’ｏとＩｆｌ、ＭＯｊｉＦＩＴＱ
＃とＱａがオフされ、ＭＯＢＩ／ＭテＱｓｆｉオｙ’ｇ
れるため、出力信号Ｖ・は■ウレペル％ ｙ １． ＃
となる。そのｉ＃呆、入出力特性を示す纂３図からも
一°解されるように、動輪ｖ１ｍ〜ｖＧＩＩＤの入力信
号か、ｆｉＩ−ｖ１ｍ〜ｖＤＸ、の出力信号に変換され
る。
く、ｍｏａｙｒＭｔＱｔ とＱｌとｌ＃ン＠ｈ、Ｍｏ１
ｔ１？Ｑｓｒｉオフされるため、出力信号ｖ４１はハイ
レベル′ｖ０′となる（第２図参ＮＩＡ）。オた、入力
信号Ｖ＃がハイレベル１マ、。′で、入カ信４ｊＶｍが
ロウレベｓｐ”ｖｌ、’ｏとＩｆｌ、ＭＯｊｉＦＩＴＱ
＃とＱａがオフされ、ＭＯＢＩ／ＭテＱｓｆｉオｙ’ｇ
れるため、出力信号Ｖ・は■ウレペル％ ｙ １． ＃
となる。そのｉ＃呆、入出力特性を示す纂３図からも
一°解されるように、動輪ｖ１ｍ〜ｖＧＩＩＤの入力信
号か、ｆｉＩ−ｖ１ｍ〜ｖＤＸ、の出力信号に変換され
る。
このように、液晶駆動弔電ｍｌｌ路としての上記レベル
変換−ｗＩＦｉ、レベル変換可能なインバー−と同勢で
ある。従って、上記回路は、簡単にはＭｏｓ？ｌＴＱ農
シよびｑｌにより、あるいはＭＯ８７１ＴａｍおよびＱ
ｓによっても構成する仁とがで暑る。
変換−ｗＩＦｉ、レベル変換可能なインバー−と同勢で
ある。従って、上記回路は、簡単にはＭｏｓ？ｌＴＱ農
シよびｑｌにより、あるいはＭＯ８７１ＴａｍおよびＱ
ｓによっても構成する仁とがで暑る。
と仁ろで、丙えばレベル変換回路管、単に上記ＭＯｊｉ
？ｌテｑｌとＣＬｓとにより構成した場合には、Ｍ０１
７Ｉテｑ畠Ｏゲート入カマ麿がＩＳイレベル１ｖ、。ｕ
で、ＭＯＩＩＦＩ！ＱｓＯゲート人力ｖ、ｙａ？ｖベ
ル’ｖ、、’のとＩＱｓｔ！オン、Ｑ−はオフ場れるた
め、出力ｖ＠Ｆｉ’ｖ、、’ となるはずである。
？ｌテｑｌとＣＬｓとにより構成した場合には、Ｍ０１
７Ｉテｑ畠Ｏゲート入カマ麿がＩＳイレベル１ｖ、。ｕ
で、ＭＯＩＩＦＩ！ＱｓＯゲート人力ｖ、ｙａ？ｖベ
ル’ｖ、、’のとＩＱｓｔ！オン、Ｑ−はオフ場れるた
め、出力ｖ＠Ｆｉ’ｖ、、’ となるはずである。
しかしながら、Ｍｏｌν１テの持つ基板効果によって、
し曹い一電圧が高くなってしまうため、出力Ｖ・は％ｙ
、、＃ ｔで充分に！れなくなる。
し曹い一電圧が高くなってしまうため、出力Ｖ・は％ｙ
、、＃ ｔで充分に！れなくなる。
そこで、これを補償する九めに、１１１１１に示すよう
に、ＭＯ＃ＦＭＴＱＩ ＩＭＯＩＦＩＴＱＩ と並列に
養ａＳせた。つまり、機能的Ｋｔ！２つの麗０−１１！
によりレベル変換回路ｔＳ成できるが、これでは基板効
果の影響が大きく、出力信号が充分なレベルに首で振れ
なくなる。従って、この基板効果Ｏ影畳を少なくするた
めＫ、３つのＭＯ８νｌ ｔ Ｑｌ ｅ Ｑｓ ＊
Ｑｓによって、上記レベル変換−＃ａか構成されたの
である。
に、ＭＯ＃ＦＭＴＱＩ ＩＭＯＩＦＩＴＱＩ と並列に
養ａＳせた。つまり、機能的Ｋｔ！２つの麗０−１１！
によりレベル変換回路ｔＳ成できるが、これでは基板効
果の影響が大きく、出力信号が充分なレベルに首で振れ
なくなる。従って、この基板効果Ｏ影畳を少なくするた
めＫ、３つのＭＯ８νｌ ｔ Ｑｌ ｅ Ｑｓ ＊
Ｑｓによって、上記レベル変換−＃ａか構成されたの
である。
と仁ろが、第１図のレベル変換回路では、Ｖ、。
〜ｖＩｌｆＤの儀−を持つ入力信号をｖｍｕ〜ｖＤＤの
機幅を持つ出力信号に変換するだけである。すなわち、
ｖＤ！１１ ｖｍｌ Ｉ ｖＧＭＤは液晶躯―用電−回
路にお−ては、外部よｐ供給される一定レベルの電位で
め９、その電位にしか変換できない。
機幅を持つ出力信号に変換するだけである。すなわち、
ｖＤ！１１ ｖｍｌ Ｉ ｖＧＭＤは液晶躯―用電−回
路にお−ては、外部よｐ供給される一定レベルの電位で
め９、その電位にしか変換できない。
そＣで、Ｃ０Ｊｉ明は、ＭＯ８１ＭＴＯ＆１１ｔｌｈ果
によるし春い一電圧の増加現象管積極的に利用して、予
めｃのし璽い一電圧の増加量を電源電圧と所望の出力レ
ベルとに応じである一ＫＷＩ４整してシ（Ｃとにより１
−足の電標電位にかかわらず出力レベルを任意ＫＪＩ択
で會るようにするＣとｔａ的とする。ｔた、この発明は
、ＭＯ＃７ｍ？の数を減らして回路の占有面積を減少さ
せるＣとも目的とする。
によるし春い一電圧の増加現象管積極的に利用して、予
めｃのし璽い一電圧の増加量を電源電圧と所望の出力レ
ベルとに応じである一ＫＷＩ４整してシ（Ｃとにより１
−足の電標電位にかかわらず出力レベルを任意ＫＪＩ択
で會るようにするＣとｔａ的とする。ｔた、この発明は
、ＭＯ＃７ｍ？の数を減らして回路の占有面積を減少さ
せるＣとも目的とする。
以下図面に基づいて仁の発−を欽明する。票４図は本発
明に係るレベル変換回路の一実施絢を示す。
明に係るレベル変換回路の一実施絢を示す。
回路は直列に接続された２つＱｎチャンネル脂Ｍｏｌν
１！Ｑ１とｑ−とからなる。上記Ｍｏ１１１！ｑ烏ＯＦ
レインは電源電圧ｖＤＩ）Ｋ１また、上記ＭＯＩＰＭ？
Ｑｓｏソースは電―電圧ｖ、、ｅｃ接綬されている。
１！Ｑ１とｑ−とからなる。上記Ｍｏ１１１！ｑ烏ＯＦ
レインは電源電圧ｖＤＩ）Ｋ１また、上記ＭＯＩＰＭ？
Ｑｓｏソースは電―電圧ｖ、、ｅｃ接綬されている。
上記ＭＯＪＩＦｌ？Ｑｔ 、ａｍは、一つの基板参る
いはシリコン半導体基板上に分離して設けられた別−の
基板上に形ＸＳれている。そして、各麗ＯｇＦＩＴＱｔ
−ＱｍＯ基板ｅｘｔｓ亀圧Ｖ１．Ｋｌ）ＩＲされて
いる。
いはシリコン半導体基板上に分離して設けられた別−の
基板上に形ＸＳれている。そして、各麗ＯｇＦＩＴＱｔ
−ＱｍＯ基板ｅｘｔｓ亀圧Ｖ１．Ｋｌ）ＩＲされて
いる。
一方、上記Ｍｏｌνｌ！Ｑｌ ＊ＱｓＯ各ゲートは、
入力端子Ｔ＠、？ｌＫそれぞれ接続嘔れてい！ｅ １ｋ
ｆｔ、Ｍ Ｏａ Ｐ Ｉ Ｔ （Ｌ １ とｑｌの１
［点が出力端子！・にｆｉＩ続されている。
入力端子Ｔ＠、？ｌＫそれぞれ接続嘔れてい！ｅ １ｋ
ｆｔ、Ｍ Ｏａ Ｐ Ｉ Ｔ （Ｌ １ とｑｌの１
［点が出力端子！・にｆｉＩ続されている。
上記のごとく構成音れたレベル変換０１賂は、負論■に
よって動作される。
よって動作される。
各ＭＯＪＩＦｌ？Ｑ１ 、Ｑｓのゲートに入力される償
’！ｖＳ ｅｖ■は、第２図に示すように、機幅がｖ
１１〜ｖ、ｌｌＤで、位相は互に１８０°ずれている。
’！ｖＳ ｅｖ■は、第２図に示すように、機幅がｖ
１１〜ｖ、ｌｌＤで、位相は互に１８０°ずれている。
従って、ＭＯｇＦｌ？Ｑｌのゲート入力Ｖ烏がａウレベ
ルゝｖ、、’＋ｏとき、ゲート入力Ｖ、はハイレベル′
ｖ、ＭＤＩであり、ＭＯ１３１ＦＩＴＩ：Ｌｍは”、Ｑ
１はオｙされる。そのため、出力Ｖ・は＾イレベル％
ｒＺ、ｌとなるはずである。しかしｅｐら、このとき、
ＭＯＩＰＩＴＱ、のソースにはその基板よりも高い電圧
が印加される。そのため、基板効果ｔＩＸｇＥじてその
しきい一電圧がΔＶだけ増加する。その結果、出力端子
！。には ”ＤＪよりもΔＶだけ低い”ｒｎｎ１’
の電圧が表われる。
ルゝｖ、、’＋ｏとき、ゲート入力Ｖ、はハイレベル′
ｖ、ＭＤＩであり、ＭＯ１３１ＦＩＴＩ：Ｌｍは”、Ｑ
１はオｙされる。そのため、出力Ｖ・は＾イレベル％
ｒＺ、ｌとなるはずである。しかしｅｐら、このとき、
ＭＯＩＰＩＴＱ、のソースにはその基板よりも高い電圧
が印加される。そのため、基板効果ｔＩＸｇＥじてその
しきい一電圧がΔＶだけ増加する。その結果、出力端子
！。には ”ＤＪよりもΔＶだけ低い”ｒｎｎ１’
の電圧が表われる。
しかして、ｃｏｔｂ刀電圧 ’］）ＤＩ ’ は所−の
電圧レベルである。つ１０．上記ＭＯａＰｌｔＱ１ ａ
、その寸法あるいは基板電圧等をｊｉａ４ｃａｌ＊定す
ることにより、出力電圧Ｖ＠が１ＶＤＤＩ ’ とな
るように、基板効果によるしき一箇電圧の増加量が調整
されている。
電圧レベルである。つ１０．上記ＭＯａＰｌｔＱ１ ａ
、その寸法あるいは基板電圧等をｊｉａ４ｃａｌ＊定す
ることにより、出力電圧Ｖ＠が１ＶＤＤＩ ’ とな
るように、基板効果によるしき一箇電圧の増加量が調整
されている。
次に、ゲート入力Ｖ「がハイレベル ”５ＭＤ′ノトキ
は、ゲート入力ｖｓ＃ｉロウレベル ｖｍｍでＴｏす、
・Ｍ、０８１ＦＭｌＴＱＩはオン、Ｑ―蝶オフ１れる。
は、ゲート入力ｖｓ＃ｉロウレベル ｖｍｍでＴｏす、
・Ｍ、０８１ＦＭｌＴＱＩはオン、Ｑ―蝶オフ１れる。
その結果、出力Ｖ・はロウレベルｗｋｖ□′となる。こ
のと１！は、ＭＯａシ１テＱ、のンースと基板とが同電
位であるため、基板効果によるしきい値電圧の増加はな
く、出力Ｖ＠は七のｔま’ＩＩｍ″となる。このように
、本実施列の回路ではその入出力特性が、第５図に示す
ようになる。
のと１！は、ＭＯａシ１テＱ、のンースと基板とが同電
位であるため、基板効果によるしきい値電圧の増加はな
く、出力Ｖ＠は七のｔま’ＩＩｍ″となる。このように
、本実施列の回路ではその入出力特性が、第５図に示す
ようになる。
すなわち、入力信号の振幅ｖ１ｍ〜’ＧＩＩＤがｖ１□
〜ｖＤＤＩの機幅に変換されている。
〜ｖＤＤＩの機幅に変換されている。
しかもｑの回路では、ＭＯｌｌｌＦＩＴＱｚ （０寸法
、基板電位等を変えることによって、基板効果によるし
自い値電圧の増加量會１ｌ１１！シて、出力信号ｖｏの
レベルｔｖＸｌ−ｖＤＤ間の任意のレヘルニ迦択設定畜
せることができるり さらに、本実施列では、レベル変換ｍ島管構成するＭｏ
ｌ！ＩＦ罵テの数が３−から２個に減少している光め、
ｘ０チッグ上における回路の占有面積も減少する。
、基板電位等を変えることによって、基板効果によるし
自い値電圧の増加量會１ｌ１１！シて、出力信号ｖｏの
レベルｔｖＸｌ−ｖＤＤ間の任意のレヘルニ迦択設定畜
せることができるり さらに、本実施列では、レベル変換ｍ島管構成するＭｏ
ｌ！ＩＦ罵テの数が３−から２個に減少している光め、
ｘ０チッグ上における回路の占有面積も減少する。
轡に、液晶躯動用電ｓｇｓ路として上記レベル変換回路
を使う場合には、各ＭＯＩＩＩＭ’！の伝達コンダクタ
ンス−を上ける必要があり、そのためにＭｏｌν１！の
寸法を大きくしなければならない。
を使う場合には、各ＭＯＩＩＩＭ’！の伝達コンダクタ
ンス−を上ける必要があり、そのためにＭｏｌν１！の
寸法を大きくしなければならない。
従って、液晶駆動用電源回路では、本発明の回路のよう
に、ＭＯｓ１Ｐ］ｌｉ！の数を一つでも減らすことがで
きれば、それだけ回路の占有面積を減少させる効果が大
きくなる。
に、ＭＯｓ１Ｐ］ｌｉ！の数を一つでも減らすことがで
きれば、それだけ回路の占有面積を減少させる効果が大
きくなる。
なお、前記寮ｍｔ列では、ｎチャンネル型ＭＯ１１１テ
によｏｌＩ成され、負論理によって動作されるレベル変
換回路を示したが、この発、明は、９チャンネルｆＩＡ
Ｍ Ｏ８Ｐ ｌテにより構成され、また、正論−によっ
て動作されるレベル変換回路にも適用できることはもち
ろんである。
によｏｌＩ成され、負論理によって動作されるレベル変
換回路を示したが、この発、明は、９チャンネルｆＩＡ
Ｍ Ｏ８Ｐ ｌテにより構成され、また、正論−によっ
て動作されるレベル変換回路にも適用できることはもち
ろんである。
さらに、実施−では、入力信号の機幅よ０も小ｍｅｓｓ
の出力信号に変換する回路を示したが、像幅が人力信号
よりも大暑な出力信号に変換する回路にも適用すること
がで看る。
の出力信号に変換する回路を示したが、像幅が人力信号
よりも大暑な出力信号に変換する回路にも適用すること
がで看る。
＄１１６）ｔは従来のレベル変換回路のｍ−含水す回−
略図、第２図はその入力儒奇シよび出力信号管示すｔ１
形図、第３■は第１■のレベル変換回路の入出力特性を
示すグラフ、第４図は本発明に係るレベル変換回路の一
実′１ｈ飼を示す回路図、纂５図はこの回路の入出力特
性管示すグラフである。 Ｑｌ ｅ Ｑｓ ｌ ｃｉ．、 ・＋Ｍ Ｏ ａ
Ｆ Ｍ ？、７１ 、ｖ。 ・・・入力信号、Ｖ●・・・出力信号。 第 １ 図 第 ２ 図
略図、第２図はその入力儒奇シよび出力信号管示すｔ１
形図、第３■は第１■のレベル変換回路の入出力特性を
示すグラフ、第４図は本発明に係るレベル変換回路の一
実′１ｈ飼を示す回路図、纂５図はこの回路の入出力特
性管示すグラフである。 Ｑｌ ｅ Ｑｓ ｌ ｃｉ．、 ・＋Ｍ Ｏ ａ
Ｆ Ｍ ？、７１ 、ｖ。 ・・・入力信号、Ｖ●・・・出力信号。 第 １ 図 第 ２ 図
Claims (1)
- ２つ以上のＭＯ８ＦＭ’ｒによ１卿威され、所定の振幅
を持つ入力信号がゲート入力として供給されたとき、入
力信号とは異なる振＠を持り信号か出力されるようにさ
れてなるレベル変換回路において、上記各ＭＯ８１ＦＭ
’ｒｔ！、一つまたは２つ以上の基鈑上に形成され、か
り電＃電圧および所望の出力レベルに応じて基板効果に
よるしきい一電圧の増加量がＩｆされていることを特徴
とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174591A JPS5877318A (ja) | 1981-11-02 | 1981-11-02 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174591A JPS5877318A (ja) | 1981-11-02 | 1981-11-02 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877318A true JPS5877318A (ja) | 1983-05-10 |
Family
ID=15981237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174591A Pending JPS5877318A (ja) | 1981-11-02 | 1981-11-02 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385817A (ja) * | 1989-08-29 | 1991-04-11 | Fujitsu Ltd | 半導体回路 |
-
1981
- 1981-11-02 JP JP56174591A patent/JPS5877318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385817A (ja) * | 1989-08-29 | 1991-04-11 | Fujitsu Ltd | 半導体回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0765035B1 (en) | Output circuit | |
| JPH0347013B2 (ja) | ||
| JPH0629826A (ja) | レベル変換回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JPH06177744A (ja) | レベル変換回路 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| JPS5877318A (ja) | レベル変換回路 | |
| JP4888800B2 (ja) | 差動増幅回路 | |
| US4947056A (en) | MOSFET for producing a constant voltage | |
| JPS63253425A (ja) | バスドライブ回路 | |
| JPH0330192A (ja) | 半導体記憶装置 | |
| JPH05152936A (ja) | 論理回路 | |
| JP3259700B2 (ja) | コンパレータ | |
| JP3972787B2 (ja) | ウィンドウコンパレータ | |
| JPH01256220A (ja) | 入力回路 | |
| JP2541296B2 (ja) | 相補型ｍｉｓｆｅｔ集積回路 | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPS61214614A (ja) | 出力バツフア回路 | |
| JPH04158626A (ja) | セレクタ回路 | |
| JPS60111526A (ja) | ３ステ−トバッファ−回路 | |
| JP2932858B2 (ja) | レベル変換回路 | |
| Tripathi et al. | High Gain Multistage CMOS Amplifier Design at 45nm technology node | |
| JPS6257317A (ja) | クロツク回路 |