JPS587190A - Envelope generation circuit - Google Patents
Envelope generation circuitInfo
- Publication number
- JPS587190A JPS587190A JP56105962A JP10596281A JPS587190A JP S587190 A JPS587190 A JP S587190A JP 56105962 A JP56105962 A JP 56105962A JP 10596281 A JP10596281 A JP 10596281A JP S587190 A JPS587190 A JP S587190A
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- switching means
- resistor
- signal
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、各a階に対応する周波数を有する音階信号に
エンベロープを(=jけるエンベロープ発生回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an envelope generation circuit that applies an envelope (=j) to a scale signal having a frequency corresponding to each scale a.
従来のエンベロープ発生回路は、第1図(二示すように
、ソース電極が電源電圧■dd に接7跣されエンベ
ロープ指示信号チャーt/(cTha、rgθ)によっ
てオンオフ制御されるPチャンネルMO8)クンジスタ
(1)(以下、PMO8と呼ぶ)、PMO8に接続され
たコンデンサ(2)及び抵抗(3)より成る充放電回路
、出力レベルコントlゴール用であって抵抗値が抵抗(
3)に比べはるかに尺きい分圧抵抗(4)、puosm
とコンデンサ(21の1妾続点と分圧抵抗(4)との間
に挿入され音階信号φによりオンオフ制御されるアナロ
グスイッチ(5)、カップリングコンデンサ(6)、入
力保護抵抗(7)、インバータ(8)と抵抗(9)より
成る増幅回路とより構成されており、出力端子(10)
には低抗旧)を介してスピーカー(]21を駆動するた
めのトランジスタ(13が接続されている。り、nξ0
眠(16)は外付は部品であるコンデンサや抵抗を接続
するための端子である。The conventional envelope generating circuit is a Kunister (P-channel MO8) whose source electrode is connected to the power supply voltage 7 and whose on/off control is controlled by the envelope instruction signal t/(cTha, rgθ) as shown in FIG. 1) (hereinafter referred to as PMO8), a charging/discharging circuit consisting of a capacitor (2) and a resistor (3) connected to PMO8, for output level control and whose resistance value is the same as the resistor (
Much larger voltage dividing resistor (4) than 3), puosm
an analog switch (5) inserted between the first connection point of the capacitor (21) and the voltage dividing resistor (4) and controlled on/off by the scale signal φ, a coupling capacitor (6), an input protection resistor (7), It consists of an amplifier circuit consisting of an inverter (8) and a resistor (9), and an output terminal (10).
A transistor (13) is connected to drive the speaker (21) via a low resistance transistor (21).
The pin (16) is a terminal for connecting external components such as capacitors and resistors.
この上うな従来の回路においては、コンデンサや抵抗の
素子数が多い、分圧抵抗(4)を充放電用の抵抗(3)
よりはるかに大きくしても、コンデンサ(2)と抵抗(
3)とで決定されるべき時定数が分圧抵抗(4)により
影響を受ける、インピーダンス変換機構としてインバー
タ(8)及び抵抗(9はり成る増幅回路を有するので発
振を起こす恐れがある、発行時以外でも増幅回路に常に
電流が流れてしまう等の種々の欠点があった。In addition, in such conventional circuits, the voltage dividing resistor (4), which has a large number of capacitors and resistors, is replaced by the charge/discharge resistor (3).
Capacitor (2) and resistor (
3) The time constant to be determined by the voltage dividing resistor (4) is affected by the voltage dividing resistor (4).As the impedance conversion mechanism includes an amplifier circuit consisting of an inverter (8) and a resistor (9), there is a risk of oscillation. There were other drawbacks as well, such as current constantly flowing through the amplifier circuit.
本発明は、斯る欠点を一挙に解消する新規なエンベロー
プ発生回路を提供せんとするものである。The present invention aims to provide a novel envelope generation circuit that eliminates these drawbacks at once.
以下本発明の実施例を図面を81144 ’Lながら説
明する。Embodiments of the present invention will be described below with reference to the drawings.
第2図は本発明の実施例t ン丁<−4−回路図であり
、住7)はソース磁極か電油を猷1土Va11 に、
そしてドレイン電極が端子118)l:″−扱続され、
エンベロープを付けるタイミングを示すエンベロープ指
示信号c h、a、r gθがゲート−i極に印加され
るPMO8,Lllは端子(国に接1ん゛じされたコン
デンサ、(20)は喘イ1z1)に接続された抵抗、(
2つはドレイン電極及びゲート嘔檎力穐16子U印に接
続されソース′屯極が端子し1)に接わnされたEチャ
ンネルムロ0Sトランジスタ(以下%N M OSと呼
ぶ) 、 C23)はN kl OS +221のゲー
ト電極及びドレイン電極(″−ゲート電極が接続されソ
ース電極が出力端子3優に接続されたNMOS、 C1
つはソース電極が電源電圧’174+i l二接続さ
れドレイン電極がNMO8(2湯のドレイン電極に接続
され口、つ各音階に対応する周波数を有する音階信号岡
がゲート電極に印加されるP IA OS、(、シfi
)はドレイン磁極がN M OS +23)のソース磁
極即ち出力端子t24)に接続されソース磁極即
ゲート電極に印加されるNMO8であり、出力端子(2
(1)には第1図の従来例と同様に抵抗(27)を介し
てスピーカー(28)を駆動するためのトランジスタ+
291がPHMされている。尚、NMO8+221及び
(2唱二おいては、バッグゲートバイアスの影響を防ぐ
ためサブストレートがソース電極に接続されている。Figure 2 is a circuit diagram of an embodiment of the present invention.
and the drain electrode is connected to the terminal 118)l:″-,
Envelope instruction signals ch, a, r gθ indicating the timing to attach the envelope are applied to the gate-i pole. PMO8, Lll are terminals (capacitor connected to the country, (20) is the output terminal 1z1) A resistor connected to, (
Two are E-channel MOS transistors (hereinafter referred to as %NMOS), which are connected to the drain electrode and the gate electrode, and the source terminal is connected to the terminal 1), C23). is the gate electrode and drain electrode of N kl OS +221 (NMOS with the gate electrode connected and the source electrode connected to the output terminal 3, C1
One is that the source electrode is connected to the power supply voltage '174+i l2, the drain electrode is connected to the drain electrode of NMO8 (2), and the scale signal O having a frequency corresponding to each scale is applied to the gate electrode. ,(,Sifi
) is NMO8 whose drain magnetic pole is connected to the source magnetic pole of NMOS +23), that is, the output terminal t24), and whose source magnetic pole is applied to the gate electrode;
(1) is a transistor + for driving a speaker (28) via a resistor (27) as in the conventional example shown in Fig. 1.
291 are PHM'd. Note that in NMO8+221 and (2), the substrate is connected to the source electrode in order to prevent the influence of bag gate bias.
次に、本実施の動作を第6図を参照しながら説明する。Next, the operation of this embodiment will be explained with reference to FIG.
第6図イ)〜に)は、第2図:二示す実施例の各部の波
形を示すものであり、エンベロープ指示信号charg
e が「L」レベルになると、P M OS C17)
がオンするためコンデンサ四は′罐源電圧yaa ま
で充電される。そして、信号ohargeがrHJレベ
ルになると、P M OS +17)がオフするためコ
ンデンサ(19)に蓄えられた′4荷はN M OS
+22)及び抵抗(20)を介して放電され、端子(I
81の4位は接地電位VSS よりNMO8+2:i
5のスレショルド電圧分だけ高い電位であるytに向か
って放電カーブに従って下降していく。再び信号oha
rgθがrLJレベルになるとコンデンffl唱ま充電
され、以下同様(=エンベロープ指示信号a h a、
r g・に応じて充放電が繰り返される。NMO8f
“2■のゲート電位は端子0槌の′1位と同電位である
ため、NMo5c!■のゲート電極には* 5 ZI口
)に示すような充放電カーブを有する電圧Vaが印加さ
れることとなり、この充放電カーブがエンベローブトナ
ル。Figures 6a) to 6) show waveforms at various parts of the embodiment shown in Figure 2.
When e goes to “L” level, P M OS C17)
is turned on, so capacitor 4 is charged to the can source voltage yaa. Then, when the signal oharge reaches the rHJ level, P M OS +17) is turned off, so the '4 load stored in the capacitor (19) becomes N M OS
+22) and the resistor (20), and the terminal (I
The 4th place of 81 is NMO8+2:i from the ground potential VSS
The voltage decreases according to the discharge curve toward yt, which is a potential higher by the threshold voltage of 5. Signal oha again
When rgθ reaches the rLJ level, the condenser ffl is charged and the same goes for the following (=envelope instruction signal a h a,
Charging and discharging are repeated according to rg. NMO8f
Since the gate potential of "2" is the same potential as the '1 position of terminal 0, a voltage Va having a charge/discharge curve as shown in *5 ZI port is applied to the gate electrode of NMo5c! This charge/discharge curve is the envelope tonal.
ところで、 p y o s+25)及びN M OS
(26)のゲート電極には音階信号φが印加されてお
り、音階信号φがl”HJ(7)ときはPMO19f2
■はオフしNMO5(26)はオンするためNMO8+
23)のソース電極即ち出力端子(24Jは接地′^工
位VSS となる。音階信号iがrLJのときはN
M OS (26)はオフL I−’ M Os+25
1がオンするため電源電圧■ddがN M OS 12
3)のドレイン′醒極に供給される。NMO8(2町ま
ソース磁極即であるためゲート電位VOからスレショル
ド電圧Vtを引いた電圧がソース電極即ち出方端子(2
4)にあられれる。従って、出力信号V011tとして
は第6図に)に示すように、昌゛階信号fと同一周波数
であって最高r直位を■cld−■t、最低峨位をVS
Sとする充放′這カーブを有する信号が出力されること
となる。即ち、エンベロープの付いた音階信号が出力信
号youtとして出力端子C2優より出力される。この
信号youtは抵抗+27)を介してトランジスタC湧
を駆動するためスピーカー(2〜よりエンベロープの付
いた片階信号が発音される。By the way, p y o s + 25) and N M OS
A scale signal φ is applied to the gate electrode of (26), and when the scale signal φ is l”HJ (7), the PMO19f2
■ is off and NMO5 (26) is on, so NMO8+
23) source electrode or output terminal (24J is the ground point VSS. When the scale signal i is rLJ, N
M OS (26) is off L I-' M OS+25
Since 1 is turned on, the power supply voltage ■dd is N M OS 12
3) is supplied to the drain's awakening electrode. Since NMO8 is the source magnetic pole, the voltage obtained by subtracting the threshold voltage Vt from the gate potential VO is the source electrode, that is, the output terminal (2
4) Hail to you. Therefore, as shown in Fig. 6, the output signal V011t has the same frequency as the frequency signal f, the highest level is cld-t, and the lowest level is VS.
A signal having a charging/discharging curve S is output. That is, the scale signal with the envelope is outputted from the output terminal C2 as the output signal yout. This signal yout drives the transistor C through the resistor +27, so that a single-level signal with an envelope is generated from the speakers (2~).
ここで、抵抗(27)を可変抵抗器にすれば、この可変
抵抗器によりスピーカー(2靭から発生する音の音量を
調節することができる。又、電気音響変換素子としてス
ピーカーを用いるのではなく、高インピーダンス素子で
ある圧電ブザー等を用いる場合にはトランジスタ(2!
++は不要となる。Here, if the resistor (27) is a variable resistor, the volume of the sound generated from the speaker (2) can be adjusted by this variable resistor. Also, instead of using the speaker as an electroacoustic transducer, , when using a high impedance element such as a piezoelectric buzzer, a transistor (2!
++ becomes unnecessary.
次に、本発明の応用例を第4図に示す。Next, an application example of the present invention is shown in FIG.
第4図に示す回路では、抵抗(20)を接続する端子(
21)とnuost2Zのソース電極との間にアナログ
スイッチt’io)が挿入されており、これ以外は第2
因の実施例と構成が全く同じである。このアナログスイ
ッチ+:10)は信号dutyによりぞのオンオフが制
御されること(;より、コンデン?+1!j及び抵抗(
刺で決定される時疋数を変化させるものであり、本実施
が第1図に示す従来例の如く同一端子(14Iにコンデ
ンf(2)及び抵抗(3)を接続するのではなく、別々
の端子U樽、t21)にコンデンサ(19)と抵抗(2
■を各々接続する構成になっているため、このような制
御かり能となるものである。In the circuit shown in Figure 4, the terminal (
An analog switch t'io) is inserted between the source electrode of nuost2Z and the source electrode of nuost2Z.
The configuration is exactly the same as that of the previous embodiment. This analog switch +:10) is controlled to be turned on/off by the signal duty.
In this embodiment, instead of connecting the capacitor f (2) and the resistor (3) to the same terminal (14I) as in the conventional example shown in FIG. Connect the capacitor (19) and resistor (2) to the terminal U barrel, t21).
(1) Since the configuration is such that the two are connected to each other, this type of control is possible.
本発明によるエンベロープ発生回路は、上述の如く、コ
ンデンサと抵抗(二より確実に時定数即ちエンベロープ
が決定されるだけでなく、必要なコンデンサ及び抵抗が
少なく、端子数も従来のものと比べ少なくなる。又、イ
ンピーダンス変換機構としてインバータ及び抵抗より成
る増幅回路を用いずソースホロアのMOS)ランジスタ
を用いているため発振を起こす恐れがないと共に、発音
時以外に不要な電流が流れるのを防ぐことができる。As mentioned above, the envelope generating circuit according to the present invention not only determines the time constant, that is, the envelope more reliably than the capacitor and resistor (2), but also requires fewer capacitors and resistors, and has fewer terminals than conventional circuits. In addition, as the impedance conversion mechanism uses a source follower MOS (MOS) transistor instead of an amplifier circuit consisting of an inverter and a resistor, there is no risk of oscillation, and it is possible to prevent unnecessary current from flowing at times other than when producing sound. .
さらに、アナログスイッチを全く使用することなく構成
できるので素子数を極めて少なくでき、又外付は部品で
あるコンデンサ及び抵抗を各々別々の端子に接続するよ
う(二したので、特別に端子数を増やすことなくアナロ
グスイッチを挿入でき、これによって時定数を制御する
ことも可能となる。Furthermore, since the configuration can be configured without using any analog switches, the number of elements can be extremely reduced, and external components such as capacitors and resistors can be connected to separate terminals. It is possible to insert an analog switch without having to do so, and this also makes it possible to control the time constant.
第1図はエンベロープ発生回路の従来例を示す回路図、
第2図は本発明によるエンベロープ発生回路の実施例を
示す回路図、第6図(イ)〜に)は第2図に示す実施例
の各部の波形を示す波形図、第4図は本発明の応用例を
ボす図である。
主な四番の説明
(′3■・・・アナログスイッチ、(8)・・・インバ
ータ、l:Ml・・・トランジスタ、(lJf281−
x ビー カー、C)2rllHa−N tヤンネルM
O8)クンジスタ。
出願人 三洋4機株式会社外1名Figure 1 is a circuit diagram showing a conventional example of an envelope generation circuit.
FIG. 2 is a circuit diagram showing an embodiment of the envelope generating circuit according to the present invention, FIG. FIG. Explanation of main number 4 ('3■...Analog switch, (8)...Inverter, l:Ml...Transistor, (lJf281-
x Beaker, C)2rllHa-NtYannelM
O8) Kunjistha. Applicant: Sanyo Shiki Co., Ltd. and one other person
Claims (1)
号によりオンオフ制御される第1のスイッチング手段と
、該第1のスイッチング手段と第2の電位との間に接続
されたコンデンサと、該コンデンサと前記第1のスイッ
チング手段の接続点(=ドレイン電極及びゲート電極が
接続された第1の五lOSトクンジスタと、該第1のM
O+3)クンジスタのソース電極と前記第2の電位との
間に接続された抵抗と、前記コンデンサと第1のスイッ
チング手段との接続点にゲート′ポ極が接続され目、つ
ソース電極が出力端子に接続された第2のMOSトラン
ジスタと、一端が前記第2のMOS)クンジスタに各々
接続されると共に他端が前記第1又は第2の電位に接続
され且つ音階信号により相異なるタイミングでオンオフ
するよう制御される第2及び第6のスイッチング手段と
より成り、前記エンベa−プ指示信号に応じて前記音階
イト1号にエンベロープを付けるようにしたことを特徴
と1−るエンベロープ発生回路。 2、特許請求の範囲第1項において、第1のスイッチン
グ手段をゲート電極にエンベロープm示信号が印加され
るt5乙のMOS)ランジスタより構成し、第2及び第
6のスイッチング手段を相異なるチャンイ・ル形を有し
ゲート電極に行階郁号か印加される第4及び第50:+
Mo5l−フンジスタより構成したことを特徴どするエ
ンベロープ発生回路。[Scope of Claims] 1) One end is connected to a first potential (a first switching means connected to the other and controlled on/off by an envelope instruction signal; and a first switching means connected between the first switching means and the second potential); a connecting point between the capacitor and the first switching means (=a first 5-MOS transistor to which a drain electrode and a gate electrode are connected);
O+3) A gate pole is connected to a resistor connected between the source electrode of the Kunster and the second potential, and a connection point between the capacitor and the first switching means, and the source electrode is an output terminal. a second MOS transistor connected to the second MOS transistor, one end of which is connected to the second MOS transistor, and the other end of which is connected to the first or second potential, and which are turned on and off at different timings according to a scale signal. 1. An envelope generating circuit comprising second and sixth switching means controlled in such a manner that an envelope is attached to the scale number 1 in response to the envelope instruction signal. 2. In claim 1, the first switching means is constituted by a t5B MOS transistor to which an envelope signal is applied to the gate electrode, and the second and sixth switching means are constituted by different channels.・4th and 50th:+
An envelope generating circuit characterized in that it is constructed from a Mo5l-Fungister.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56105962A JPS587190A (en) | 1981-07-06 | 1981-07-06 | Envelope generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56105962A JPS587190A (en) | 1981-07-06 | 1981-07-06 | Envelope generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS587190A true JPS587190A (en) | 1983-01-14 |
JPS6217755B2 JPS6217755B2 (en) | 1987-04-20 |
Family
ID=14421417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56105962A Granted JPS587190A (en) | 1981-07-06 | 1981-07-06 | Envelope generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS587190A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105299A (en) * | 1987-03-30 | 1989-04-21 | Ind Technol Res Inst | Electronic tone generator |
US6522601B2 (en) | 1993-01-08 | 2003-02-18 | Citizen Watch Co., Ltd. | Data transmission/reception system for electronic timepieces |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0532952U (en) * | 1991-09-27 | 1993-04-30 | 積水化学工業株式会社 | Electric water heater |
-
1981
- 1981-07-06 JP JP56105962A patent/JPS587190A/en active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105299A (en) * | 1987-03-30 | 1989-04-21 | Ind Technol Res Inst | Electronic tone generator |
JPH0754429B2 (en) * | 1987-03-30 | 1995-06-07 | 財団法人工業技術研究院 | Electronic Tone Generator |
US6522601B2 (en) | 1993-01-08 | 2003-02-18 | Citizen Watch Co., Ltd. | Data transmission/reception system for electronic timepieces |
US6754138B2 (en) | 1993-01-08 | 2004-06-22 | Citizen Watch Co., Ltd. | Data transmission/reception system for electronic timepieces |
Also Published As
Publication number | Publication date |
---|---|
JPS6217755B2 (en) | 1987-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014164B2 (en) | Output buffer circuit | |
JPH04232690A (en) | Data output buffer circuit | |
JPH06311732A (en) | Booster circuit | |
EP0069444B1 (en) | Trigger pulse generator | |
JPS587190A (en) | Envelope generation circuit | |
JPS6045512B2 (en) | Dynamic shift register circuit | |
US5258663A (en) | Reference voltage generating circuit having reduced power consumption | |
JPH0362050B2 (en) | ||
JPS6213114Y2 (en) | ||
JP2674369B2 (en) | A / D converter | |
JP2833070B2 (en) | Track / hold circuit | |
JP2002344258A (en) | Level shift circuit | |
JPS598919B2 (en) | bucket brigade shift register device | |
JPS5890697A (en) | Level correction modulating gate | |
JPS5951621A (en) | Digital-analog converter | |
JP3149832B2 (en) | Semiconductor switch circuit | |
JPH0782346B2 (en) | Electronic tone generator with push-pull amplifier | |
JPS58162126A (en) | Output buffer circuit of integrated circuit device | |
JPS60141020A (en) | Cmos logic circuit | |
JPS5842558B2 (en) | address buffer circuit | |
JP2551839B2 (en) | Attenuation waveform generator | |
JP2921184B2 (en) | Charge pump circuit | |
JPH0695635B2 (en) | Level shift circuit | |
JPH05503621A (en) | CMOS level shifter circuit | |
JPS5879291A (en) | Level correction modulation gate |