JPS5871603A - 薄膜サ−ミスタの製造方法 - Google Patents
薄膜サ−ミスタの製造方法Info
- Publication number
- JPS5871603A JPS5871603A JP17038381A JP17038381A JPS5871603A JP S5871603 A JPS5871603 A JP S5871603A JP 17038381 A JP17038381 A JP 17038381A JP 17038381 A JP17038381 A JP 17038381A JP S5871603 A JPS5871603 A JP S5871603A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- thin film
- chip
- temperature
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁性基板の一方の表面に感温抵抗体膜と電極
を形成してなる薄膜サーミスタの製造方法に関し、サー
ミヌタ素子（以下チップと称す）を高真空中で加熱処理
することにより、特性の熱的安定化を図ることを目的と
する。
を形成してなる薄膜サーミスタの製造方法に関し、サー
ミヌタ素子（以下チップと称す）を高真空中で加熱処理
することにより、特性の熱的安定化を図ることを目的と
する。
一方の表面に感温抵抗体膜２と電極膜３とを形成して構
成される。絶縁性基板１には、アルミナ。
成される。絶縁性基板１には、アルミナ。
ムライト、ベリリア、石英、硼珪酸ガラスなどが用いら
れる。感温抵抗体膜２は、ＳｉＣの薄膜が用いられる。
れる。感温抵抗体膜２は、ＳｉＣの薄膜が用いられる。
電極膜３には、Ｏｒ 、Ｎｉ 、Ｎｉ−０ｒなどをアン
ダーコートしたムｕ 、 Ｃｊｕ 、 Ａｇ などの蒸
着電極膜、あるいは五ｇ、ムＵ、ムｇ−Ｐｄ、Ｐｔ。
ダーコートしたムｕ 、 Ｃｊｕ 、 Ａｇ などの蒸
着電極膜、あるいは五ｇ、ムＵ、ムｇ−Ｐｄ、Ｐｔ。
ムｕ −ｐｔなどの厚膜電極膜が用いられる。
この種チップは、熱的影響を受けた場合、サーミスタ特
性（抵抗値ならびにサーミスタ特性）が大幅に変化する
。サーミスタ特性に及ぼす実際の熱的影響は、次の２点
が考えられる。第１にはサーミスタ製造過程におけるチ
ップ形成後のリード付は工程である。この工程はチップ
の電極部に低融点ガラス粉末の焼付をし、これを介して
リード線の接続がされる。この低融点ガラス粉末の焼付
けには７００℃Ｘ５分の作業条件を要し、そのためサー
ミスタ特性は著しい熱的影響を受ける。
性（抵抗値ならびにサーミスタ特性）が大幅に変化する
。サーミスタ特性に及ぼす実際の熱的影響は、次の２点
が考えられる。第１にはサーミスタ製造過程におけるチ
ップ形成後のリード付は工程である。この工程はチップ
の電極部に低融点ガラス粉末の焼付をし、これを介して
リード線の接続がされる。この低融点ガラス粉末の焼付
けには７００℃Ｘ５分の作業条件を要し、そのためサー
ミスタ特性は著しい熱的影響を受ける。
第２にはサーミスタ実用過程における使用温度検出など
に利用されるため、最高使用温度では３５０℃を断続的
に受けることになる。
に利用されるため、最高使用温度では３５０℃を断続的
に受けることになる。
これらの熱的影響は、前者がサーミスタ製造面の歩留な
ど生産性に、後者はサーミスタの寿命や信頼性に反映し
てくる。
ど生産性に、後者はサーミスタの寿命や信頼性に反映し
てくる。
従来この種チップを熱的に安定化するために、チップを
予めアニーリング処理する方法が用いられていた。この
アニーリング処理は、チップの形成がおこなわれた後に
、電気炉などにより加熱処理（大気中でエージング）す
る方法で、通常７００℃Ｘ２０分〜３時間程度（大気中
）の条件が用いられる。なかでも、７０００ＣＸ１時間
以上の条件において臣、安定化に対する効果には大差が
なく、作業時間短縮にも適することから実際の製造には
７００℃×１時間の条件が用いられていた。しかし、従
来のアニーリング処理によると。
予めアニーリング処理する方法が用いられていた。この
アニーリング処理は、チップの形成がおこなわれた後に
、電気炉などにより加熱処理（大気中でエージング）す
る方法で、通常７００℃Ｘ２０分〜３時間程度（大気中
）の条件が用いられる。なかでも、７０００ＣＸ１時間
以上の条件において臣、安定化に対する効果には大差が
なく、作業時間短縮にも適することから実際の製造には
７００℃×１時間の条件が用いられていた。しかし、従
来のアニーリング処理によると。
サーミスタ特性に及ぼす熱的影響をかなり抑制するとと
はできるが、その変動幅を小さくすることは困難であっ
た。従ってサーミスタ製造面での歩の欠点を有していた
。
はできるが、その変動幅を小さくすることは困難であっ
た。従ってサーミスタ製造面での歩の欠点を有していた
。
本発明は絶縁性基板の一方の表面に感温抵抗体膜と電極
膜とを形成したチップにおいて、少なくともチップを高
真空中で加熱処理することにより上記従来の欠点を解消
するものである。以下、本発明の一実施例について詳細
に説明をする。
膜とを形成したチップにおいて、少なくともチップを高
真空中で加熱処理することにより上記従来の欠点を解消
するものである。以下、本発明の一実施例について詳細
に説明をする。
実施例
実験用試料には、前述したチップ構成より絶縁性基板に
純度９６チのアＶミナ基板（Ｌ６．６ Ｘ”１．８Ｘｔ
０．６％）、電極膜には金・白金ペーストの厚膜焼結体
、感温抵抗体膜には８ｉＣのヌバッタ蒸着膜（２，６μ
ｍ厚さ）を選んだ。この様にして作成されたチップのサ
ーミスタ初期特性は、抵抗値（５０℃で測定）が約１８
０Ｋｇ、サーミスタ定数（６０℃及び１４０”０間の値
）が約２３７６°にであった。
純度９６チのアＶミナ基板（Ｌ６．６ Ｘ”１．８Ｘｔ
０．６％）、電極膜には金・白金ペーストの厚膜焼結体
、感温抵抗体膜には８ｉＣのヌバッタ蒸着膜（２，６μ
ｍ厚さ）を選んだ。この様にして作成されたチップのサ
ーミスタ初期特性は、抵抗値（５０℃で測定）が約１８
０Ｋｇ、サーミスタ定数（６０℃及び１４０”０間の値
）が約２３７６°にであった。
次に高真空中の加熱処理には、汎用型の真空炉（〜×１
Φ−’Ｔｏｒｒ）を用いた。加熱温度の設定は４００．
５００．Ｔｏｏ 、９００℃を選び、各５０．６０分と
した。真空圧力は真空到達圧力を３ Ｘ １０ ’ Ｔ
ｏｒｒに設定し、加熱による真空度の低下を含め圧力が
５ Ｘ １０５ＴｏＩＬｒ以下になる様にコントロール
をした。この様にして高真空中で加熱処理した、チップ
の抵抗値変化（於６０℃測定）の関係を第２図に示した
。第２図において（（イ）は４００℃処理、（（ロ）は
５００’Ｃ’処理、（ハ）は７００℃処理、に）は９０
０’Ｃ処理の経時に対する抵抗値特性を示すもので、各
々には特徴のある特性ｉ線を示すことが明らかになった
。実験では（（イ）、（ロ）。
Φ−’Ｔｏｒｒ）を用いた。加熱温度の設定は４００．
５００．Ｔｏｏ 、９００℃を選び、各５０．６０分と
した。真空圧力は真空到達圧力を３ Ｘ １０ ’ Ｔ
ｏｒｒに設定し、加熱による真空度の低下を含め圧力が
５ Ｘ １０５ＴｏＩＬｒ以下になる様にコントロール
をした。この様にして高真空中で加熱処理した、チップ
の抵抗値変化（於６０℃測定）の関係を第２図に示した
。第２図において（（イ）は４００℃処理、（（ロ）は
５００’Ｃ’処理、（ハ）は７００℃処理、に）は９０
０’Ｃ処理の経時に対する抵抗値特性を示すもので、各
々には特徴のある特性ｉ線を示すことが明らかになった
。実験では（（イ）、（ロ）。
（ハ）、に）の各温度を選んだが、その間における各温
度に付いては、第２図に示した温度依存性を有した特性
曲線に類（Ｌしたそれぞれの特性曲線が得られることは
容易に類推することができる。
度に付いては、第２図に示した温度依存性を有した特性
曲線に類（Ｌしたそれぞれの特性曲線が得られることは
容易に類推することができる。
上述の様に作成された各試料について、熱的影響の試験
をした。熱的影響の試験条件には、前述のサーミスタ製
造上の温度を考慮した７００°ＣＸ１０分（大気中）放
置ならびに実用上の使用温度を考慮した４００’ＣＸ１
０００時間（大気中）放６１’−’ 置を選び実施をした。この試験の前後における６０℃抵
抗値および６０℃−１４０℃間におけるサーミスタ定数
の変化率を調べ、サーミスタ特性の安定化効果に対する
評価としだ。
をした。熱的影響の試験条件には、前述のサーミスタ製
造上の温度を考慮した７００°ＣＸ１０分（大気中）放
置ならびに実用上の使用温度を考慮した４００’ＣＸ１
０００時間（大気中）放６１’−’ 置を選び実施をした。この試験の前後における６０℃抵
抗値および６０℃−１４０℃間におけるサーミスタ定数
の変化率を調べ、サーミスタ特性の安定化効果に対する
評価としだ。
まだ、本発明の効果を比較するため、従来の加熱処理の
代表である７００℃Ｘ６０分（大気中）のアニーリング
処理したチップと、さらに真空条件の比較を含めた１〜
１０ Ｘ １０−２ＴＯｒｒ範囲のの低真空域にコント
ローμされたなかで７００℃Ｘ１０分加熱処理をしたチ
ップを用い同じ熱的影響の試験をした。
代表である７００℃Ｘ６０分（大気中）のアニーリング
処理したチップと、さらに真空条件の比較を含めた１〜
１０ Ｘ １０−２ＴＯｒｒ範囲のの低真空域にコント
ローμされたなかで７００℃Ｘ１０分加熱処理をしたチ
ップを用い同じ熱的影響の試験をした。
その結果、本発明による高真空中で加熱処理されたチッ
プのサーミスタ特性は、熱的に非常に安定化することが
判った。なかでも加熱処理の温度保持時間をパラメータ
に見た場合、その安定化の効果では大きな差異は見られ
なかった。
プのサーミスタ特性は、熱的に非常に安定化することが
判った。なかでも加熱処理の温度保持時間をパラメータ
に見た場合、その安定化の効果では大きな差異は見られ
なかった。
これらの中より第２図に示すＵ）〜（ロ）の内で１０分
間加熱保持をした系のものを代表に、従来例、ならびに
低真空域処理のものとの比較を表に示した。表−１には
Ｔｏｏ℃×１０分（大気中）放置。
間加熱保持をした系のものを代表に、従来例、ならびに
低真空域処理のものとの比較を表に示した。表−１には
Ｔｏｏ℃×１０分（大気中）放置。
表−■には４００℃×１６００時間（大気中）放置によ
る熱的影響の試験結果を示している。
る熱的影響の試験結果を示している。
表−１，１１からも明らかな様に、本発明の高真空中で
加熱処理されたチップのサーミスタ特性〔抵抗値（於６
０’Ｃ）変化率を△Ｒ′で、サーミスタ姫数（於６ｏ→
１４０℃間）の変化率を△Ｂで示した〕は、熱的影響に
対し非常に安定した効果を示すことが判る。また、実用
上のサーミスタ特性の変化は、抵抗値が±６チ、サーミ
スタ定数が±２チ程度以内を必要とするが、少なくとも
５００ ’Ｃ以上の高真空で加熱処理されたチップのサ
ーミスタ特性の変化率は、これを充分に満したものであ
ることが判る。また、高真空中で４００℃の加熱処理を
したチッ乃ならびに低真空域で加熱処理をしたチップに
おいては、サーミスタ特性の著しい熱的安定性の結果が
得られなかった。しかし、上記のサーミスタ特性の変化
の許容範囲が広い使い方をしようとする場合では、それ
゛らの熱処理でも充分にそ０効−を果す員は明ら−か１
ある・従。
加熱処理されたチップのサーミスタ特性〔抵抗値（於６
０’Ｃ）変化率を△Ｒ′で、サーミスタ姫数（於６ｏ→
１４０℃間）の変化率を△Ｂで示した〕は、熱的影響に
対し非常に安定した効果を示すことが判る。また、実用
上のサーミスタ特性の変化は、抵抗値が±６チ、サーミ
スタ定数が±２チ程度以内を必要とするが、少なくとも
５００ ’Ｃ以上の高真空で加熱処理されたチップのサ
ーミスタ特性の変化率は、これを充分に満したものであ
ることが判る。また、高真空中で４００℃の加熱処理を
したチッ乃ならびに低真空域で加熱処理をしたチップに
おいては、サーミスタ特性の著しい熱的安定性の結果が
得られなかった。しかし、上記のサーミスタ特性の変化
の許容範囲が広い使い方をしようとする場合では、それ
゛らの熱処理でも充分にそ０効−を果す員は明ら−か１
ある・従。
て互換性に優れた薄膜サーミスタの製造が可能となっだ
結果、歩留の向上の実現。さらには熱的安定性が向上し
た結果、安定した信頼性が得られる。
結果、歩留の向上の実現。さらには熱的安定性が向上し
た結果、安定した信頼性が得られる。
また、今回の実験では、加熱処理温度をＭムＸ９００℃
にしているが、これはチップの電極材料の耐熱性の点か
らこの温度設定がなされたためで当然その電極材料の構
成で温度範囲が変ることは容易に類推できることである
。
にしているが、これはチップの電極材料の耐熱性の点か
らこの温度設定がなされたためで当然その電極材料の構
成で温度範囲が変ることは容易に類推できることである
。
以上の説明から明らかなように、本発明のチップを高真
空中で加熱処理することにより、サーミスタ特性の優れ
た熱的安定性が図れ、サーミスタ製造上の歩留の向上、
信頼性や向上等の効果が得られるものである。
空中で加熱処理することにより、サーミスタ特性の優れ
た熱的安定性が図れ、サーミスタ製造上の歩留の向上、
信頼性や向上等の効果が得られるものである。
第１図は本発明のなかの実験に使用したサーミスタ素子
（チップ）を模式的に示す断面図、第２図はチップを高
真空中で加熱処理したときの抵抗値（於６０℃）と時間
の関係を示す図である。 １・・・・・・絶縁性基板、２・・・・・・感温抵抗体
膜、３・・・・・・電極膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ＴＩＭＥ ｔｒｎｉ＊）→
（チップ）を模式的に示す断面図、第２図はチップを高
真空中で加熱処理したときの抵抗値（於６０℃）と時間
の関係を示す図である。 １・・・・・・絶縁性基板、２・・・・・・感温抵抗体
膜、３・・・・・・電極膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ＴＩＭＥ ｔｒｎｉ＊）→
Claims (3)
- （１）絶縁性基板の一方の表面に感温抵抗体膜と電極膜
とを形成してサーミヌタ素子を作り、その後、このサー
ミヌタ素子を高真空中で加熱処理する薄膜サーミスタの
製造方法。 - （２）真空圧力は少なくとも６×１０ Ｔｏｒｒ以下で
ある特許請求の範囲第１項記載の薄膜サーミヌタの製造
方法。 - （３）加熱処理温度は少なくともＳＯＯ℃〜９００℃の
範囲である特許請求の範囲第１項記載の薄膜サーミスタ
の声遣方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17038381A JPS5871603A (ja) | 1981-10-23 | 1981-10-23 | 薄膜サ−ミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17038381A JPS5871603A (ja) | 1981-10-23 | 1981-10-23 | 薄膜サ−ミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871603A true JPS5871603A (ja) | 1983-04-28 |
| JPS6252924B2 JPS6252924B2 (ja) | 1987-11-07 |
Family
ID=15903911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17038381A Granted JPS5871603A (ja) | 1981-10-23 | 1981-10-23 | 薄膜サ−ミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871603A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310101A (ja) * | 1987-06-12 | 1988-12-19 | Nok Corp | 薄膜サ−ミスタの製造法 |
| JPH04105303A (ja) * | 1990-08-23 | 1992-04-07 | Murata Mfg Co Ltd | 磁器半導体素子の電極形成方法 |
| JPH04105304A (ja) * | 1990-08-23 | 1992-04-07 | Murata Mfg Co Ltd | 磁器半導体素子の電極形成方法 |
-
1981
- 1981-10-23 JP JP17038381A patent/JPS5871603A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310101A (ja) * | 1987-06-12 | 1988-12-19 | Nok Corp | 薄膜サ−ミスタの製造法 |
| JPH04105303A (ja) * | 1990-08-23 | 1992-04-07 | Murata Mfg Co Ltd | 磁器半導体素子の電極形成方法 |
| JPH04105304A (ja) * | 1990-08-23 | 1992-04-07 | Murata Mfg Co Ltd | 磁器半導体素子の電極形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252924B2 (ja) | 1987-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5871603A (ja) | 薄膜サ−ミスタの製造方法 | |
| EP0338522B1 (en) | High temperature SiC thin film thermistor | |
| JPS5884405A (ja) | 薄膜サ−ミスタの製造方法 | |
| JPH02120624A (ja) | 検知素子の製造法 | |
| JPS62189701A (ja) | 炭化硅素焼結体サ−ミスタ | |
| JPS61242002A (ja) | 薄膜サ−ミスタ | |
| JP2592253B2 (ja) | ガラスコートサーミスタの製造方法 | |
| JPH05223614A (ja) | 熱式流量計用検知素子 | |
| JP2727541B2 (ja) | 薄膜サーミスタの製造法 | |
| EP0129997B1 (en) | Process for the production of ptc thermistors | |
| JPS60124802A (ja) | ガラス封止型サ−ミスタ | |
| JPS5884404A (ja) | 薄膜サ−ミスタ | |
| JPS63285902A (ja) | ＳｉＣ薄膜サ−ミスタの製造方法 | |
| JPH01130503A (ja) | 薄膜サーミスタ | |
| JP2507036B2 (ja) | 薄膜サ―ミスタおよびその製造方法 | |
| JPH02155202A (ja) | ガラス封入形正特性サーミスタ | |
| JPH01310506A (ja) | サーミスタ | |
| JPH07115976B2 (ja) | 酸化アルミニウム層被覆ＡｌＮ基板の製造方法 | |
| JPS5813007B2 (ja) | 窒化タンタル薄膜抵抗素子の製造方法 | |
| JPH0689803A (ja) | 電圧非直線抵抗体の製造方法 | |
| JPH1022102A (ja) | チップ型正特性サーミスタの製造方法 | |
| JPS58110005A (ja) | ガラス封入タイプサ−ミスタの製造方法 | |
| GB1395269A (en) | Method of manufacturing a resistive element | |
| JPH02284401A (ja) | 抵抗器 | |
| JPS5941283B2 (ja) | 電子部品の製造法 |