JPS5869132A - Electronic hybrid circuit - Google Patents
Electronic hybrid circuitInfo
- Publication number
- JPS5869132A JPS5869132A JP16778981A JP16778981A JPS5869132A JP S5869132 A JPS5869132 A JP S5869132A JP 16778981 A JP16778981 A JP 16778981A JP 16778981 A JP16778981 A JP 16778981A JP S5869132 A JPS5869132 A JP S5869132A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- impedance
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、2趣入力インピーダンスを複素インピーダン
スにするのに適した電子化ハイブリッド回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic hybrid circuit suitable for converting a bimodal input impedance into a complex impedance.
従来、電子化ハイブリッド回路は、交流等価回路で示す
と第1図のような構成が用いられておυ、相補電圧を出
力する増巾器1.それぞれ等しい抵抗値R1/2 の出
力抵抗2.差動増幅器3,4.受動回路5,6および電
圧増巾器7とからなる。該回路動作を説明すると、端子
8に印加された4#入力力値VRは、増巾器1に入力さ
れ、その相補出力は出力抵抗2を経て2線端子9,10
に出力される。Conventionally, in an electronic hybrid circuit, a configuration as shown in FIG. 1 is used when shown as an AC equivalent circuit, and an amplifier 1. Output resistance 2. Each has an equal resistance value R1/2. Differential amplifiers 3, 4. It consists of passive circuits 5 and 6 and a voltage amplifier 7. To explain the circuit operation, the 4# input power value VR applied to the terminal 8 is input to the amplifier 1, and its complementary output is sent to the two-wire terminals 9 and 10 via the output resistor 2.
is output to.
一方、端子9,10に入力された2線信号は差動増幅器
6.4を経由して端子11に4締出力値号r8として出
力される。このとき4線入力値号VRが4線用力値号r
8に廻シ込むのを抑圧するために、4線入力値号F’R
はそれぞれインピーダンス2゜およびZ3の受動回路5
,6.増幅器7を経て差動増幅器4で減算が行なわれて
いる。このような構成のため、2線終端インピーダンス
FEWは抵抗2の2倍で与えられ、該終端インピーダン
ス11Nが純抵抗の場合は問題ないが、例えば該終端イ
ンピーダンスj’swを容量1μFと抵抗600nの直
列インピーダンス相当に設計しようとすると、抵抗2の
部分を容量2μFと抵抗600Ωの直列回路で置換する
必要が生じ、そのとき2μFの容量は、その容量値の大
きさ、耐圧のためにかなシ大きな体積の素子を必要とし
実装密度の低下や価格増を招くという欠点があった。On the other hand, the two-wire signal input to the terminals 9 and 10 is outputted to the terminal 11 as the fourth output value r8 via the differential amplifier 6.4. At this time, the 4-wire input value number VR is the 4-wire force value number r.
In order to suppress the input value to 8, the 4-wire input value signal F'R
are passive circuits 5 with impedance 2° and Z3, respectively.
,6. Subtraction is performed by the differential amplifier 4 via the amplifier 7. Because of this configuration, the two-wire termination impedance FEW is given by twice the resistance 2, and there is no problem if the termination impedance 11N is a pure resistance, but for example, if the termination impedance j'sw is a capacitor of 1 μF and a resistor of 600N, there is no problem. If you try to design it to be equivalent to a series impedance, you will need to replace the resistor 2 with a series circuit consisting of a capacitance of 2 μF and a resistor of 600 Ω.In this case, the 2 μF capacitor will have a large size due to its large capacitance value and withstand voltage. This has the disadvantage that it requires a large volume of elements, resulting in a decrease in packaging density and an increase in price.
本発明は、これらの欠点を除去するために、2線終端イ
ンピーダンスを与える受動回路を帰還ループの中に用い
、その受動回路に容量又はインダクタンスが含まれる場
合は争要な容量値又はインダクタンス値と耐電圧を低く
押えて、容量又鉱インダクタンスのサイズの縮小と価格
低下を図ることを目的とする。以下図面について詳細に
説明する。In order to eliminate these drawbacks, the present invention uses a passive circuit in the feedback loop that provides a two-wire termination impedance, and if the passive circuit includes capacitance or inductance, the capacitance or inductance value is The purpose is to suppress the withstand voltage to a low level, reduce the size of the capacitance or inductance, and lower the price. The drawings will be explained in detail below.
第2図は本発明の第1の実施例であって交流等価回路の
みを示しである。該回路は差動増幅器12゜16.14
. ) 7ンジスタ15.電流増幅器16.受動回路
17.18.19とからなシ、電流増幅器16は入力電
流を相補電流で出力する増幅器である。該回路の動作を
説明すると、2線入力端子20 、21に入力された信
号は差動増幅器12によシ検出され差動信号が端子22
に出力され、該出力は差動増幅器14を経て4線出力端
子26に出力される。一方4線入力端子24に印加され
た信号は差動増幅器16に入力され、その出力はトラン
ジスター5のベース62に入力されてエミッタ26に接
続された受動回路17のインピーダンスZ1 によりt
圧/電流変換され、コレクタ27に変換された電流が出
力される。該出力は電流増幅器16を経て相補出力電流
が2線入力端子20 、21に出力される。FIG. 2 shows a first embodiment of the present invention and only shows an AC equivalent circuit. The circuit is a differential amplifier 12°16.14
.. ) 7 register 15. Current amplifier 16. Unlike the passive circuits 17, 18, and 19, the current amplifier 16 is an amplifier that outputs an input current as a complementary current. To explain the operation of this circuit, the signals input to the two-wire input terminals 20 and 21 are detected by the differential amplifier 12, and the differential signal is output to the terminal 22.
The output is outputted to the four-wire output terminal 26 via the differential amplifier 14. On the other hand, the signal applied to the 4-wire input terminal 24 is input to the differential amplifier 16, and its output is input to the base 62 of the transistor 5 and is connected to the emitter 26 of the passive circuit 17.
The voltage/current is converted, and the converted current is output to the collector 27. The output passes through a current amplifier 16, and complementary output currents are output to two-wire input terminals 20 and 21.
すなわち差動増幅器16.トランジスター5および受動
回路17を含んで構成される変換回路にょシ変換された
電流が電流増幅器16を経て相補出力電流として2線入
力端子20 、21に出力される。又、4線入力端子2
4に印加された信号は受動回路18゜19によシ分圧さ
れて差動増幅器14に入力され、4線入力から4線出力
へ信号が廻シ込むのを抑圧している。That is, the differential amplifier 16. The current converted by the conversion circuit including the transistor 5 and the passive circuit 17 is outputted to the two-wire input terminals 20 and 21 as complementary output currents via the current amplifier 16. Also, 4-wire input terminal 2
The signal applied to 4 is divided by the passive circuits 18 and 19 and input to the differential amplifier 14, thereby suppressing the signal from passing from the 4-wire input to the 4-wire output.
このとき回路の特性は、
GIW→*w−fa・fa (2)
となシ、またバランス条件は
Zヅ電−Zs/z、 (4)となる
。ただしZINは2線入力端子20 、21からハイブ
リッド回路をみたインピーダンス、’1+’1sfl*
t4 はそれぞれ電流増幅器16.差動増幅器12,1
6゜14の増幅率、ZX、は2線入力端子20 、21
から電話機側をみたインピーダンス、a鵞V→4wは2
線入力端子20.21間の電圧が4線出力端子26へ出
力される電圧利得、G4W−>mWは4線入力端子24
の電圧が2線入力端子20 、21間へ出力される電圧
利得である。At this time, the characteristics of the circuit are GIW→*w-fa・fa (2)
Also, the balance condition is Zzuden-Zs/z, (4). However, ZIN is the impedance seen from the 2-wire input terminals 20 and 21 to the hybrid circuit, '1+'1sfl*
t4 are respectively current amplifiers 16. Differential amplifier 12,1
The amplification factor of 6°14, ZX, is the 2-wire input terminal 20, 21
The impedance seen from the phone side, a鵞V → 4w is 2
The voltage gain where the voltage between the line input terminals 20 and 21 is output to the 4-wire output terminal 26, G4W->mW is the 4-wire input terminal 24
The voltage is the voltage gain output between the two-wire input terminals 20 and 21.
(1)式より分かるように、2線インピーダンスzxy
は受動回路17のインピーダンスZ1に比例し、その比
例定数は’/f112fBである。例えばZXNとして
容量1μFと抵抗60oΩの直列のインピーダン容量と
600x(ft fz rs)Ωの抵抗の直列回路とな
り、t、 j’= taの積を1よシ大きな値に選べば
小さな容量で済み、初期の目的が達せられる。As can be seen from equation (1), the two-wire impedance zxy
is proportional to the impedance Z1 of the passive circuit 17, and its proportionality constant is '/f112fB. For example, ZXN is a series circuit with a series impedance capacitance of 1 μF and a resistor of 60 oΩ, and a resistor of 600 Initial objectives are achieved.
第6図は本発明の第2の実施例であって、第2図におい
てZxytZLIIC等しくなるように21を設計し、
かつ受動回路18.19を増幅率f、の増幅器28に置
換したもので、増幅器28は単なる抵抗分圧でも実現で
きる。FIG. 6 shows a second embodiment of the present invention, in which 21 is designed so that ZxytZLIIC is equal in FIG.
In addition, the passive circuits 18 and 19 are replaced with an amplifier 28 having an amplification factor of f, and the amplifier 28 can be realized by simply resistive voltage division.
このとき回路の特性は(1)+(2)* (3) +
<4) 式f ZTJ−Zxyと置くことにょシ
G鵞w−+ 4W −fs af4
(6)となり、またバランス条件は
となる。一般にzl、は複素インピーダンスであシ、2
乃至6素子程度で近似されるため、Z IN −ZLと
するにはZl も複素インピーダンスにする必要があ
るが、第2図における2= 12.が単なる増幅器28
で代用できるため、第6図の回路ではただ1個の複素イ
ンピーダンスZ1 だけで済む、また(6)?(7)式
から分かるように、2線4線間の伝達関数は実数のため
周波数特性は平担になシ伝送特性上も優れている。At this time, the characteristics of the circuit are (1) + (2) * (3) +
<4) To put the formula f ZTJ-Zxy, G 鵞 w-+ 4W -fs af4
(6), and the balance condition is as follows. In general, zl is a complex impedance, 2
Since it is approximated by about 6 to 6 elements, Zl must also be a complex impedance in order to obtain Z IN -ZL, but 2=12. is just an amplifier 28
Since it can be substituted by (6), only one complex impedance Z1 is required in the circuit of Fig. 6, and (6)? As can be seen from equation (7), since the transfer function between the two and four wires is a real number, the frequency characteristics are flat and the transmission characteristics are excellent.
第4図は第2図、第6図におけるトランジスタ15と受
動回路17からなる部分回路のさらに他の回路構成例で
あシ、電圧電流変換回路29 、60と受動回路61
とからなる、この回路例ではZIMは、但し1..1γ
は、それぞれ電圧電流変換回路29゜60の変換係数で
、z4は受動回路61のインピを用いれば、受動回路6
1の逆数に比例するインピーダンスZXMを実現できる
。このことは、Z4に容量を用いるとZINとしてはイ
ンダクタンスに、また逆に24にインダクタンス用いれ
ばZXMは容量として設計できることを示している。FIG. 4 shows still another circuit configuration example of the partial circuit consisting of the transistor 15 and the passive circuit 17 in FIGS.
In this circuit example, ZIM consists of 1. .. 1γ
are the conversion coefficients of the voltage-current conversion circuit 29°60, and z4 is the conversion coefficient of the passive circuit 61 if the impedance of the passive circuit 61 is used.
Impedance ZXM proportional to the reciprocal of 1 can be realized. This shows that if a capacitor is used for Z4, ZIN can be designed as an inductance, and conversely, if an inductance is used for 24, ZXM can be designed as a capacitor.
以上の実施例において電圧信号を電流信号に、電流信号
を電圧信号に置換し、増幅器も電流タイプと電圧タイプ
を置換することにょシ動作することは明らかである。ま
たトランジスタ15は、PNPタイプやFETを用いる
ことができることも明らかである。It is clear that in the above embodiments, the voltage signal is replaced by a current signal, the current signal is replaced by a voltage signal, and the amplifier also operates by replacing the current type with the voltage type. It is also clear that a PNP type or FET can be used as the transistor 15.
本実施例をさらに具体的な回路構成で示したのが第5図
である。第2図及び第6図の回路構成要素はそれぞれ第
5図の回路構成要素と次のように対応している。すなわ
ち、2線入方端子20.21は2Wに、差動増幅器12
(f*)は電流増幅器4+A!+J!に、出力端子22
は点Qに、差動増幅器16(rs)は点Qにおける電流
加算に、トランジスタ15及び受動回路17(Zl)を
含んでなる変換回路は回路B1に、受動回路17(Zl
)は該回路B1のインピーダンス2.に、電流増幅器1
6(pt)は回路B3及び電流増幅器cl 、 clに
、電圧増幅器2B(f@)は電流増幅器E3の1 :
1/2の出力に、差動増幅器14(f4)は回路E1
に対応する。なお第5図の1.は通話電流、VLは2線
χ力端子2Wの端子間電圧、VBBは電源電圧、Vrd
は回路Bs内の各トランジスタQttQ!−Q4が飽和
しない範囲で与える適当な電圧、たとえば−5V、 C
Doは電話機への電流供給用容量である。また電流増幅
器AI、A鵞* BIs ’1 * ’11 EMには
カレント・ミラー回路(たとえば@Analysis
and Dasi−gn of Avsalog In
tegrated C4rcs4t”PmL R,Gr
ay、 RobertG、 Mayor : John
Filmy & 5ons、 1977 F、197
〜261特にp、266.266のFig、 )を用い
ることができる。FIG. 5 shows a more specific circuit configuration of this embodiment. The circuit components in FIGS. 2 and 6 correspond to the circuit components in FIG. 5, respectively, as follows. That is, the 2-wire input terminals 20 and 21 are connected to 2W, and the differential amplifier 12
(f*) is the current amplifier 4+A! +J! , output terminal 22
is at point Q, the differential amplifier 16 (rs) is for current addition at point Q, the conversion circuit including transistor 15 and passive circuit 17 (Zl) is at circuit B1, and passive circuit 17 (Zl) is at point Q.
) is the impedance 2. of the circuit B1. , current amplifier 1
6 (pt) is connected to circuit B3 and current amplifiers cl and cl, and voltage amplifier 2B (f@) is connected to current amplifier E3.
At the output of 1/2, the differential amplifier 14 (f4) is connected to the circuit E1.
corresponds to Note that 1 in Figure 5. is the communication current, VL is the voltage across the two-wire χ power terminal 2W, VBB is the power supply voltage, Vrd
is each transistor QttQ! in the circuit Bs. -Appropriate voltage to be applied within a range that does not saturate Q4, e.g. -5V, C
Do is the capacity for supplying current to the telephone. In addition, the current amplifiers AI, A鵞*BIs '1 * '11 EM are equipped with a current mirror circuit (e.g. @Analysis).
and Dasi-gn of Avsalog In
tegrated C4rcs4t”PmL R,Gr
ay, Robert G., Mayor: John
Filmy & 5ons, 1977 F, 197
~261 especially p, 266.266 Fig, ) can be used.
次に本回路の動作について説明する。まず直流特性の動
作について述べる。Next, the operation of this circuit will be explained. First, we will discuss the operation of DC characteristics.
電流増幅器AI 、 A、内のトランジスタのペース・
エミッタ間電圧降下は、電源電圧VBBに較べて小さい
ため無視すると、アース、電流増幅器AI、抵抗R1,
’lW、抵抗R1,電流増幅器4s FBI電源に到る
パスにおいて抵抗R1に流れる電流はI VBys l
−FL
2R。The pace of the transistors in the current amplifier AI, A,
Since the emitter voltage drop is small compared to the power supply voltage VBB, it can be ignored: ground, current amplifier AI, resistor R1,
'lW, resistor R1, current amplifier 4s The current flowing through resistor R1 on the path to the FBI power supply is I VBys l
-FL 2R.
となり、それが電流増幅器AI、AIの入力電流となり
、電流増幅器A1の出力は電流増幅器B2に入力され、
その出力は電流増幅器A!の出力と点P。This becomes the input current of current amplifiers AI and AI, and the output of current amplifier A1 is input to current amplifier B2,
Its output is current amplifier A! output and point P.
Qにおいて加算される。又電流増幅器c1のn:1:2
の2の出力には、線路電流ILのn/2が流れ点が回路
B3 内のトランジスタCh、(hのベースに入力され
る。該トランジスタQ1. Chで電流増幅された電流
と回路B1から回路B3 に流入する電流を加算して電
流増幅器C!に入力され、電流増幅器C2のn=1:1
のnの出力は2WA端子に接続され、1の出力は電流増
幅器c1に入力され、fL:1:2の外出力は2WB端
子に接続されている。are added at Q. Also, n of current amplifier c1: 1:2
The flow point of n/2 of the line current IL is input to the base of the transistor Ch (h) in the circuit B3.The current amplified by the transistor Q1. The current flowing into B3 is added and input to current amplifier C!, and n=1:1 of current amplifier C2.
The output of n is connected to the 2WA terminal, the output of 1 is input to the current amplifier c1, and the external output of fL:1:2 is connected to the 2WB terminal.
この直流回路は回路B3 内の容量CDOのために直流
に対してのみ動作し、交流信号に対しては動作しない。This DC circuit operates only for DC signals due to the capacitance CDO in circuit B3, and does not operate for AC signals.
次に本発明に関連する交流特性の動作について述べる。Next, the operation of AC characteristics related to the present invention will be described.
2W端の電圧は、電流増幅器AI、AI及び抵抗R1で
電圧/電流変換し、電流増幅器A、の出力は電流増幅器
B、に入力され、その出力は点Qで電流増幅器A3の出
力と加算され、これによ、92F端の差動信号が検出さ
れる。この電流は回路B1に入力され、抵抗R,の両端
に発生した電位ドロップと等しい電位ドロップがインピ
ーダンスZxに発生するようにオペアンプは動作し、ト
ランジスタQ3のコレクタ電流は回路B!に入力された
電流のR1/Zx倍される。この電流は回路B3の中を
ベース接地トランジスタQ4を経て電流増幅器C3に入
力され、11:1の外出力は2線入力の2FAに出力さ
れ、1の出力は電流増幅器C1で外缶されて2線入力の
WBに出力される。The voltage at the 2W end is converted into voltage/current by current amplifiers AI, AI and resistor R1, and the output of current amplifier A is input to current amplifier B, and its output is added to the output of current amplifier A3 at point Q. , whereby the differential signal at the 92F end is detected. This current is input to the circuit B1, and the operational amplifier operates so that a potential drop equal to the potential drop occurring across the resistor R, occurs in the impedance Zx, and the collector current of the transistor Q3 changes to the circuit B! The current input to is multiplied by R1/Zx. This current is inputted into the current amplifier C3 through the common base transistor Q4 in the circuit B3, and the external output of 11:1 is outputted to the 2-wire input 2FA, and the output of 1 is outputted to the current amplifier C1 and outputted to the current amplifier C3. It is output to the line input WB.
また4線入力41F’Rからの信号は、容量と抵抗R4
と電流増幅器E2によシミ正電流変換され、その出力は
点Qに加算される。(差動増幅器13(fs)の働きに
相当する。)また2線から4線への信号伝達は、2線信
号が電流増幅器A1 * 4及び抵抗R1により電圧電
流変換され、電流増幅器A1 の出力は電流増幅器E
、に入力され、その出力は点Sで電流増幅器A、の出力
と加算されて差動増幅器E1を経て4線出力WEに出力
される。エコー抑制は4線入力4WRの信号が電流変換
されて電流増幅器、1
E!の1.7:1の7の出力に出力され、差動増幅器E
1 に入力しエコーを抑圧している。Also, the signal from the 4-wire input 41F'R is connected to the capacitor and resistor R4.
is converted into a positive current by current amplifier E2, and its output is added to point Q. (This corresponds to the function of the differential amplifier 13 (fs).) In addition, for signal transmission from 2 wires to 4 wires, the 2 wire signal is converted into voltage and current by current amplifier A1 * 4 and resistor R1, and the output of current amplifier A1 is is the current amplifier E
, and its output is added to the output of current amplifier A at point S and output to four-wire output WE via differential amplifier E1. Echo suppression is achieved by converting the 4-wire input 4WR signal into a current amplifier, 1 E! It is output to the 7 output of 1.7:1 of the differential amplifier E.
1 to suppress echo.
以上の回路特性を式で示すと、 となり、キャンセル条件は である。Expressing the above circuit characteristics as a formula, we get Therefore, the cancellation conditions are It is.
以上説明したように、電子化ハイブリッド回路の2線側
インピ一ダンスZXMを与えるのに、帰還ループの中に
インピーダンスZ!またはZ4の受動回路を挿入して行
なうことによシ、2線側インピーダンスZXXはインピ
ーダンスZ1またはZ4に比例または反比例し、その比
例定数または反比例定数を適当に選ぶことによシ該イン
ピーダンスz1゜Z4に用いる容量またはインダクタン
スの素子値を小さく選ぶことができ、素子のサイズの小
形化がはかれ、また該インピーダンスZ1 またはZ4
に印加される電圧は、2線入力端子に印加される直流電
圧より小さくなるように回路設計ができるため低耐圧素
子で済み、従ってインピーダンスZ1またはZ4の受動
回路の素子の小形化、経済化に有効である。As explained above, in order to provide the impedance ZXM on the two-wire side of the electronic hybrid circuit, the impedance Z! Alternatively, by inserting a passive circuit of Z4, the impedance ZXX on the two-wire side is proportional or inversely proportional to the impedance Z1 or Z4, and by appropriately selecting the proportionality constant or inverse proportionality constant, the impedance Z1゜Z4 The element value of the capacitance or inductance used for the
Since the circuit can be designed so that the voltage applied to the 2-wire input terminal is smaller than the DC voltage applied to the 2-wire input terminal, a low-voltage element can be used, which makes it possible to downsize and economize the elements of a passive circuit with impedance Z1 or Z4. It is valid.
第1図は従来の電子化ハイブリッド回路、第2図は本発
明の第1の実施例、第6図は本発明の第2の実施例、第
4図は第1及び第2の実施例における部分回路の他の回
路構成例、第5図は実施例の具体的回路構成である。
1・・・増幅器、2・・・出力抵抗、3.4,12,1
3.14・・・差動増幅器、5,6.17,18.19
・・・受動回路、7,28・・・電圧増幅器、8.24
・・・4線入力端子、9,10,20.21・・・2線
入力端子、11.23・・・4線出力端子、15・・・
トランジスタ、16・・・電流増幅器、22.25・・
・出力端子、26・・・エミッタ、27・・・コレクタ
、62・・・ペース、29.60・・・電圧電流変換器
、61・・・受動回路、Al* A2 + Bx *
C1@ Cz t E@・・・電流増幅器特許出願人日
本電信電話公社
代理人弁理士 玉 蟲 久五 部(外6名)第1図
第3図
/16
第4図FIG. 1 shows a conventional electronic hybrid circuit, FIG. 2 shows a first embodiment of the present invention, FIG. 6 shows a second embodiment of the present invention, and FIG. 4 shows the first and second embodiments. Another circuit configuration example of the partial circuit, FIG. 5, is a specific circuit configuration of the embodiment. 1...Amplifier, 2...Output resistance, 3.4,12,1
3.14... Differential amplifier, 5, 6.17, 18.19
...passive circuit, 7,28...voltage amplifier, 8.24
...4-wire input terminal, 9,10,20.21...2-wire input terminal, 11.23...4-wire output terminal, 15...
Transistor, 16...Current amplifier, 22.25...
・Output terminal, 26...Emitter, 27...Collector, 62...Pace, 29.60...Voltage-current converter, 61...Passive circuit, Al* A2 + Bx *
C1 @ Cz t E @...Current amplifier patent applicant Nippon Telegraph and Telephone Corporation Patent attorney Kugo Tamamushi Department (6 others) Figure 1 Figure 3/16 Figure 4
Claims (1)
ンスである電子化ハイブリッド回路の該入力インピーダ
ンスを与える回路において、2線入力値号を検出する検
出回路と、該検出回路によシ検出された出力を入力する
インピーダンスZの受動回路と、該受動回路からの出力
を該受動回路のインピーダンスZまたは1/zに比例す
る信号に変換して出力する変換回路と、該変換回路から
の変換出力を入力し、かっ該2線平衡信号線に出力する
出力増−回路とからなることを特徴とする電子化ハイブ
リッド回路。 2、 前記検出回路および変換回路間に4細工平衡入力
値号を印加し、該入力信号が該変換回路と前記出力増幅
回路を介して前記2@平衡信号縁側に出力することを特
徴とする特許請求の範囲第1項記載の電子化ハイブリッ
ド回路。 五、2蛛入カインピーダンスを前記z、11.を平衡信
号−側インピーダンスに等しく設定し、バランス条件を
規定する前記受動回路を抵抗分圧または電圧増幅器によ
シ構成したことを特徴とする特許請求の範囲第1項記載
の電子化ハイブリッド回路。[Scope of Claims] A circuit for providing input impedance of a 12-wire balanced signal line input impedance of a complex impedance includes a detection circuit for detecting a 2-wire input value signal, and a detection circuit for detecting a signal by the detection circuit. a passive circuit of impedance Z that inputs the output of the passive circuit; a conversion circuit that converts the output from the passive circuit into a signal proportional to the impedance Z or 1/z of the passive circuit and outputs the signal; 1. An electronic hybrid circuit comprising an output amplification circuit which inputs an output and outputs the output to the two-wire balanced signal line. 2. A patent characterized in that a 4-trimmed balanced input value signal is applied between the detection circuit and the conversion circuit, and the input signal is output to the 2@balanced signal edge side via the conversion circuit and the output amplification circuit. An electronic hybrid circuit according to claim 1. 5. Set the impedance of the 2-layer capacitor to the above z, 11. 2. The electronic hybrid circuit according to claim 1, wherein: is set equal to the balanced signal-side impedance, and the passive circuit that defines the balance condition is configured by a resistive voltage divider or a voltage amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16778981A JPS5869132A (en) | 1981-10-20 | 1981-10-20 | Electronic hybrid circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16778981A JPS5869132A (en) | 1981-10-20 | 1981-10-20 | Electronic hybrid circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5869132A true JPS5869132A (en) | 1983-04-25 |
JPS6310615B2 JPS6310615B2 (en) | 1988-03-08 |
Family
ID=15856136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16778981A Granted JPS5869132A (en) | 1981-10-20 | 1981-10-20 | Electronic hybrid circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5869132A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242695A (en) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | Two-line/four-line converting circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685939A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Electronic hybrid circuit |
JPS5685938A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Electronic hybrid circuit |
JPS56115041A (en) * | 1980-02-18 | 1981-09-10 | Fujitsu Ltd | Electronic hybrid circuit |
-
1981
- 1981-10-20 JP JP16778981A patent/JPS5869132A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685939A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Electronic hybrid circuit |
JPS5685938A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Electronic hybrid circuit |
JPS56115041A (en) * | 1980-02-18 | 1981-09-10 | Fujitsu Ltd | Electronic hybrid circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242695A (en) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | Two-line/four-line converting circuit |
JPH0439957B2 (en) * | 1985-08-20 | 1992-07-01 | Fujitsu Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPS6310615B2 (en) | 1988-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4203012A (en) | Hybrid circuit using current mirror circuits | |
US4472608A (en) | Subscriber line interface circuit | |
US4866767A (en) | Subscriber line interface circuit | |
US5070305A (en) | Device for converting unbalanced analog electric signals into fully differential signals | |
US4961219A (en) | Circuit for synthesizing an impedance across the tip and ring leads of a telephone line circuit | |
US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
JPS6292559A (en) | Telephone circuit | |
US4872199A (en) | Battery-feed circuit for exchange | |
JPS5869132A (en) | Electronic hybrid circuit | |
US4034166A (en) | Transmission networks for telephone system | |
JPS59135961A (en) | Speech signal suppressing circuit for telephone set | |
US4554415A (en) | Bilateral amplifier | |
US4789999A (en) | Line circuit for coupling a subscriber set to a switching facility to provide a complex impedance match | |
US4968949A (en) | Ohmically isolating input circuit | |
JPS6228606B2 (en) | ||
US5760728A (en) | Input stage for an analog-to-digital converter and method of operation thereof | |
EP0056810A1 (en) | Loop sensing circuit for use with a subscriber loop interface circuit | |
US4074215A (en) | Stable gyrator network for simularity inductance | |
KR840008231A (en) | Electrical signal processing equipment | |
US3602800A (en) | Coupler for interconnecting customer equipment with telephone network | |
TW516265B (en) | DC offset canceling circuit used for variable gain amplifier | |
JPS6230546B2 (en) | ||
JPH0736196B2 (en) | Summing amplifier with complex weighting factors and interface with such summing amplifier | |
JPS60117959A (en) | Subscriber circuit | |
SU1170585A1 (en) | Bidirectional amplifier |