JPS5862908A - Voltage current converting circuit - Google Patents
Voltage current converting circuitInfo
- Publication number
- JPS5862908A JPS5862908A JP56161695A JP16169581A JPS5862908A JP S5862908 A JPS5862908 A JP S5862908A JP 56161695 A JP56161695 A JP 56161695A JP 16169581 A JP16169581 A JP 16169581A JP S5862908 A JPS5862908 A JP S5862908A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- common
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は入力電圧をそれに応じた出力電流に変換する電
圧電流変換回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a voltage-current conversion circuit that converts an input voltage into an output current corresponding to the input voltage.
新株電圧電流変換回路として、第1図に示す如き、入力
端Aと、出力端Bと、それ等入力端A及び出力端Bに対
して共通な共通端Cとを有するカレントミラー回路Mを
有し、而してそのカレントミラー回路Mの入力端ム及び
共通端C間に入力抵抗ROを通じて入力電圧源8がII
!続され、又カレントミラー回路M゛の出力端B及び共
通端C間に負荷りを通じてit源Eが接続されてなる構
成のものが提案されている。The new voltage-current conversion circuit has a current mirror circuit M having an input terminal A, an output terminal B, and a common terminal C common to the input terminal A and the output terminal B, as shown in FIG. Then, the input voltage source 8 is connected to II through the input resistor RO between the input terminal M and the common terminal C of the current mirror circuit M.
! Furthermore, a configuration has been proposed in which an IT source E is connected through a load between the output terminal B and the common terminal C of the current mirror circuit M'.
所で斯る電圧電流変換回路は、その入力電圧源8より得
られる入力電圧(これをVとする)に基き、入力抵抗3
0.及びカレントミラー回路Mの入力端ム及び共通端C
を通って、カレントミラー回路M内に電流(゛これをI
、 とする)が流れ、これにより電源Bより負荷L1
及びカレントミラー回路Mの出力端B及び共通端Cを通
ってカレン)fラー回路M内に電流が出力電流(これを
Io とする)として流れるという機構で、入力電圧V
を電流に応じた出力電流I0に変換するものであるが、
カレントよラー回路Mとして次の構成を有するものが提
案されているO
即ち、第2図に示す如(、入力端ム及び共通端C間に、
NPNIiのパイポー2トランジスタQ1が、そのコレ
クタを、ベースをコレクタに接続せるNPNfiのバイ
ポー、クトランジスタ::11
Q1′のエイツターコレクメを介して入力端ムに、エミ
ッタを直接共通端CV−接続せる態様を以って接続され
、又出力端B及び共通端C間に、NPNfiのバイポー
ラトランジスタQ2が、そのコレクタを直接出力端Bに
、エミッタを、ベースをコレクタに接続せるNPN型の
バイポーラトランジスタQ 2 /を介しt共通端Cに
接続せる態様を以って接続され、而してトランジスタQ
1のベースがトランジスタQ2のエミッタに、トランジ
スタQ2のベースが入力端Aに接続され、依って入力両
人及び共通端Cを通る電fLIi )一部カ)ランジ
スタQ2のベース−エミッタートランジスタQ1のベー
ス−エミッタを通って流れることにより、トランジスタ
Q1及びQ2が制御されて、電流I、 61. )ラン
ジスJIQ1’ (そのベース及びコレクタが互に接
続すしているのでダイオードとして作用する)を通って
流れ且トランジスタQ1をそのコレクターエミッタを通
って流れ、又出力電流I0がトランジスタQ2をそのコ
レクターエミッタを通って流れ且トランジスタQ2′(
そのベース及びコレクタが互に接続されているのでダイ
オードとして作用する)を通って流れる様に構成された
ものが提案されている。In this case, such a voltage-current conversion circuit has an input resistance 3 based on an input voltage obtained from its input voltage source 8 (this is assumed to be V).
0. and the input terminal M and common terminal C of the current mirror circuit M.
A current flows through the current mirror circuit M (I
, ) flows, and as a result, load L1 is transferred from power source B
In this mechanism, a current flows as an output current (this is designated as Io) in the current mirror circuit M through the output terminal B and the common terminal C of the current mirror circuit M, and the input voltage V
is converted into an output current I0 according to the current,
A current mirror circuit M having the following configuration has been proposed. Namely, as shown in FIG.
The bipolar transistor Q1 of NPNIi connects its collector to the collector, and the bipolar transistor of NPNfi connects its base to the collector. An NPN-type bipolar transistor Q2 is connected between the output terminal B and the common terminal C in a manner that Q 2 / is connected to the common terminal C, and the transistor Q
The base of transistor Q2 is connected to the emitter of transistor Q2, and the base of transistor Q2 is connected to input terminal A, so that the current passing through both inputs and the common terminal C is fLIi. - the transistors Q1 and Q2 are controlled by flowing through the emitters so that a current I, 61. ) flows through the transistor Q1' (which acts as a diode since its base and collector are connected together) and through the transistor Q1 through its collector-emitter, and the output current I0 flows through the transistor Q2 through its collector-emitter. flows through and transistor Q2'(
It has been proposed to flow through a diode (its base and collector are connected together so that it acts as a diode).
又電圧電流変換回路として、第S図に示す如き、第1図
にて上述せる構成に於て、そのカレントさラー回路Mが
入力端A1出力端B及び共通端Cの外電源磯統端りを有
し、而してそれが電源Eの共通端Cに接続せる儒とに反
対側の端に接続され−ていることを除いては第3図の場
合と同様の構成のものも提案されている。In addition, as a voltage-current conversion circuit, in the configuration described above in FIG. 1 as shown in FIG. A configuration similar to that in FIG. 3 has also been proposed, except that it is connected to the common end C of the power source E, and is connected at the opposite end to the common end C of the power source E. ing.
所で斯る電圧電流変換回路は、第1図にて上述せる電圧
電流変換回路と同様の機構で、第1図の場合−と同様に
入力電圧Vをそれに応じた出力電流l。に変換するもの
であるが、カレン)窒う−−路Mとして次の構成を有す
るものが提案されている。By the way, such a voltage-current conversion circuit has a mechanism similar to the voltage-current conversion circuit described above in FIG. However, a method having the following configuration has been proposed as the Karen)-Niu--route M.
即ち184図に示す如く、入力端A及び共通端C間に、
第211の場合と岡一様のトランジスタQ1が、そのコ
レクタ及びエミッタを夫々直接的に入力端ム及び共通端
Cに接続せる態様を以ってII絖され、又出力端B及び
共通端C間に11I2図の場合と同様のトランジスタQ
2が、そのコレクタ及びエミッタを夫々直接的に出力端
B及び共通端Cに接続せる態様を以って接続され、一方
ベース及びコレクタを夫々入カ端ム及び電源接続端りに
、エミッタをトランジスタQ1及びQlのベースに接続
せるNPN@のバイポーラトランジスタQ6を有し、而
して入力端A及び共通端Cを通る電fiI急の一部が、
トランジスタQ6及びQl;及びトランジスタQ6及び
Qlのベース−エミッタに夫々通って流れることにより
、トランジスタQ1及びQlが制御されて、電流I、及
びIoが夫々トランジスタQ1及びQlをそれ等のコレ
クタ及びエミッタを通って流れる様に構成されたものが
提案されている。That is, as shown in Figure 184, between the input terminal A and the common terminal C,
In the 211th case, the transistor Q1 of Hajime Oka is connected in such a manner that its collector and emitter are directly connected to the input terminal M and the common terminal C, respectively, and the transistor Q1 is connected between the output terminal B and the common terminal C. In 11I2, the same transistor Q as in Fig.
2 is connected in such a manner that its collector and emitter are directly connected to the output terminal B and the common terminal C, respectively, while the base and collector are respectively connected to the input terminal and the power supply terminal, and the emitter is connected to the transistor It has an NPN@ bipolar transistor Q6 connected to the bases of Q1 and Ql, so that part of the electric current passing through the input terminal A and the common terminal C is
Transistors Q1 and Ql are controlled by flowing through the base-emitters of transistors Q6 and Ql; and the base-emitters of transistors Q6 and Ql, respectively, so that currents I and Io flow through the collectors and emitters of transistors Q1 and Ql, respectively. It has been proposed that the structure is structured so that it flows through the air.
又カレントミラー回路Mとして、第5図に示す如く、第
4図にて上述せる構成に於て、そのトランジスタQ1及
びQlのエミッタと共通端Cとの間に夫々抵抗R1及び
襄′2:が介挿されてなる事を除いては、第4図の場合
と同様の構成のものも提案されている。As shown in FIG. 5, as a current mirror circuit M, in the configuration described above in FIG. A configuration similar to that shown in FIG. 4 has also been proposed, except for the insertion.
更にカレントミラー回路Mとして、第6図に示す如く、
第5図にて上述せる構成に於て、そのトランジスfiQ
l、が、NPN型のバイポーラトランジスタQ7及びQ
Bがダーリントン型に接続されてなる構成に置換されて
なる事を除いては第5図の場合と同様の構成のものも提
案されている。Furthermore, as a current mirror circuit M, as shown in FIG.
In the configuration described above in FIG.
l, are NPN type bipolar transistors Q7 and Q
A configuration similar to that shown in FIG. 5 has also been proposed, except that B is replaced with a configuration in which B is connected in a Darlington type.
然し乍ら、第1図にて上述せる電圧電流変換回路に於て
、その力V:/)iツー回路量として#I2図にて上述
せる構成を有するものが使用されている場合、及び第5
図にて上述せる電圧電流変換回路に於て、そのカレント
ミラー回路Mとして第4図、第5図及び第6図にて上述
せる構成を有するものが使用されている場合、入力4圧
■と出力電流I0とは、次式の関係を有するものである
。However, in the voltage-current conversion circuit described above in FIG.
In the voltage-current conversion circuit shown in the figure above, if the current mirror circuit M having the structure shown in Figs. 4, 5, and 6 is used, the input voltage 4 and The output current I0 has the following relationship.
但しく11式に於ける■、は、カレントミラー回路Mが
第2・図の構成を有する場合、トランジスタQ1及びQ
lのベース−エミッタ間電圧を夫々■1..及びVIm
2とするとき、それ等の和の値を有し、従ってV□、
m V□2==■□とす−るきき、V、≧2■□ の1
直を有する。又力レシ)ミラー回路Mが第4図及び第5
図の構成を有する場合、■11111 ” ■1112
” vBN トL’、又)9yジx/Q6のベース−
エミッタ間電圧■□6 をVImとするとき% v5
”’ 2■BE の値を有するものである。However, ■ in Equation 11 means that when the current mirror circuit M has the configuration shown in Figure 2, the transistors Q1 and Q
The base-emitter voltage of l is respectively 1. .. and VIm
2, it has the value of their sum, so V□,
m V□2==■□ and -ruki, V, ≧2■□ 1
Has directness. Also, the mirror circuit M is as shown in Figures 4 and 5.
If it has the configuration shown in the figure, ■11111 ” ■1112
” vBN tL', also) 9y dix/Q6 base-
When the emitter voltage ■□6 is VIm, % v5
It has a value of ``' 2■BE.
更にカレントミラー回路Mが第6図の#成を有する場合
、トランジスタQ7及びQBのベース−エミッタ間電圧
■□7及びVrgsとし、それ等をvBIi1及びV□
2と共にvBIとするとき、V、 = S V□の値を
有するものである。又tは、カレントミラー回路Mが第
2図及び第4図の構成を有する場合、入力抵抗ROの抵
抗roとするとき、r==roの値を有し、又カレント
ミラー回路Mが第5図及び第6図の構成を有する場合、
抵抗R1及びR2の値を夫々r1及びr2とし、モして
r、3r2:=r′ とするときf m g’の値を
有するものである。Furthermore, when the current mirror circuit M has the # configuration shown in FIG.
2 and vBI, it has a value of V, = S V□. In addition, when the current mirror circuit M has the configurations shown in FIGS. 2 and 4, t has a value of r==ro when the resistance ro of the input resistor RO is set, and the current mirror circuit M has a value of r==ro. When having the configuration shown in Fig. 6 and Fig. 6,
When the values of the resistors R1 and R2 are r1 and r2, respectively, and r, 3r2:=r', the value is f m g'.
従って第1図の電圧電流変換回路に於てそのカレントミ
ラー回路Mとして第2図にて上述せる構成を有するもの
が使用されている場合、及び115図の電圧“−流変換
回路に於てそのカレントミラー回路Mとして第4図、第
5図及び第6図にて上述せる構成を有するものが使用さ
れている場合、入力電圧■に対する出力電流°Ioの関
係が、第7図の入力電圧v対出力電流I0特性でみて点
線図示の如く電圧vs によるオフセット1圧を有す
るものとして得られる如く、−5・N分の誤差を伴い、
従って出力電流I0が正しく入力直圧■に比例せる高精
度のものとして得られないものである。Therefore, when the current mirror circuit M having the configuration described above in FIG. 2 is used in the voltage-current conversion circuit of FIG. 1, and in the voltage-current conversion circuit of FIG. When the current mirror circuit M having the configuration described above in FIGS. 4, 5, and 6 is used, the relationship between the output current °Io and the input voltage ■ is as shown in FIG. Looking at the output current I0 characteristic, as shown by the dotted line, there is an offset of 1 voltage due to the voltage vs, with an error of -5·N.
Therefore, it is not possible to obtain a highly accurate output current I0 that is correctly proportional to the input direct voltage (2).
依って不発明は、上述せる欠点のない新規な電圧電流変
換回路を提案せんとするもので以下詳述する所より明ら
かとなるであろう。Therefore, the invention is intended to propose a novel voltage-current conversion circuit free from the above-mentioned drawbacks, which will become clear from the detailed description below.
本発明による゛−圧シ流変換回路の一例は、第1図にて
上述せる構成に於て、そのカレントミラー回路Mとして
、第2図にて上述せる構成に代え、縞8図に示す如く、
第2図にて上述せる構成に於て、その出力jiiiiB
と共通端Cとの間に、NPNIIのバイポーラトランジ
スタQ5と抵抗R5のトランジスタQ5のエミッタを抵
抗R5の一端に接続せる態様の直列回路11カS、その
トランジスタQ5のコレクタを出力端Bに、抵抗B−3
の他端を共通端Cに接続せる態様を以って接続され、而
してそのトランジスタQ5がそのベースをして入力端ム
に接続されて、電流I。An example of the pressure current conversion circuit according to the present invention has the configuration described above in FIG. 1, but instead of the configuration described above in FIG. ,
In the configuration described above in FIG. 2, the output jiiiB
and a common terminal C, there is connected a series circuit 11 in which the emitter of the transistor Q5 of the NPN II bipolar transistor Q5 and the resistor R5 is connected to one end of the resistor R5, the collector of the transistor Q5 is connected to the output terminal B, and the resistor B-3
The transistor Q5 is connected with its other end to the common terminal C, and its base is connected to the input terminal M, so that a current I is connected.
の一部によって制御される様になされていることを除い
ては、第2図e4合と同様の構成のものが使用されてい
るものである。The configuration used is the same as that in Figure 2 e4, except that it is controlled by a part of the .
又本発明による電圧電流回路の他の例は、第2図にて上
述せる構成に於て、そのカレントミラー回路Mとして、
第4図にて上述せる構成に代え、第9図に示す如<、7
14図の構成に於て、第8図にて上述せると同様のトラ
ンジスタQ5及び抵抗B5の直列回路Hが、第8図の場
合と同様に出力端B及び共通端C−6゜接続され、而し
てそのトランジスタQ5がそのベースをして入力端ムに
接続されて、電流Iiの一部によって制御される様にな
されていることを除む1て壷1第4図の場合と同様の構
成のものが使用されている−のである。Another example of the voltage-current circuit according to the present invention has the configuration described above in FIG. 2, and as the current mirror circuit M,
Instead of the configuration described above in FIG. 4, as shown in FIG.
In the configuration of FIG. 14, a series circuit H of a transistor Q5 and a resistor B5 similar to those described above in FIG. 8 is connected at an output end B and a common end C-6° as in the case of FIG. 1 as in FIG. 4, except that the transistor Q5 is connected with its base to the input terminal and is controlled by a portion of the current Ii. The configuration is used.
更に本発明による電圧電流変換回路の他の例は、第5図
にて上述せる構成に於て、そのカレントミラー回路Mと
して、第5図にて上述せる構成に代え、第10図に示す
如く、第5図の構成に於て、出°力端BとトランジスJ
Q1及び抵抗ル1の接続中点との間に、第8WJにて前
述せる直列回路H1−じたPNPfiのバイポーラトラ
ンジスタQ4と抵抗R4との直列回路H1がそのトラン
ジスタQ4を出力@B側として接続され、又出力端Bと
トランジスタQ2及び抵抗a2の接続中点との間に、直
列回路H1に準じたトランジスタQ5と抵抗R5との直
列回路n2が、そのトランジスJQ5を出力端B側とし
て接続され、而してトランジスタQ4及びQ5が、それ
等のムースをして入力両人に接続されて、電流tlの一
部によって制御される様になされていることを除いては
、嬉5図の場合と同様の構成のもの、又は第6図にて上
述せる 。Furthermore, another example of the voltage-current conversion circuit according to the present invention is as shown in FIG. 10, in which, in the configuration shown in FIG. 5, the current mirror circuit M is replaced with the configuration shown in FIG. , in the configuration shown in Fig. 5, the output end B and the transistor J
A series circuit H1 consisting of a PNPfi bipolar transistor Q4 and a resistor R4 similar to the series circuit H1 described above in the 8th WJ is connected between Q1 and the connection midpoint of the resistor R1, with the transistor Q4 serving as the output @B side. In addition, a series circuit n2 of a transistor Q5 and a resistor R5, which is similar to the series circuit H1, is connected between the output terminal B and the midpoint of the connection between the transistor Q2 and the resistor a2, with the transistor JQ5 on the output terminal B side. , and the case of Figure 5 except that transistors Q4 and Q5 are connected to both inputs through their mousses and are made to be controlled by a portion of the current tl. or as described above in FIG. 6.
構成に代え、第11図に示す如く、第6図の構成に於て
、第10図の場合と同様の直列回路H1及びH2が第1
0図の場合と同様に接続され、而してトランジスタQ4
及びQ5がそれ等のベースをしてトランジスタQ8のベ
ースに後続されて、電流Iiの一部によって制御される
様になされていることを除いては、第6図の場合と同様
の構成のものが使用されているものである。Instead of the configuration, as shown in FIG. 11, in the configuration of FIG. 6, the series circuits H1 and H2 similar to the case of FIG.
The transistor Q4 is connected in the same way as in Figure 0.
and Q5, with their bases followed by the base of transistor Q8, so as to be controlled by a portion of the current Ii. is what is used.
/
以上にて本発明による電圧電纜変換回路の夾―例が明ら
かとなったが、それ等が上述せる事項を除いては、第1
図〜第6図にて上述せる場合と同様であるので、詳細説
明はこれを省略するも、第1図及びM2B5の構成に於
て、カレントミラー回路Mとして、夫々第8図及び第9
図に示す構成のものを使用する場合、トランジスターQ
2のコレクタ電流I2 は、トランジスタ見6のベー
ス−エミッタ間電圧をVBBS ””B□とすれば、前
述せる(11式に於て、そのV、を2■□ とした場合
の電流に等しく、又トランジスタQ3のコレクタ電流l
、は、抵抗R3の値をr5 とすれはVBI / r
Hで表わされ、従ってとなるものである。又第6鈎の構
成に於て、カレントミラー回路Mとして、第1 (II
及び第11回路R1及゛びR2が、第9図の構成に於け
る直列回路Hが2分割されてなる構成を有するので、1
抵抗R4及びR5の値を夫々r4及びr5とし、而して
rl :r2−1 :17N、ンf、+17.. =
’、7γ% h (5= f *%なる関係とすれば
、上述せる(2)式の関係が得られるもの゛である。/ Examples of the voltage and power conversion circuit according to the present invention have been clarified above, but except for the matters mentioned above, they are the same as the first example.
8 and 9, respectively, as the current mirror circuit M in the configuration of FIG. 1 and M2B5.
When using the configuration shown in the figure, the transistor Q
If the base-emitter voltage of transistor 6 is VBBS ``''B□, the collector current I2 of 2 is equal to the current when V is 2■□ in equation 11, Also, the collector current l of transistor Q3
, the value of resistor R3 is r5, which is VBI/r
It is represented by H, and therefore. In addition, in the configuration of the sixth hook, as the current mirror circuit M, the first (II
Since the eleventh circuits R1 and R2 have a configuration in which the series circuit H in the configuration of FIG. 9 is divided into two,
Let the values of resistors R4 and R5 be r4 and r5, respectively, and rl :r2-1 :17N, f, +17. .. =
', 7γ% h (5=f*%), the relationship expressed by equation (2) above can be obtained.
依って本発明によれば、入力電圧Vに対する出力電流I
0 の関係が、第7図の入力電圧V時出力電ft、lo
特性でみて、実!11!幽の如く、電圧v8 によ
るオフセット電圧を有しないものとして得られる如く、
従来の如くにtI4差を伴うことなしに、従って出力電
流が正しく入力電圧Vに比例せる高N度のものとして得
られるという大なる物像を有するものである。Therefore, according to the invention, the output current I for the input voltage V
0 is the output voltage ft, lo when the input voltage is V in Figure 7.
Look at the characteristics, it's true! 11! As you can see, it is obtained as if there is no offset voltage due to voltage v8,
This has the great advantage of being able to obtain an output current with a high N degree that is correctly proportional to the input voltage V without causing the tI4 difference as in the conventional case.
向上述に於ては本発明の偽かな例を示したにatす、本
発明の精神を脱することなしに棟々の変#l!変更をな
し得るであろう。′In the description of improvements, although we have shown examples of false examples of the present invention, there are many variations that can be made without departing from the spirit of the present invention! changes could be made. ′
第1図は11L*電圧食換回路の一例を示す系駄的接続
−1第2図はそ一社−く使用せる従来のカレント<ラー
回路Mを示す接続図、s s rial圧変換−路の他
の例を示す系統的拳続肉、第4図、第5図及びm6図は
それに使用せる。従来のカレントミラー回路Mを示す接
続図、1g7図は入力電圧V対出力電流10 の特性
−線図、第8図、第9図、tlI、10図及び第11−
は本発明に使用するカレン)<ラー回路Mの実施例を示
す接続−である。
出−人 日本電信電話会社
第1 図
@2TA
第 二3 r榊I
第4図 第;゛・ち目
第6図
第″′i図
手続補正書
昭和56年10月−日
特許庁長官島田春樹 殿
2・ 発明の名称 電圧電流変換回路3、 補正をす
る者
事件との関係特許出願人
4、代理人
(1)明細書中、#!6頁4行「の外電源接続端」とあ
るを「の外、電源接続端」と訂正する。
(2)仝、第6頁6行「絡31」とあるを「M2図」と
訂正する。
(3) 仝、第8貫14行「次式の関係」とあるを「
Nを増幅率とする場合、次式の関係」と訂正する。
とあるを
る。
(5) 仝、第9頁10行「電圧■□、」と奔るを「
を電圧vIll 7Jと訂正する。
(6)仝、第9頁14行「抵抗yeJとあるを「a仇r
、の値」と訂正す番:。
(…式の右辺のsg2項)」と訂正する。
(8)仝、第11頁2行「几5の」とあるを「ル3との
、」と訂正する。
(9)仝、第11頁11〜12行「第2図」とあるを「
第5図」と訂正するO
a・ 仝、第12頁9行「準じたPNP型」とあるを「
準じた、NPN型」と訂正する。
Qll 仝、@14頁7〜18行「トランジスタQ2
の・−・・・・・・なるものである。」とあるを下記の
通り訂正する。
「トランジスタQ2のコレクタtILft、12 は、
前述せる…式に於て、そのv8 を2v□ とした場
合の電流に等しく、又トランジスタQ3のコレクタ電[
1s は、トランジスタQSのベース−エミッタ間゛−
圧をVBBS ” ■111! とすれば、抵抗R,
(7]1鉦ヲr3 トTればvBI!i/r、で表わ
され、従って出力・亀IL1゜は、(12+ 1.)と
なり、依ってr、−一と予め−し置けば、
N
となるものである。」
a2 仝、縞15頁8行「久方電圧V時」とあるを「
入力電圧v対」と訂正する。
0 仝、第15頁9行「実瞭図」とあるを「実−回示」
と訂正する。
以 上Figure 1 is a connection diagram showing an example of a 11L*voltage converter circuit. Figure 2 is a connection diagram showing a conventional current < error circuit M that can be used by one company. 4, 5, and m6 can be used for this purpose. A connection diagram showing a conventional current mirror circuit M, Figure 1g7 is a characteristic diagram of input voltage V vs. output current 10, Figures 8, 9, tlI, 10 and 11-
is a connection showing an embodiment of the circuit M used in the present invention. Source: Nippon Telegraph and Telephone Company Figure 1 @ 2TA Figure 23 r Sakaki I Figure 4; 2. Title of the invention: Voltage-current converter circuit 3. Patent applicant related to the amendment case: 4. Attorney (1): In the specification, page #! 6, line 4, ``external power supply connection terminal.'' Correct it to "Outside, power connection end." (2) On page 6, line 6, "Connection 31" should be corrected to "M2 diagram." (3) Therefore, in the 8th Kan, line 14, “the relationship of the following formula” is changed to “
If N is the amplification factor, the following equation is corrected. There is a certain thing. (5) Please replace "Voltage■□," on page 9, line 10 with "
Correct the voltage to vIll 7J. (6) Please, page 9, line 14, “resistance yeJ”
, the value of ” and the turn to correct:. (...sg2 term on the right side of the equation)" is corrected. (8) Therefore, on page 11, line 2, the words "with 几5" are corrected to "with 3." (9) Please replace the phrase “Figure 2” on page 11, lines 11-12 with “
Please correct the phrase ``Similar PNP type'' on page 12, line 9, to ``Figure 5.''
It is corrected as "NPN type". Qll, @page 14, lines 7-18 “Transistor Q2
This is... ” is corrected as follows. "The collector tILft,12 of the transistor Q2 is
In the formula mentioned above, it is equal to the current when v8 is 2v□, and the collector voltage of transistor Q3 [
1s is between the base and emitter of the transistor QS.
If the pressure is VBBS ” ■111!, then the resistance R,
(7) If 1 key is r3, then it is expressed as vBI!i/r, and therefore the output, IL1, is (12 + 1.). Therefore, if r is set as -1 in advance, then N." a2 Therefore, replace the line 8 of page 15 with "Kukata voltage at V" with "
Correct it to ``input voltage v vs.''. 0.Page 15, line 9, ``Jitonzu'' is replaced with ``Jitsu-douzu.''
I am corrected. that's all
Claims (1)
端に対して共通な共通端とを有し、上記入力端及び上記
共通端間に、上記入力端及び上記共通端を通る%流によ
って制御される第1のトランジスタが接続され、上記出
力端及び上記共通端間に、上記入力端及び上記共通端を
通るta番こよって制御される第2のトランジスタが接
続されてなるカレントミラー回路を有し、諌カレントミ
ラー@路の上記入力端及び上記共通端間に入力抵抗を過
じて入力端子源が接続され、上記カレントミラー&gl
鮎の上記出力端及び上記共Affl閑に負#を逸じて電
源か接続されてなる電圧111tIt変換回路番こ於て
、上記出力端と上記共通端との蘭に上記入力端を辿るI
ILtIt、によって制御される第6のトランジスタと
第3の抵抗との朧夕ti1gl路が接続されてなる事を
性徴とする電圧電流変換−路。 2 入力端と、出力端と、上記入力端及び上記出力端に
対して共通な共通端とを有し、上記入力端及び上記共通
端間に、上記入力端及び上記共通端を通る電流によって
制御される第1のトランジスタと第1の抵抗との直列回
路が、当該第1の抵抗を上記共通端側として接続され、
上記出力端及び上記共通端間に、上記人力嘔及び上記共
通端を通る電流によって制御される第2のトランジスタ
と第2の抵抗との直列回路が、当該第2の抵抗を上記共
通端側として接続されてなるカレントミラー回路を有し
、該カレントミラー回路の上記入力端及び上記共通端間
に入力抵抗を通じて入力電圧源が桝絖され、上記カレン
トミラー回路の上記出力端及び上記共通端間に負荷を過
じて電源が接続されてなる電圧電流変換回路に於て、上
記出力端と上記第1のトランジスタ及び上記第1の抵抗
の接続中点との間に、上記入力端を通る電流によって制
御される第4のトランジスタと第4の抵抗との直列回路
が接続され、上記出力端と上記第2のトランジスタ及び
上記第2の抵抗の接続中点との間に、上記入力端を通る
電流によって制御される第5のトランジスタと第5の抵
抗との直列回路が接続されてなる事を特徴とする電圧電
流変換回路。[Claims] 1. An input end, an output end, and a common end common to the input end and the output end, and between the input end and the common end, the input end and a first transistor controlled by the % flow through the common terminal, connected between the output terminal and the common terminal, a second transistor controlled by the % flow through the input terminal and the common terminal. is connected to the current mirror circuit, and an input terminal source is connected between the input terminal and the common terminal of the current mirror @ path through an input resistor, and the current mirror &gl
The voltage 111tIt conversion circuit number is connected to the power supply with the above output terminal of the sweetfish and the above negative # connected to the above output terminal.In this case, the above input terminal is traced to the run between the above output terminal and the above common terminal.
A voltage-current conversion path characterized by a connection between a sixth transistor controlled by ILtIt and a third resistor. 2. has an input end, an output end, and a common end common to the input end and the output end, and is controlled by a current passing through the input end and the common end between the input end and the common end. A series circuit of a first transistor and a first resistor is connected with the first resistor as the common end side,
A series circuit of a second transistor and a second resistor, which is controlled by the current flowing through the input terminal and the common terminal, is connected between the output terminal and the common terminal, with the second resistor on the common terminal side. an input voltage source is connected through an input resistor between the input end and the common end of the current mirror circuit; and an input voltage source is connected between the output end and the common end of the current mirror circuit. In a voltage-current conversion circuit in which a power supply is connected through a load, a current passing through the input terminal is applied between the output terminal and the midpoint of the connection between the first transistor and the first resistor. A series circuit of a fourth transistor to be controlled and a fourth resistor is connected, and a current passing through the input terminal is connected between the output terminal and a connection midpoint of the second transistor and the second resistor. 1. A voltage-current conversion circuit comprising a series circuit of a fifth transistor controlled by a fifth resistor and a fifth resistor connected together.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56161695A JPS5862908A (en) | 1981-10-08 | 1981-10-08 | Voltage current converting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56161695A JPS5862908A (en) | 1981-10-08 | 1981-10-08 | Voltage current converting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5862908A true JPS5862908A (en) | 1983-04-14 |
Family
ID=15740099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56161695A Pending JPS5862908A (en) | 1981-10-08 | 1981-10-08 | Voltage current converting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5862908A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
JP2009513059A (en) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Transconductance stage configuration |
-
1981
- 1981-10-08 JP JP56161695A patent/JPS5862908A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
JP2009513059A (en) * | 2005-10-20 | 2009-03-26 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Transconductance stage configuration |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4539491A (en) | Voltage/current conversion circuit | |
GB1503951A (en) | Voltage-current converter | |
US4723111A (en) | Amplifier arrangement | |
US4475087A (en) | Voltage follower circuit | |
JPS5862908A (en) | Voltage current converting circuit | |
JPH0339426B2 (en) | ||
JPH04369105A (en) | Amplifier | |
JP2661358B2 (en) | Level shift circuit | |
JP3153569B2 (en) | Voltage-current converter | |
JP2853485B2 (en) | Voltage-current converter | |
JPH0145766B2 (en) | ||
JPH0799802B2 (en) | Level shift circuit | |
KR830001934B1 (en) | Push-pull amplifier circuit | |
JPH07112135B2 (en) | Current amplifier circuit | |
JPS59815Y2 (en) | Voltage/current conversion circuit | |
JP2520219Y2 (en) | Power amplifier | |
JPS6259926B2 (en) | ||
JPH0151207B2 (en) | ||
JP2776019B2 (en) | Constant voltage circuit | |
JPS6133710Y2 (en) | ||
JP2602984Y2 (en) | Differential amplifier circuit | |
JPS5918368Y2 (en) | Current detection circuits such as power amplifier circuits | |
JPH0140527B2 (en) | ||
JP3290264B2 (en) | Gamma correction circuit | |
JPS6130766B2 (en) |